專利名稱：改善mos器件載流子遷移率的方法以及mos器件制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，更具體地說，本發(fā)明涉及一種改善MOS器件載流子遷移率的方法、以及采用了該改善MOS器件載流子遷移率的方法的MOS器件制造方法。
背景技術(shù)：
半導(dǎo)體制造行業(yè)一直致力于提高M(jìn)OSFET (金屬-氧化層-半導(dǎo)體-場效晶體管， Metal-Oxide-Semiconductor Field-Effect Transistor，以下稱為 MOS 器件)載流子遷移率。當(dāng)前，業(yè)界為改善 CMOS (Complementary Metal Oxide Semiconductor，互補金屬氧化物半導(dǎo)體)晶體管載流子的遷移率，通常采用在制程中引入應(yīng)力工程或采用不同半導(dǎo)體材料溝道，但這些方法大大提高了工藝復(fù)雜度。所以，希望能夠提供一種能夠改善MOS器件載流子遷移率而不會大大提高工藝復(fù)雜度的方法。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是針對現(xiàn)有技術(shù)中存在上述缺陷，提供一種不會大大提高工藝復(fù)雜度的改善MOS器件載流子遷移率的方法、以及采用了該改善MOS器件載流子遷移率的方法的MOS器件制造方法。根據(jù)本發(fā)明的第一方面，提供了一種改善MOS器件載流子遷移率的方法，其包括 柵極氧化層形成步驟，用于在襯底的器件區(qū)域上形成柵極氧化層，所述器件區(qū)域包括將要制成PMOS器件的區(qū)域以及將要制成NMOS器件的區(qū)域；氮化步驟，用于對器件結(jié)構(gòu)執(zhí)行分耦式等離子體氮化；其中，通過調(diào)節(jié)分耦式等離子體氮化工藝的時間和/或功率，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面；氮化后退火步驟，用于在所述氮化步驟之后執(zhí)行氮化后退火；其中通過控制氮化后退火的時間和/或溫度，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si 襯底界面；柵極形成步驟，用于形成PMOS器件的柵極以及NMOS器件的柵極；以及氮元素注入步驟，用于利用掩膜掩蓋將要制成PMOS器件的區(qū)域，并暴露將要制成NMOS器件的區(qū)域， 并且在布置了所述掩膜之后，執(zhí)行氮元素注入。優(yōu)選地，所述氮元素注入步驟在MOS器件的源漏離子注入過程中執(zhí)行。優(yōu)選地，在所述柵極氧化層形成步驟中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過調(diào)節(jié)硅基氧化物氧化時間控制氧化層厚度。優(yōu)選地，在所述氮化后退火步驟中，根據(jù)最終PMOS器件中期望的氮元素輪廓分布要求來控制氮化后退火的時間及溫度，使得在氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面的情況下滿足最終PMOS器件中期望的氮元素輪廓分布要求。優(yōu)選地，在所述氮元素注入步驟中，氮元素注入劑量介于lel4至2e 15原子/cm2 之間。優(yōu)選地，所述MOS器件是CMOS器件。
根據(jù)本發(fā)明的第一方面，在柵氧制備過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物氧化時間控制氧化層厚度，調(diào)節(jié)DPN(decoupled plasma nitridation， 分耦式等離子體氮化)時間或功率，以及精確優(yōu)化PNA(Post Nitridation Anneal，氮化后退火)時間；使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面。然后，在源漏離子注入過程中，使得NMOS的Si02-Si襯底界面具有少量的氮元素。由此提高了 NMOS和PMOS的載流子遷移率。即，根據(jù)本發(fā)明，可通過改善優(yōu)化氮元素在柵氧中的位置分布，提高M(jìn)OS器件(尤其是CMOS器件)的載流子遷移率。根據(jù)本發(fā)明的第二方面，提供了一種采用了根據(jù)本發(fā)明第一方面所述的改善MOS 器件載流子遷移率的方法的MOS器件制造方法。由于采用了根據(jù)本發(fā)明第一方面所述的改善MOS器件載流子遷移率的方法，因此，本領(lǐng)域技術(shù)人員可以理解的是，根據(jù)本發(fā)明第二方面的MOS器件制造方法同樣能夠?qū)崿F(xiàn)根據(jù)本發(fā)明的第一方面的改善MOS器件載流子遷移率的方法所能實現(xiàn)的有益技術(shù)效果。


結(jié)合附圖，并通過參考下面的詳細(xì)描述，將會更容易地對本發(fā)明有更完整的理解并且更容易地理解其伴隨的優(yōu)點和特征，其中圖1示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的流程圖。圖2示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的柵極氧化層形成步驟之后的器件結(jié)構(gòu)圖。圖3示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的氮化步驟之后的器件結(jié)構(gòu)圖。圖4示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的柵極形成步驟之后的器件結(jié)構(gòu)圖。圖5示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的氮元素注入步驟的器件結(jié)構(gòu)圖。圖6示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的氮元素注入步驟的PMOS器件區(qū)域的氮元素分布圖。圖7示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的氮元素注入步驟的NMOS器件區(qū)域的氮元素分布圖。需要說明的是，附圖用于說明本發(fā)明，而非限制本發(fā)明。注意，表示結(jié)構(gòu)的附圖可能并非按比例繪制。并且，附圖中，相同或者類似的元件標(biāo)有相同或者類似的標(biāo)號。
具體實施例方式為了使本發(fā)明的內(nèi)容更加清楚和易懂，下面結(jié)合具體實施例和附圖對本發(fā)明的內(nèi)容進(jìn)行詳細(xì)描述。圖1示意性地示出了根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法的流程圖。如圖1所示，根據(jù)本發(fā)明實施例的改善MOS器件載流子遷移率的方法包括柵極氧化層形成步驟Si、氮化步驟S2、氮化后退火步驟S3、柵極形成步驟S4以及氮元素注入步驟 S5。下面將結(jié)合圖1并參考圖2至圖7詳細(xì)描述各個步驟。在柵極氧化層形成步驟Sl中，在襯底1的器件區(qū)域(2、；3)上形成柵極氧化層4。 器件區(qū)域包括將要制成PMOS器件的區(qū)域2以及將要制成NMOS器件的區(qū)域3。例如，該柵極氧化層4為二氧化硅。圖2示意性地示出了柵極氧化層形成步驟Sl之后的器件結(jié)構(gòu)圖。優(yōu)選地，在柵極氧化層形成步驟Sl過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物氧化時間控制氧化層厚度。在氮化步驟S2中，對器件結(jié)構(gòu)執(zhí)行分耦式等離子體氮化工藝；其中，通過調(diào)節(jié)分耦式等離子體氮化工藝的時間和/或功率，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面 (可參考圖6)。圖3示意性地示出了氮化步驟S2之后的器件結(jié)構(gòu)圖。其中例如器件區(qū)域上方的層由氧化物層4變成了氮氧化物5。在氮化后退火步驟S3中，在氮化步驟S2之后執(zhí)行氮化后退火。該步驟可用于損傷修復(fù)以及氮元素輪廓控制。并且，優(yōu)選地，在氮化后退火步驟S3中，可精確優(yōu)化氮化后退火的時間及溫度，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面。并且進(jìn)一步優(yōu)選地，可根據(jù)最終PMOS器件中期望的氮元素輪廓分布要求來控制氮化后退火的時間和/或溫度，使得在氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面的情況下滿足最終PMOS器件中期望的氮元素輪廓分布要求。在柵極形成步驟S4中，用于形成PMOS器件的柵極6以及NMOS器件的柵極7。圖 4示意性地示出了柵極形成步驟S4之后的器件結(jié)構(gòu)圖。在氮元素注入步驟S5中，用于在MOS器件的源漏離子注入過程中利用掩膜8掩蓋將要制成PMOS器件的區(qū)域，并暴露將要制成NMOS器件的區(qū)域，并且在布置了掩膜8之后， 執(zhí)行氮元素注入。圖5示意性地示出了氮元素注入步驟S5的器件結(jié)構(gòu)圖，其中掩膜8覆蓋了將要制成PMOS器件的區(qū)域，并暴露將要制成NMOS器件的區(qū)域。由此，在MOS器件的源漏離子注入過程中，可使得NMOS器件的Si02_Si襯底界面具有少量的氮元素，提高NMOS器件和PMOS器件的載流子遷移率。圖6示意性地示出了氮元素注入步驟S5的PMOS器件區(qū)域的氮元素分布圖，如圖 6所示，由于在氮元素注入步驟S5步驟中，PMOS器件區(qū)域被掩膜8覆蓋，從而在PMOS器件的柵極G到襯底sub之間的氮元素分布仍保持Si02-Si襯底界面沒有氮元素。圖7示意性地示出了氮元素注入步驟S5的NMOS器件區(qū)域的氮元素分布圖。由于在氮元素注入步驟S5步驟中，NMOS器件區(qū)域未被掩膜8覆蓋，從而在NMOS器件的柵極G 到襯底sub之間的氮元素分布由于進(jìn)一步的氮注入而使得Si02-Si襯底界面有少量的氮元素。
并且，優(yōu)選地，在中，氮元素注入劑量介于Iew至加15原子/cm2之間。對于NMOS器件及PMOS器件的制造工藝，可繼續(xù)執(zhí)行后續(xù)工藝步驟，后續(xù)的工藝步驟可采用本發(fā)明的任何已知的適當(dāng)工藝。由此，如上所述，在柵氧制備過程中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過優(yōu)化硅基氧化物氧化時間控制氧化層厚度，調(diào)節(jié)DPN時間或功率，以及精確優(yōu)化PNA時間；使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面。然后，在源漏離子注入過程中，使得NMOS的Si02-Si襯底界面具有少量的氮元素。由此提高了 NMOS和PMOS的載流子遷移率。S卩，根據(jù)本發(fā)明，可通過改善優(yōu)化氮元素在柵氧中的位置分布，提高CMOS載流子遷移率。上述方法可用于執(zhí)行MOS器件，例如CMOS器件?？梢岳斫獾氖牵m然本發(fā)明已以較佳實施例披露如上，然而上述實施例并非用以限定本發(fā)明。對于任何熟悉本領(lǐng)域的技術(shù)人員而言，在不脫離本發(fā)明技術(shù)方案范圍情況下， 都可利用上述揭示的技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
1.一種改善MOS器件載流子遷移率的方法，其特征在于，包括柵極氧化層形成步驟，用于在襯底的器件區(qū)域上形成柵極氧化層，所述器件區(qū)域包括將要制成PMOS器件的區(qū)域以及將要制成NMOS器件的區(qū)域；氮化步驟，用于對器件結(jié)構(gòu)執(zhí)行分耦式等離子體氮化；其中，通過調(diào)節(jié)分耦式等離子體氮化工藝的時間和/或功率，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面；氮化后退火步驟，用于在所述氮化步驟之后執(zhí)行氮化后退火；其中通過控制氮化后退火的時間和/或溫度，使得氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面；柵極形成步驟，用于形成PMOS器件的柵極以及NMOS器件的柵極；以及氮元素注入步驟，用于利用掩膜掩蓋將要制成PMOS器件的區(qū)域，并暴露將要制成NMOS器件的區(qū)域，并且在布置了所述掩膜之后，執(zhí)行氮元素注入。
2.根據(jù)權(quán)利要求1所述的改善MOS器件載流子遷移率的方法，其特征在于，所述氮元素注入步驟在MOS器件的源漏離子注入過程中執(zhí)行。
3.根據(jù)權(quán)利要求1或2所述的改善MOS器件載流子遷移率的方法，其特征在于，在所述柵極氧化層形成步驟中，根據(jù)最后所需柵氧電性厚度目標(biāo)，通過調(diào)節(jié)硅基氧化物氧化時間控制氧化層厚度。
4.根據(jù)權(quán)利要求1或2所述的改善MOS器件載流子遷移率的方法，其特征在于，在所述氮化后退火步驟中，根據(jù)最終PMOS器件中期望的氮元素輪廓分布要求來控制氮化后退火的時間及溫度，使得在氮在柵氧中的分布遠(yuǎn)離Si02-Si襯底界面的情況下滿足最終PMOS 器件中期望的氮元素輪廓分布要求。
5.根據(jù)權(quán)利要求1或2所述的改善MOS器件載流子遷移率的方法，其特征在于，在所述氮元素注入步驟中，氮元素注入劑量介于Ie14至加15原子/cm2之間。
6.根據(jù)權(quán)利要求1或2所述的改善MOS器件載流子遷移率的方法，其特征在于，所述 MOS器件是CMOS器件。
7.—種MOS器件制造方法，其特征在于材料與根據(jù)權(quán)利要求1至6之一所述的所述的改善MOS器件載流子遷移率的方法。
全文摘要
本發(fā)明提供一種改善MOS器件載流子遷移率的方法以及MOS器件制造方法。方法包括柵極氧化層形成步驟，用于在襯底的器件區(qū)域上形成柵極氧化層；氮化步驟，用于對器件結(jié)構(gòu)執(zhí)行分耦式等離子體氮化；通過調(diào)節(jié)分耦式等離子體氮化工藝的時間和/或功率，使得氮在柵氧中的分布遠(yuǎn)離SiO2-Si襯底界面；氮化后退火步驟，用于在氮化步驟之后執(zhí)行氮化后退火；其中通過控制氮化后退火的時間和/或溫度，使得氮在柵氧中的分布遠(yuǎn)離SiO2-Si襯底界面；柵極形成步驟，用于形成PMOS器件的柵極以及NMOS器件的柵極；以及氮元素注入步驟，用于利用掩膜掩蓋將要制成PMOS器件的區(qū)域，并暴露將要制成NMOS器件的區(qū)域，并且在布置了掩膜之后，執(zhí)行氮元素注入。
文檔編號H01L21/336GK102386137SQ201110355440
公開日2012年3月21日 申請日期2011年11月10日 優(yōu)先權(quán)日2011年11月10日
發(fā)明者謝欣云, 陳玉文, 黃曉櫓 申請人:上海華力微電子有限公司