專利名稱：用于制造電極結(jié)構(gòu)的方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及用于制造具有電極結(jié)構(gòu)的半導(dǎo)體器件的方法。特別地，本發(fā)明的實(shí)施例涉及用于制造包括柵電極結(jié)構(gòu)的晶體管(比如M0SFET)的方法，并且特別涉及用于制造除柵電極之外還包括與漂移區(qū)鄰近的漂移控制區(qū)的晶體管的方法。
背景技術(shù)：
已知一種特定類型的M0SFET，其包括具有柵電極和柵介質(zhì)的柵電極結(jié)構(gòu)，以及包括具有漂移控制區(qū)和漂移控制區(qū)介質(zhì)的漂移控制結(jié)構(gòu)。該柵結(jié)構(gòu)被布置為與該MOSFET的體區(qū)鄰近，以及該漂移控制結(jié)構(gòu)被布置為與漂移區(qū)鄰近。這種類型的MOSFET能夠像常規(guī) MOSFET—樣被接通和關(guān)斷。當(dāng)它被接通(處于其導(dǎo)通狀態(tài))時，該柵電極被偏置，使得第一導(dǎo)電溝道沿該體區(qū)中的該柵介質(zhì)延伸，以及該漂移控制區(qū)被偏置，使得第二導(dǎo)電溝道沿該漂移區(qū)中的該漂移控制區(qū)介質(zhì)延伸。與不包括這種漂移控制區(qū)的常規(guī)部件相比，該漂移控制結(jié)構(gòu)有助于降低在該漂移區(qū)的給定摻雜濃度下的MOSFET的導(dǎo)通電阻。理想地，該柵結(jié)構(gòu)和該柵控制結(jié)構(gòu)被布置成使得，當(dāng)部件處于其導(dǎo)通狀態(tài)時，第二導(dǎo)電溝道鄰近(adjoin)第一導(dǎo)電溝道。在這種情況下，進(jìn)一步改善導(dǎo)通電阻。因此，需要制造一種電極結(jié)構(gòu)，特別是與漂移控制結(jié)構(gòu)對齊的MOSFET的柵電極結(jié)構(gòu)。

發(fā)明內(nèi)容
本發(fā)明的第一實(shí)施例涉及一種用于制造具有電極結(jié)構(gòu)的半導(dǎo)體器件的方法。該方法包括提供半導(dǎo)體本體，該半導(dǎo)體本體具有第一表面，并且具有在半導(dǎo)體本體的垂直方向上從第一表面延伸的第一犧牲層；形成從第一表面延伸至半導(dǎo)體本體中的第一溝槽，其中形成第一溝槽至少包括在鄰近第一表面的部分(section)中去除該犧牲層；以及通過在第一溝槽中各向同性地蝕刻半導(dǎo)體本體來形成第二溝槽。該方法還包括形成覆蓋第二溝槽的側(cè)壁的介質(zhì)層；以及在第二溝槽中的介質(zhì)層上形成電極。第二溝槽中的該電極和該介質(zhì)層形成該電極結(jié)構(gòu)。


現(xiàn)在將參照附圖解釋實(shí)例。附圖用來說明基本原理，從而僅僅示出理解基本原理所必需的方面。附圖不是按比例的。在附圖中相同的附圖標(biāo)記表示相同的特征。包括圖IA至IF的圖1顯示在用于制造電極結(jié)構(gòu)的第一方法的方法步驟過程中半導(dǎo)體本體的垂直橫截面；包括圖2A和2B的圖2示出半導(dǎo)體本體的頂視圖，其中在執(zhí)行圖IA至IF所示的方法之前以及之后布置縱向犧牲層；包括圖3A和;3B的圖3示出半導(dǎo)體本體的頂視圖，其中在執(zhí)行圖IA至IF所示的方法之前以及之后布置環(huán)狀犧牲層；
包括圖4A和4B的圖4示出圖IA至IF所示的方法的修改；圖5顯示實(shí)施為晶體管器件的半導(dǎo)體器件的垂直橫截面圖，其包括根據(jù)圖IA至IF 所示的方法步驟制造的電極結(jié)構(gòu)以作為柵電極結(jié)構(gòu)；圖6示出圖4的半導(dǎo)體器件的修改；圖7示出圖4的半導(dǎo)體器件的另一修改；包括圖8A至8F的圖8示出用于制造電極結(jié)構(gòu)的方法的第二實(shí)施例；圖9示出利用根據(jù)圖8A至8F的方法制造的電極結(jié)構(gòu)作為柵電極結(jié)構(gòu)實(shí)施的晶體管器件的垂直橫截面圖；圖10示出利用根據(jù)圖8A至8F的方法制造的電極結(jié)構(gòu)作為柵電極結(jié)構(gòu)實(shí)施的另一晶體管器件的垂直橫截面圖；包括圖IlA至IlG的圖11示出圖8A至8F所示的方法的修改；包括圖12A至12H的圖12示出圖IA至IF所示的方法的修改；包括圖13A至13G的圖13示出圖IA至IF所示的方法的另一修改；以及包括圖14A至14C的圖14示出圖13G所示的結(jié)構(gòu)的垂直橫截面圖。
具體實(shí)施例方式本發(fā)明的實(shí)施例涉及用于制造電極結(jié)構(gòu)(例如柵電極結(jié)構(gòu))的方法。僅僅出于說明的目的，將在特定上下文中解釋該方法的實(shí)施例，即在制造晶體管器件(特別是M0SFET) 的柵電極結(jié)構(gòu)的上下文中，該晶體管器件除了柵電極結(jié)構(gòu)之外還包括具有漂移控制區(qū)和漂移控制區(qū)介質(zhì)的漂移控制結(jié)構(gòu)。然而，以下所示的方法也可應(yīng)用于制造其他器件(例如電容器)中的電極結(jié)構(gòu)，或者應(yīng)用于制造其他類型的MOSFET部件中的柵電極結(jié)構(gòu)。圖IA至IF示意性地示出用于制造半導(dǎo)體器件的方法的第一實(shí)施例，該半導(dǎo)體器件具有被布置在半導(dǎo)體本體100中的電極結(jié)構(gòu)。該半導(dǎo)體本體100具有第一表面101。圖 IA至IF顯示在垂直剖面中半導(dǎo)體本體100的垂直橫截面，該垂直剖面是垂直于第一表面 101延伸的剖面。在圖IA至IF中，以及在下文中所述的其他圖中，僅僅示意性地示出半導(dǎo)體本體100的剖面。在這些圖中，利用附圖標(biāo)記101指示的線表示半導(dǎo)體本體的第一表面。 然而，其他線不一定表示半導(dǎo)體本體的其他表面。特別是，與表示第一表面101的線垂直的線不一定表示半導(dǎo)體本體100的邊緣表面，以及與表示第一表面的線101相對的線不一定表示與半導(dǎo)體本體的第一表面101相對的第二表面。參照圖1A，半導(dǎo)體本體100包括在半導(dǎo)體本體100的垂直方向上從第一表面101 延伸的第一犧牲層。雖然圖IA所示的實(shí)施例中的第一犧牲層31正好垂直于第一表面101 延伸，但是根據(jù)本公開內(nèi)容，“在半導(dǎo)體本體的垂直方向上延伸的犧牲層”也包括那些在相對于第一表面101具有不同于90°的角的方向上延伸的第一犧牲層31。半導(dǎo)體本體100例如是單晶半導(dǎo)體本體，從而在橫向上鄰近第一犧牲層31的第一和第二半導(dǎo)體區(qū)10、20是單晶半導(dǎo)體區(qū)。半導(dǎo)體本體100的半導(dǎo)體材料可以是常規(guī)的半導(dǎo)體材料，比如硅。通常，任何能夠相對于半導(dǎo)體本體100被選擇性地去除或蝕刻的材料都適合用于實(shí)施第一犧牲層31。第一犧牲層31例如是氧化層(比如SW2層)、氮化層(比如 Si3N4層)、碳(C)層、或含鍺(Ge)層(比如具有高Ge濃度的硅鍺層)。還可使用具有幾個子層的復(fù)合層，比如包括氧化層和碳層的復(fù)合層。在這樣的復(fù)合層的各層之間可使用半導(dǎo)體材料(比如硅)的薄中間層，其中該中間層可包括僅幾個原子的厚度。根據(jù)一個實(shí)施例， 復(fù)合的第一犧牲層具有如下順序的子層=SiO2-(Si)-C-(Si)-C，其中，Si層是可選的(并且因此寫入括號中)，并且每層可包括僅幾個原子層。已知用于在半導(dǎo)體本體(比如根據(jù)圖IA的半導(dǎo)體本體100)中制造犧牲層(比如圖IA所示的犧牲層31)的各種方法。這些方法之一包括在半導(dǎo)體本體中形成溝槽；至少在溝槽的一個側(cè)壁上制造犧牲層；以及通過在溝槽的底部上和/或在溝槽的未被犧牲層覆蓋的那些側(cè)壁上外延生長半導(dǎo)體材料來填充溝槽。然而，這些方法是已知的，因此在這方面不需要進(jìn)一步的解釋。參照圖1B，形成從第一表面101延伸至半導(dǎo)體本體100中的第一溝槽111。在圖IB 所示的實(shí)施例中，形成第一溝槽111僅包括在鄰近第一表面101的部分中去除犧牲層31。 然而，形成第一溝槽也可包括更復(fù)雜的方法，這將在下面進(jìn)行進(jìn)一步解釋。在鄰近第一表面101的部分中去除第一犧牲層31例如包括相對于半導(dǎo)體本體100 的材料選擇性地蝕刻第一犧牲層31的蝕刻工藝。第一溝槽111的深度例如由該蝕刻工藝的持續(xù)時間來限定。在本上下文中相對于半導(dǎo)體本體100 “選擇性地蝕刻第一犧牲層31”意味著，用于蝕刻第一犧牲層31的蝕刻介質(zhì)以遠(yuǎn)遠(yuǎn)高于(例如5倍高，優(yōu)選20倍高)蝕刻介質(zhì)蝕刻半導(dǎo)體本體100的半導(dǎo)體材料的蝕刻速率的蝕刻速率來蝕刻第一犧牲層31的材料。換句話說當(dāng)蝕刻第一犧牲層31時，也能夠去除半導(dǎo)體本體100的一部分。然而，半導(dǎo)體本體100 的該去除部分具有的體積遠(yuǎn)遠(yuǎn)小于第一犧牲層31。參照圖1C，在第一溝槽111中通過各向同性地蝕刻半導(dǎo)體本體100，即通過加寬第一溝槽，來形成第二溝槽112。在該蝕刻工藝中，半導(dǎo)體本體100的材料從第一溝槽111的側(cè)壁開始被去除。在該方法中，在第一表面101處的半導(dǎo)體材料也能被去除，其未在圖IC 中明確示出。用于該工藝的蝕刻介質(zhì)相對于第一犧牲層31的材料選擇性地蝕刻半導(dǎo)體本體100的材料。相對于第一犧牲層31的材料“選擇性地蝕刻半導(dǎo)體本體100的材料”意味著，用于蝕刻半導(dǎo)體本體100的蝕刻介質(zhì)以遠(yuǎn)遠(yuǎn)高于(例如5倍或甚至10倍高)蝕刻介質(zhì)蝕刻第一犧牲層31的蝕刻速率的蝕刻速率來蝕刻半導(dǎo)體本體100。結(jié)果，第一犧牲層31的剩余部分延伸至第二溝槽112中，如圖IC所示。在可選的緊接的方法步驟中，其結(jié)果在圖ID中被示出，在第二溝槽112下方形成第三溝槽113。通過在第二溝槽112下方去除至少部分第一犧牲層31來形成該第三溝槽。 根據(jù)一個實(shí)施例，完全去除在第二溝槽112下方的犧牲層31 ；這在圖ID中以實(shí)線示出。根據(jù)在圖ID中以點(diǎn)線示出的另一實(shí)施例，僅在接近第二溝槽112的底部的部分中去除第一犧牲層31，以便形成第三溝槽113，同時在第三溝槽的底部下方該犧牲層31保留。根據(jù)另一實(shí)施例，僅去除犧牲層31的延伸至第二溝槽112中的那些部分，從而不形成第三溝槽。根據(jù)又一實(shí)施例，在形成第二溝槽112之后不去除犧牲層31。部分地或完全地去除在第二溝槽112下方的犧牲層31可包括這樣的蝕刻工藝，其選擇性地蝕刻第一犧牲層31的材料，即比蝕刻半導(dǎo)體本體100的材料快得多的蝕刻，例如20倍或更多，優(yōu)選為100倍或更多。第一犧牲層31被布置在半導(dǎo)體本體100中，使得半導(dǎo)體本體100不被分離或分裂成兩片，即使當(dāng)在形成第三溝槽113時完全地去除犧牲層31時也是如此。根據(jù)一個實(shí)施例， 其以短劃線示出在圖ID中，在半導(dǎo)體本體100的垂直方向上的第一犧牲層31不完全地延伸穿過半導(dǎo)體本體100至與第一表面101相對的第二表面102。在該實(shí)施例中，即使當(dāng)完全地去除第一犧牲層31時，在第三溝槽113的下方也仍然有連續(xù)的材料部分，例如介質(zhì)和 /或半導(dǎo)體部分和/或半導(dǎo)體本體100的部分，其阻止半導(dǎo)體本體100被分離成不同的片。 該連續(xù)的材料部分在圖ID中由短劃線示出。參照圖1E，然后沿第二溝槽112的底部和側(cè)壁形成介質(zhì)層40。介質(zhì)層40僅覆蓋第二溝槽112的底部和側(cè)壁，使得在形成介質(zhì)層40之后殘余的溝槽112’保留。介質(zhì)層40 例如是氧化層。該氧化層可通過熱氧化工藝、通過沉積工藝、或通過包括熱氧化和沉積工藝的組合工藝形成。根據(jù)一個實(shí)施例，沿第三溝槽113的側(cè)壁形成薄的熱氧化物。該保留的溝槽被用氧化物(比如SiO2)或氮化物(比如Si3N4)填充，其例如通過CVD (化學(xué)氣相沉積) 工藝在溝槽中被一致地沉積?？蛇x擇地，在沉積工藝之后是熱氧化工藝?？商鎿Q地，該保留的溝槽被用半導(dǎo)體材料填充，該半導(dǎo)體材料然后被熱氧化。根據(jù)另一實(shí)施例(未示出)，介質(zhì)層40包括具有多個層的堆疊層，所述多個層包括在第二和第三溝槽112、113的側(cè)壁上一個形成在另一個的上方的至少兩個不同的介質(zhì)層， 其中該堆疊層部分地或完全地填充第三溝槽113。當(dāng)?shù)谌郎喜?13被形成在第二溝槽112下方時，在第三溝槽113中也形成介質(zhì)層 40，并且介質(zhì)層40完全地填充第三溝槽。在這種情況下，其在圖IE和IF中以實(shí)線示出，介質(zhì)層40包括兩部分布置在第三溝槽113中的第一部分41和沿第二溝槽112的底部和側(cè)壁布置的第二部分42。圖IE和IF所示的點(diǎn)線示出一個實(shí)施例，其中已經(jīng)形成第三溝槽(圖 ID中的113)，并且其中部分犧牲層31保留在第三溝槽113的下方。在這種情況下，介質(zhì)層 40的第一部分41鄰近犧牲層的保留部分。在另一實(shí)施例中(未示出)，其中未去除第二溝槽112下方的犧牲層31或者僅從第二溝槽的底部去除犧牲層31，不存在介質(zhì)層40的第一部分41，而僅存在第二部分42，其覆蓋第二溝槽的側(cè)壁。應(yīng)當(dāng)注意，在以下解釋的每個實(shí)施例中，介質(zhì)層40的第一部分41可部分地或完全地被第一犧牲層31取代。介質(zhì)層40還可包括沿第一表面101布置的第三部分43。當(dāng)在形成介質(zhì)層40的過程期間未覆蓋第一表面101時，形成該第三部分43。然而，也可能在形成介質(zhì)層40的過程期間以保護(hù)層(未示出)覆蓋第一表面101，該保護(hù)層阻止介質(zhì)層40的第三部分43被形成。參照圖1F，在殘余溝槽112’中的介質(zhì)層42上沉積用于形成電極51的電極層。該電極51包括例如多晶半導(dǎo)體材料(比如η摻雜或ρ摻雜多晶硅)或者金屬。在圖IF所示的實(shí)施例中，電極層完全地填充殘余溝槽112’。然而，這僅是例子。 根據(jù)另一實(shí)施例(未示出)，電極層僅覆蓋殘余溝槽112’中的介質(zhì)層42，使得另一殘余溝槽保留。該另一殘余溝槽然后可用填充材料(比如絕緣材料或介質(zhì)材料)填充。根據(jù)另一實(shí)施例，殘余溝槽112 ’中的電極51包括兩個或更多個電極層，所述電極層一個在另一個之上沉積，并且由相同的電極材料或不同的電極材料構(gòu)成。具有不同電極層的堆疊層可完全地填充殘余溝槽112’，或者可留下另一殘余溝槽，其然后用填充材料(比如介質(zhì)或絕緣體) 填充。在填充工藝之后，殘余溝槽112’或者完全地用電極和/或填充材料填充，或者可保留某些埋置在電極或填充材料中的間隙或空隙。然而，可以容許這樣的空隙或間隙。可在形成電極51之前或之后去除介質(zhì)層40的可選的第三部分43。在填充殘余溝槽112’的工藝步驟期間，可在介質(zhì)層的第三部分43上或在半導(dǎo)體本體的第一表面101上沉積電極或填充材料。也可在形成電極51之后去除該材料，其中可與介質(zhì)層的可選的第三部分43 —起去除該材料。該去除工藝或這些去除工藝?yán)缈砂⊕伖夥椒?，比如CMP方法 (CMP =化學(xué)機(jī)械拋光)?？商鎿Q地，使用各向同性凹陷蝕刻去除介質(zhì)材料和/或電極或填充，從而在溝槽中保留電極50材料和/或介質(zhì)層40，例如具有在第一表面101下方的小傾斜(dip)，但是完全地從第一表面101去除該層。根據(jù)另一實(shí)施例，從殘余溝槽112’的上部去除電極50的一部分，從而在電極50 的上方形成溝槽?，F(xiàn)在可用各種其他材料填充該溝槽。根據(jù)一個實(shí)施例，可在該溝槽中形成包括彼此絕緣的兩個電極的電容性結(jié)構(gòu)。在水平面(其是第一表面101的平面或與第一表面平行的平面)中，可以以不同幾何形狀制造電極結(jié)構(gòu)。參照每個顯示半導(dǎo)體本體100的頂視圖的圖2A和2B，在水平面中以縱向幾何形狀制造該電極結(jié)構(gòu)。圖2B顯示具有縱向幾何形狀的這種電極結(jié)構(gòu)的頂視圖。 該電極結(jié)構(gòu)通過在根據(jù)圖2A的半導(dǎo)體本體上應(yīng)用圖IA至IF所示的方法步驟獲得，其包括在半導(dǎo)體本體100的水平面中縱向延伸的第一犧牲層31。根據(jù)圖;3B，電極結(jié)構(gòu)也可利用環(huán)狀幾何形狀(特別是矩形環(huán)的幾何形狀)來實(shí)施。 圖:3B顯示具有集成電極結(jié)構(gòu)的半導(dǎo)體本體100的頂視圖，該集成電極結(jié)構(gòu)在半導(dǎo)體本體 100的水平面中具有矩形環(huán)的幾何形狀。這樣的具有環(huán)狀幾何形狀的電極結(jié)構(gòu)可通過在具有第一犧牲層31的半導(dǎo)體本體100上應(yīng)用圖IA至IF所示的方法步驟獲得，第一犧牲層31 在半導(dǎo)體本體100的水平面中具有環(huán)狀幾何形狀。具有環(huán)狀幾何形狀的第一犧牲層31在圖3A中被示出。具有環(huán)狀幾何形狀的第一犧牲層31例如可通過下述步驟來制造制造在半導(dǎo)體本體100的水平面中具有矩形橫截面的溝槽10 ；沿溝槽10的側(cè)壁形成第一犧牲層 31 ；以及通過從溝槽的底部外延生長半導(dǎo)體材料來填充溝槽10.雖然圖2A、2B和3A JB顯示沿第一犧牲層31的整個長度制造該電極結(jié)構(gòu)，但是應(yīng)當(dāng)注意這僅僅是例子。參照圖4A和4B，還有可能僅在沿第一犧牲層31的所選位置處選擇性地制造電極結(jié)構(gòu)。參照圖4A，不應(yīng)制造電極結(jié)構(gòu)的部分在半導(dǎo)體本體100的第一表面101 之上利用掩膜層210覆蓋，而將制造電極結(jié)構(gòu)的那些部分是不覆蓋的。掩膜層210在圖IB 所示的為了形成第一溝槽111而部分地去除第一犧牲層31的方法步驟期間保護(hù)第一犧牲層31。掩膜層210可保留在第一表面111上，直到制造完該電極結(jié)構(gòu)。然而，也有可能在未被掩膜層210覆蓋的犧牲層31的那些區(qū)域中形成第一溝槽111之后，去除掩膜層210。應(yīng)當(dāng)注意，取決于局部地去除第一犧牲層31所用的蝕刻工藝，在掩膜層210的邊緣處所得到的溝槽112的垂直尺寸會受到影響。在用于局部地去除犧牲層31的各向異性蝕刻工藝的情況下，所得到的溝槽112將達(dá)到掩膜層的邊緣，并且將在垂直方向上具有基本均勻的深度。在各向同性蝕刻工藝的情況下，為了去除犧牲層31，所得到的溝槽112將達(dá)到掩膜層 210的邊緣之下，并且將顯示出從掩膜層210的邊緣起逐漸減小的深度，直到其達(dá)到半導(dǎo)體本體100的表面。具有電極51和介質(zhì)層(具體而言是介質(zhì)層40的第二部分42)的結(jié)構(gòu)可被用作 MOSFET中的柵電極結(jié)構(gòu)，其中電極51形成柵電極，以及介質(zhì)層42形成柵介質(zhì)。然而應(yīng)當(dāng)注意，具有電極51和介質(zhì)層40的電極結(jié)構(gòu)不限制被用作柵電極結(jié)構(gòu)。該電極結(jié)構(gòu)也可以是電容器的一部分，其中電極51形成第一電容器電極，介質(zhì)層40形成電容器介質(zhì)，以及包圍介質(zhì)層40的半導(dǎo)體材料形成第二電容器電極。該電極結(jié)構(gòu)也可是布線布置的一部分，其中電極51形成導(dǎo)體，以及介質(zhì)層使導(dǎo)體與半導(dǎo)體材料絕緣。把該電極結(jié)構(gòu)用作MOSFET中的柵電極結(jié)構(gòu)將在下文中參照圖5至7進(jìn)一步詳細(xì)解釋。圖5示意性地示出根據(jù)第一實(shí)施例的晶體管的橫截面，其包括根據(jù)圖IA至IF所示的方法制造的作為柵電極結(jié)構(gòu)的電極結(jié)構(gòu)。該晶體管被實(shí)施為M0SFET，但也可被實(shí)施為 IGBT0該MOSFET包括在第一半導(dǎo)體區(qū)10中鄰近柵介質(zhì)42布置的體區(qū)12、以及布置在體區(qū) 12內(nèi)并與源電極16接觸的源區(qū)13。源電極16也與體區(qū)12接觸，其中可選地，與體區(qū)12具有相同摻雜類型的更高摻雜的半導(dǎo)體區(qū)14被布置在體區(qū)12和源電極16之間。該MOSFET 還包括漂移區(qū)11，該漂移區(qū)11在半導(dǎo)體本體100的垂直方向上鄰近體區(qū)12，并且在半導(dǎo)體本體100的橫向上與介質(zhì)層40的第一部分41鄰近布置。該MOSFET還包括漏區(qū)15，其在半導(dǎo)體本體100的垂直方向上與漂移區(qū)11鄰近布置，并且與漏端子D連接(在圖5中示意性地示出)。柵電極51被連接至柵端子G。除了柵電極結(jié)構(gòu)外，該MOSFET還包括漂移控制結(jié)構(gòu)，其具有漂移控制區(qū)(DCR) 21 和在半導(dǎo)體本體100的橫向上鄰近DCR 21布置的漂移控制區(qū)介質(zhì)(DCR介質(zhì))。DCR介質(zhì) 41由介質(zhì)層40的第一部分41形成，并且被布置在DCR 21和漂移區(qū)11之間。DCR 21被布置在半導(dǎo)體本體100的第二區(qū)20中，并且像漂移區(qū)11 一樣，包括單晶半導(dǎo)體材料。雖然在圖5所示的實(shí)施例中(以及在圖6和7所示的實(shí)施例中)，DCR介質(zhì)由介質(zhì)層40的第一部分形成，但是應(yīng)當(dāng)注意，DCR介質(zhì)可部分地或完全地由第一犧牲層31形成，此時在參照圖ID 解釋的方法步驟中犧牲層不被去除或僅部分地被去除。該MOSFET可被實(shí)施為η型增強(qiáng)M0SFET。在這種類型的MOSFET中，源區(qū)13、漂移區(qū)11和漏區(qū)15是η摻雜的，而體區(qū)12是P摻雜的。DCR 21是η摻雜的或ρ摻雜的。該 MOSFET也可被實(shí)施為ρ型增強(qiáng)M0SFET。在這種情況下，各個半導(dǎo)體區(qū)的摻雜類型與η型 MOSFET的半導(dǎo)體區(qū)的摻雜類型互補(bǔ)?，F(xiàn)在將解釋圖5中所示的MOSFET的工作原理。出于解釋的目的，假設(shè)MOSFET是 η型MOSFET ；然而，該解釋相應(yīng)地適用于ρ型MOSFET。該MOSFET可以通過施加合適的驅(qū)動電位給連接至柵電極51的柵端子G而被接通和關(guān)斷。當(dāng)該MOSFET處于其導(dǎo)通狀態(tài)時，第一導(dǎo)電溝道沿源區(qū)13和漂移區(qū)11之間的體區(qū)12中的柵介質(zhì)42延伸。在增強(qiáng)MOSFET中， 體區(qū)12中的該第一導(dǎo)電溝道是反型溝道。此外，存在沿DCR介質(zhì)41在漂移區(qū)11中的第二導(dǎo)電溝道。當(dāng)漂移區(qū)11的摻雜類型與體區(qū)12的摻雜類型互補(bǔ)時，該第二導(dǎo)電溝道是積累溝道，以及當(dāng)漂移區(qū)11的摻雜類型與體區(qū)12的摻雜類型一致時，該第二導(dǎo)電溝道是反型溝道。沿DCR介質(zhì)41在漂移區(qū)11中的第二導(dǎo)電溝道由DCR 21控制。DCR 21被連接至充電裝置60，其在η型MOSFET中被配置成保持漂移控制區(qū)21的電位高于漂移區(qū)11的電位，或者甚至高于漏區(qū)15的電位，此時該部件處于其導(dǎo)通狀態(tài)，從而存在沿漂移控制區(qū)介質(zhì)41在漂移區(qū)11中的導(dǎo)電溝道。充電裝置60例如包括連接至漂移控制區(qū)21的充電電路61和連接在DCR 21和源電極16或源端子S之間的電荷存儲元件62(比如電容器)。充電電路61提供對于DCR 61 而言采用生成第二導(dǎo)電溝道所需的電位所必需的電荷。當(dāng)該部件處于其關(guān)斷狀態(tài)時，即當(dāng)中斷體區(qū)12中的第一導(dǎo)電溝道的電位被施加到柵端子G時，以及當(dāng)在漏和源端子D、S之間存在電壓時，空間電荷區(qū)或耗盡區(qū)在漂移區(qū)11 中傳播。漂移區(qū)11中的耗盡區(qū)或者與耗盡區(qū)相關(guān)聯(lián)的電場使得漂移控制區(qū)21也耗盡電荷載流子。在導(dǎo)通狀態(tài)中在漂移控制區(qū)21中控制漂移區(qū)11中的第二導(dǎo)電溝道所需的電荷載流子被存儲在電荷存儲元件42中，直至該MOSFET下一次被接通。在電荷存儲元件62中存儲電荷載流子具有的優(yōu)點(diǎn)是，在該MOSFET的每個切換循環(huán)中充電電路61必須僅提供漂移控制區(qū)21中所需的充電的部分，即經(jīng)受損耗的那部分。參照圖5，漂移控制區(qū)21可選地經(jīng)由可選連接區(qū)23和/或二極管63被耦合至漏端子D。連接區(qū)23可以與漂移控制區(qū)21的摻雜類型相同，但是比漂移控制區(qū)具有更高的摻雜。η型MOSFET中的該二極管63被偏置，使得漂移控制區(qū)21的電位能夠上升到漏端子D 的電位之上。二極管63有助于防止漂移控制區(qū)21或連接區(qū)23的較低部分的電位以不受控制的方式降到漏端子D的電位以下(在η型MOSFET中)。如此不受控制的改變漂移控制區(qū)21或連接區(qū)23中的部分的電位可能是由在該MOSFET阻塞時由于熱電荷載流子生成而引起的電子積累導(dǎo)致的。用于對MOSFET中的漂移控制區(qū)(比如漂移控制區(qū)21)充電的充電電路(比如圖 5的充電電路61)是已知的，因此在這方面不需要進(jìn)一步解釋。根據(jù)一個實(shí)施例，充電電路 61可包括連接在柵端子G和漂移控制區(qū)21之間的整流器元件，比如二極管。可選地在η型MOSFET中，并且當(dāng)DCR是η摻雜的時，ρ型半導(dǎo)體區(qū)22被布置在充電裝置60和漂移控制區(qū)21之間。在ρ型MOSFET中，該半導(dǎo)體區(qū)22是η摻雜的。由于柵介質(zhì)42和柵控制介質(zhì)41由在半導(dǎo)體本體100的垂直方向上延伸的一個介質(zhì)層40形成，所以第一和第二導(dǎo)電溝道沿同一介質(zhì)層40被形成，此時該部件處于其導(dǎo)通狀態(tài)。因此，在這兩個導(dǎo)電溝道之間沒有明顯的間隙，這有助于降低該部件的導(dǎo)通電阻。圖6示出圖5的MOSFET的修改。在圖6的MOSFET中，漂移區(qū)包括兩個漂移區(qū)部分在半導(dǎo)體本體100的垂直方向上與體區(qū)12鄰近布置的第一漂移區(qū)部分Il1,以及布置在第一漂移區(qū)部分Il1和漏區(qū)15之間的第二漂移區(qū)部分112。第一漂移區(qū)部分Il1具有與體區(qū)12相同的摻雜類型，以及第二漂移區(qū)部分Il2與第一漂移區(qū)部分Il1的摻雜互補(bǔ)。在具有超過400V的電壓閉鎖能力的部件中，體區(qū)12的摻雜濃度例如在IO16CnT3與IO18CnT3之間的范圍內(nèi)，第一漂移區(qū)部分Il1的摻雜濃度例如在IO13CnT3與IO16CnT3之間的范圍內(nèi)，以及第二漂移區(qū)部分Il2的摻雜濃度例如在IO12CnT3與IO15CnT3之間的范圍內(nèi)。通過該部件中的漂移控制區(qū)20的電位在漂移區(qū)10中建立的第二導(dǎo)電溝道分段地包括兩種溝道類型，即反向溝道和積累溝道。根據(jù)另一實(shí)施例，漂移區(qū)11全部地具有體區(qū)12的摻雜類型。圖7示出圖5中所示的MOSFET的實(shí)施例，其中電容性電荷存儲元件62被集成在第二半導(dǎo)體區(qū)20中。電荷存儲元件62包括第一電極621;該電極被布置在從第一表面101 延伸至第二半導(dǎo)體區(qū)20中的溝槽中。在半導(dǎo)體本體100內(nèi)，第一電極62i被電容器介質(zhì)622 包圍。第一電極62i形成第一電容器電極。第二電容器電極由DCR21和可選半導(dǎo)體區(qū)22形成。應(yīng)當(dāng)提到，多個第一電極62i和電容器介質(zhì)622可在第二半導(dǎo)體區(qū)20中被形成，以便增加電荷存儲元件62的電容。應(yīng)當(dāng)提到，可選半導(dǎo)體區(qū)22可僅被布置在半導(dǎo)體區(qū)20的一部分中，例如僅在與連接至充電電路61的電極形成接觸的區(qū)域中。此外，可選半導(dǎo)體區(qū)22可在垂直方向上比存儲元件62進(jìn)入半導(dǎo)體本體100中更深。 圖5至7僅示出MOSFET的一個晶體管單元。應(yīng)當(dāng)提到，該MOSFET可包括多個圖 5至7中所示的晶體管單元，其中每個單元都包括源、體、漂移和漏區(qū)，以及柵電極結(jié)構(gòu)和漂移控制結(jié)構(gòu)。各個晶體管單元的源區(qū)13被連接在一起，各個晶體管單元的漏區(qū)15被連接在一起，以及各個晶體管單元的柵電極51被連接在一起。充電電路61可以為各個晶體管單元的漂移控制區(qū)21所共有。圖5至7中所示的類型的晶體管單元可被稱為“Y單元”，這是因為介質(zhì)層40的特定幾何形狀，其看上去類似于大寫字母“Y”。
在Y單元中，柵電極結(jié)構(gòu)和在柵電極結(jié)構(gòu)下方的介質(zhì)層41已以自對齊的方式被制造。顯示半導(dǎo)體本體100的垂直橫截面的圖8A至8F示出圖IA至IF所示的用于制造電極結(jié)構(gòu)的方法的修改。參照圖8A，在該方法中半導(dǎo)體本體100包括第一犧牲層31，并且還包括鄰近第一犧牲層31且也在半導(dǎo)體本體100的垂直方向上延伸的第二犧牲層32。上文中已經(jīng)討論的涉及第一犧牲層31的幾何形狀的所有內(nèi)容相應(yīng)地適用于具有第一和第二犧牲層31、32的堆疊層。參照圖8B，第一溝槽111通過去除部分第一犧牲層31形成。形成第一溝槽111例如包括相對于半導(dǎo)體本體100選擇性地和相對于第二犧牲層32選擇性地蝕刻第一犧牲層 31的蝕刻工藝。第一溝槽111的側(cè)壁由半導(dǎo)體本體100和第二犧牲層32形成。參照圖8C，第二溝槽112通過在第一溝槽111中各向同性地蝕刻半導(dǎo)體本體100 來形成。在該蝕刻工藝中，第二犧牲層32充當(dāng)半導(dǎo)體本體100的保護(hù)層，使得僅在第一溝槽111的與第二犧牲層32相對的側(cè)壁處蝕刻半導(dǎo)體本體100。與圖IC所示的第二溝槽112 不同，根據(jù)圖8C的第二溝槽112相對于由第一犧牲層31限定的垂直平面不是對稱的。參照圖8D，通過部分地或全部地去除在第二溝槽112下方的第一犧牲層31，來在第二溝槽112的下方形成第三溝槽113。在去除在第二溝槽112下方的第一犧牲層31之前或在去除在第二溝槽112下方的第一犧牲層31之后，去除第二和第三溝槽112、113中的第二犧牲層32。去除第二犧牲層32例如包括相對于半導(dǎo)體本體100選擇性地蝕刻第二犧牲層32的蝕刻工藝。第二犧牲層32例如包括碳或具有高Ge濃度的硅鍺(SiGe)。類似于在參照圖IA至IF所解釋的方法中，通過去除第一犧牲層31和第二犧牲層 32形成第三溝槽113在根據(jù)圖8A至8F的方法中是可選的。根據(jù)一個實(shí)施例，從第二溝槽 112的側(cè)壁去除該第二犧牲層32，但是第一犧牲層31和第二犧牲層32在第二溝槽112下方保留在原位。剩余的方法步驟對應(yīng)于已經(jīng)參照圖IE和IF詳細(xì)解釋的方法步驟。這些方法步驟包括沿第二溝槽112的側(cè)壁形成介質(zhì)層40，以及包括在第三溝槽113中形成介質(zhì)層40，如果存在第三溝槽113的話。介質(zhì)層40可全部地填充第三溝槽113，以及可僅覆蓋第二溝槽 112的側(cè)壁，使得保留殘余溝槽112’(參見圖8E)。剩余的方法步驟還包括在殘余溝槽112’ 中形成電極51。已經(jīng)結(jié)合圖IE和IF關(guān)于在第二溝槽和可選的第三溝槽中形成介質(zhì)層40 和關(guān)于電極51所討論的所有內(nèi)容相應(yīng)地適用于根據(jù)圖8E和8F的方法。沿第二溝槽112的側(cè)壁的介質(zhì)層42包括兩個層部分與第二半導(dǎo)體區(qū)20鄰近的第一層部分42i和與第一半導(dǎo)體區(qū)10鄰近的第二層部分422。第一部分42i和介質(zhì)層41形成與第二半導(dǎo)體區(qū)鄰近的縱向介質(zhì)層。根據(jù)一個實(shí)施例，該縱向介質(zhì)層和第二半導(dǎo)體區(qū)20之間的界面是平面，即沒有水平方向上的臺階。這種具有平面表面的介質(zhì)層可通過熱氧化工藝形成，該熱氧化工藝在一填充完第三溝槽113就停止。在這種情況下，第一部分42i (和第二部分422)的厚度約為第三溝槽中介質(zhì)層41的厚度的一半。如果當(dāng)填充完第三溝槽113 時不停止該氧化工藝，則可獲得超過層41的層厚度的一半的層厚度。然而，這導(dǎo)致第一部分4 在半導(dǎo)體本體100的水平方向上延伸進(jìn)入第二半導(dǎo)體區(qū)20更深，使得在層41和部分4 彼此鄰近的位置處產(chǎn)生臺階?？商鎿Q地，在填充完第三溝槽113之前停止熱氧化工藝，并且通過沉積介質(zhì)材料來填充殘余溝槽。通過這樣，也產(chǎn)生具有平面界面的介質(zhì)層。參照圖8C，可選的介質(zhì)層40’在第二溝槽112的未被第二犧牲層32覆蓋的那些部分上形成。該可選的介質(zhì)層40’例如是氧化層，其可利用熱氧化工藝和/或沉積工藝形成。 在圖8E所示的方法步驟中，可選的介質(zhì)層40’成為與第一半導(dǎo)體區(qū)10鄰近的介質(zhì)層4 的一部分。形成可選的介質(zhì)層40’的工藝產(chǎn)生這樣的電極結(jié)構(gòu)，其中與第一半導(dǎo)體區(qū)10鄰近的介質(zhì)層4 比與第二半導(dǎo)體區(qū)20鄰近的介質(zhì)層4 厚。然而，這在圖8E中未示出。省略形成第三溝槽113的方法步驟的工藝產(chǎn)生如圖8F所示的結(jié)構(gòu)，區(qū)別在于該結(jié)構(gòu)將包括第一和第二犧牲層31、32，而不是介質(zhì)層的第一部分41。這在圖8F中由括號中的附圖標(biāo)記來指示。圖9和10示出利用根據(jù)圖8A至8F的方法制造的電極結(jié)構(gòu)作為柵電極結(jié)構(gòu)實(shí)施的晶體管單元的實(shí)施例。在圖9和10中，僅示出晶體管單元的上部，即包括柵電極結(jié)構(gòu)的晶體管單元的那些部分。在圖8F所示的電極結(jié)構(gòu)中，介質(zhì)層42具有兩部分與第三溝槽中介質(zhì)層40的部分41對齊的第一部分42i和在橫向上也偏離在第三溝槽中介質(zhì)層40的部分 41的第二部分422。圖9和10中所示的晶體管單元之間的差異在于，在圖9中體區(qū)12與柵介質(zhì)的第一部分4 鄰近，而在根據(jù)圖10的實(shí)施例中，體區(qū)12與柵介質(zhì)的第二部分422鄰近。在圖9的實(shí)施例中，當(dāng)該部件處于其導(dǎo)通狀態(tài)時，第二導(dǎo)電溝道與第一導(dǎo)電溝道對齊。特別是當(dāng)參照圖8A至8F所解釋的電極結(jié)構(gòu)被實(shí)施為圖10所示的半導(dǎo)體器件中的柵電極結(jié)構(gòu)(其中第二部分4 鄰近漂移控制區(qū)21)時，為了降低晶體管器件的柵-漏電容，可以制造第二部分4 以便比第一部分4 厚。圖IlA至IlG示出圖8A至8F中所示的方法的修改。在該方法中，形成第一溝槽 111不僅僅包括去除部分第一犧牲層31，而且包括至少一個各向同性蝕刻工藝。在該方法中，在提供具有第一和第二犧牲層31、32的半導(dǎo)體本體100(參見圖11A)之后，第一溝槽 111的第一部分Ill1通過去除部分第一犧牲層31形成。參照圖11C，然后在第一溝槽的第一部分Ill1中各向同性地蝕刻半導(dǎo)體本體100，其中第二犧牲層32保護(hù)半導(dǎo)體本體100不被蝕刻。這形成第一溝槽的第二部分1112。然后，參照圖11D，在第二部分Ill2中去除第二犧牲層32，這產(chǎn)生第一溝槽111。參照圖11E，為了形成第二溝槽112，在第一溝槽111中各向同性地蝕刻半導(dǎo)體本體100。剩余方法步驟對應(yīng)于圖IE和IF或圖8E和8F所示的方法步驟。這些方法步驟包括可選地去除在第二溝槽112下方的第一和第二犧牲層31、32以便形成第三溝槽113 ； 在第三溝槽113中和沿第二溝槽112的側(cè)壁以及可選地在第一表面101下方形成介質(zhì)層 40(參見圖11E)；以及形成電極51 (參見圖11G)。類似于在參照圖IA至IG所解釋的方法中，在第二溝槽112下方形成第三溝槽113是可選的。可在第二溝槽112的底部下方保留第一和第二犧牲層31、32，而不是形成第三溝槽并用介質(zhì)層40填充第三溝槽以便形成介質(zhì)層40的第一部分41。將參照圖12A至12H解釋圖IA至IF所示的方法的另一修改。在根據(jù)圖12A至 12H的方法中，形成第一溝槽111不僅僅包括去除部分第一犧牲層31，而且包括至少一個各向同性蝕刻工藝。在提供具有第一犧牲層31的半導(dǎo)體本體(參見圖12A)之后，第一溝槽的第一部分Ill1通過在第一表面101的區(qū)域中去除部分第一犧牲層31形成(參見圖12B)。 參照圖12C，通過在第一部分Ill1中各向同性地蝕刻半導(dǎo)體本體100形成第一溝槽111的第二部分1112。然后，參照圖12D，去除在第二部分Ill2下方的犧牲層31的另一部分，使得第一溝槽111被形成。該第一溝槽111包括第二部分Ill2和通過去除第一犧牲層31的該另一部分而獲得的第三部分1113。根據(jù)圖12D的第一溝槽111相對于由第一犧牲層31限定的垂直平面是對稱的。與上文參照圖IA至IF或圖8A至8F解釋的實(shí)施例中的第一溝槽不同，圖12D的第一溝槽111不僅僅由第一犧牲層31的去除部分限定，而且還由第一各向同性蝕刻工藝限定。因此，第一溝槽111在接近第一表面101的區(qū)域中具有更寬的部分，以及在遠(yuǎn)離第一表面101的區(qū)域中具有更窄的部分。在根據(jù)圖12B至12D的方法中，去除部分第一犧牲層31、 各向同性地蝕刻半導(dǎo)體本體100、以及去除半導(dǎo)體100的另一部分的方法步驟被執(zhí)行一次。 然而，這些方法步驟也可被執(zhí)行幾次，以用于生成具有不同寬度的幾個部分的第一溝槽。在形成第一溝槽111之后的方法步驟對應(yīng)于參照圖IC至IF所解釋的方法步驟。 這些方法步驟包括通過在第一溝槽111中各向同性地蝕刻半導(dǎo)體本體100形成部分溝槽 112(參見圖12E)。部分地或全部地去除第二溝槽112下方的第一犧牲層31以便形成第三溝槽113 (參見圖12F)在第三溝槽113中和沿第二溝槽112的側(cè)壁形成介質(zhì)層40 (參見圖 12G)；以及形成電極51 (參見圖12H)。類似于在參照圖IA至IG所解釋的方法中，在第二溝槽112的下方形成第三溝槽113是可選的?？稍诘诙喜?12的底部下方保留第一犧牲層 31，而不是形成第三溝槽并用介質(zhì)層40填充第三溝槽以便形成介質(zhì)層40的第一部分41。參照圖5至7，M0SFET的柵電極51被連接至柵端子以用于施加?xùn)膨?qū)動電位。為了連接?xùn)烹姌O51，在第一表面111的區(qū)域中的柵電極51上需要接觸焊墊或落點(diǎn)(landing)焊墊。該接觸焊墊或落點(diǎn)焊墊會需要比柵電極51上可用的面積大的某一面積。然而，完全地實(shí)施具有足夠用于接觸或落點(diǎn)焊墊的大面積的柵電極51是不期望的。圖13A至13D示出用于制造包括接觸或落點(diǎn)焊墊的柵電極的方法。圖13A至13G顯示半導(dǎo)體本體100的第一表面的頂視圖。該方法將基于根據(jù)圖IA至IF的方法來解釋。然而，上文所示的其他方法中的每一種可被相應(yīng)地修改。在該方法中，在提供具有第一犧牲層31的半導(dǎo)體本體100(參見圖13A)之后，用掩膜層220覆蓋第一表面101的部分。參照圖13C，第二溝槽的第一部分IU1被形成在未被掩膜層220覆蓋的半導(dǎo)體本體100的那些區(qū)域中。形成第二溝槽的第一部分11 包括通過部分地去除第一犧牲層31形成第一溝槽的第一部分，以及包括在第一溝槽的第一部分中各向同性地蝕刻半導(dǎo)體本體100。在圖13C中，參考數(shù)字31表示保留在第二溝槽的第一部分11 底部處或下方的犧牲層31。在各向同性蝕刻工藝過程中，還蝕刻在掩膜220的邊緣下方的半導(dǎo)體本體，使得第二溝槽的第一部分11 在它的縱向上輕微地延伸到掩膜層220的下方。這在圖13C中以點(diǎn)線示出。參照圖13D，去除掩膜層220或掩膜層220的至少一部分，使得在橫向上不覆蓋與第二溝槽的第一部分11 鄰近的第一犧牲層31的部分。參照圖13E，在該部分中部分地去除第一犧牲層31以形成第一溝槽的第二部分，以及在第二溝槽的第一部分11 中和在第一溝槽的第二部分中各向同性地蝕刻半導(dǎo)體本體，以便形成在橫向上具有可變寬度的第二溝槽112。當(dāng)去除犧牲層31以形成第一溝槽的第二部分時，還在第二溝槽的第一部分IU1 底部處或底部下方去除部分犧牲層。在形成第一溝槽的第二部分的工藝之后的蝕刻工藝期間，形成第二溝槽的第二部分11 ，以及第二溝槽的第一部分11 變得更寬且更深。圖13E所示的第二溝槽112包括具有不同溝槽寬度的兩個溝槽部分較寬且較深的第一部分11 ；以及較窄且較淺的第二部分1122。圖13F至13G所示的剩余方法步驟對應(yīng)于圖ID至IF所示的方法步驟。這些方法步驟包括去除在第二溝槽112下方的第一犧牲層31，形成介質(zhì)層42 (參見圖13F)，以及形成柵電極(參見圖13G)。電極51具有兩個電極部分形成在第二溝槽的第一部分I^1中的較寬部分51”即在從開始不被掩膜層220覆蓋的半導(dǎo)體本體的該區(qū)域中；和形成在第二溝槽的第二部分11 中的第二部分512，即在從開始就被掩膜層220覆蓋的區(qū)域中。在圖13A至13G所示的實(shí)施例中，在形成第二溝槽112的方法步驟期間，半導(dǎo)體本體和第一犧牲層31的部分保持由掩膜層220覆蓋，使得在這些區(qū)域中沒有形成溝槽。在去除第二溝槽112的下方的犧牲層31的方法步驟之前去除該掩膜層，使得也從該部分去除犧牲層31以形成第一溝槽的第三部分。介質(zhì)層42也被形成在第一溝槽的第三部分中，但是電極不形成在該部分中。圖13G中剖面C-C、D-D和E-E所示的布置的垂直橫截面被示出在圖14A至14C 中。垂直剖面C-C穿過電極的較窄的第二部分512，剖面D-D穿過電極51的較寬的第一部分511;以及剖面E-E穿過沒有已形成的柵電極的區(qū)域。最后應(yīng)當(dāng)提到，已經(jīng)結(jié)合一個實(shí)施例解釋的特征也可與其他實(shí)施例的特征相組合，即使當(dāng)這在上文中沒有明確地提到時也是如此。
權(quán)利要求
1.一種用于制造具有電極結(jié)構(gòu)的半導(dǎo)體器件的方法，該方法包括提供半導(dǎo)體本體，該半導(dǎo)體本體具有第一表面，并且具有在該半導(dǎo)體本體的垂直方向上從該第一表面延伸的第一犧牲層；形成從該第一表面延伸至該半導(dǎo)體本體中的第一溝槽，其中形成該第一溝槽至少包括在鄰近該第一表面的部分中去除該犧牲層；通過在該第一溝槽中各向同性地蝕刻該半導(dǎo)體本體來形成第二溝槽； 形成覆蓋該第二溝槽的側(cè)壁的介質(zhì)層；在該第二溝槽中的該介質(zhì)層上形成電極，該第二溝槽中的該電極和該介質(zhì)層形成該電極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，還包括通過在該第二溝槽下方去除至少部分該第一犧牲層，來在該第二溝槽下方形成第三溝槽，其中，覆蓋該第二溝槽的側(cè)壁的該介質(zhì)層還被制造以至少覆蓋該第三溝槽的側(cè)壁。
3.根據(jù)權(quán)利要求2所述的方法，其中，該介質(zhì)層被制造以完全地填充該第三溝槽。
4.根據(jù)權(quán)利要求1所述的方法，其中，形成該介質(zhì)層包括沉積介質(zhì)層和熱生長介質(zhì)層之一。
5.根據(jù)權(quán)利要求1所述的方法，其中，在該第三溝槽中形成該介質(zhì)層包括 沿該第三溝槽的側(cè)壁形成介質(zhì)層，從而留下殘余溝槽；用填充材料填充該殘余溝槽。
6.根據(jù)權(quán)利要求5所述的方法，其中，該填充材料是介質(zhì)材料。
7.根據(jù)權(quán)利要求1所述的方法，其中，該第一犧牲層包括氧化層、氮化層、碳層或含鍺層。
8.根據(jù)權(quán)利要求7所述的方法，其中，該第一犧牲層是包括至少兩個子層的復(fù)合層。
9.根據(jù)權(quán)利要求8所述的方法，其中，在兩個子層之間形成薄的半導(dǎo)體層。
10.根據(jù)權(quán)利要求2所述的方法，其中，形成該第三溝槽包括完全地去除該第一犧牲層。
11.根據(jù)權(quán)利要求2所述的方法，其中，形成該第三溝槽包括僅部分地去除在該第二溝槽的底部下方的該犧牲層。
12.根據(jù)權(quán)利要求1所述的方法，其中，該半導(dǎo)體本體還包括與該第一犧牲層鄰近的第二犧牲層。
13.根據(jù)權(quán)利要求12所述的方法，其中，該第二犧牲層包括碳層、含鍺層、氧化層或氮化層中的至少一個。
14.根據(jù)權(quán)利要求13所述的方法，其中，該第一犧牲層是包括至少兩個子層的復(fù)合層。
15.根據(jù)權(quán)利要求14所述的方法，其中，在兩個子層之間形成薄的半導(dǎo)體層。
16.根據(jù)權(quán)利要求12所述的方法，還包括在形成該第二溝槽之后和在形成該介質(zhì)層之前去除該第二犧牲層，其中至少從該第二溝槽去除該第二犧牲層。
17.根據(jù)權(quán)利要求16所述的方法，還包括在至少從該第二溝槽去除該第二犧牲層之前，在該第二溝槽中形成另一介質(zhì)。
18.根據(jù)權(quán)利要求2所述的方法，其中，該半導(dǎo)體本體還包括與該第一犧牲層鄰近的第二犧牲層，該方法還包括在形成該第二溝槽之后和在形成該介質(zhì)層之前去除該第二犧牲層，其中至少從該第二溝槽去除該第二犧牲層。
19.根據(jù)權(quán)利要求12所述的方法，其中，形成該第一溝槽包括通過在與該第一表面鄰近的部分中去除部分該第一犧牲層來形成第一溝槽部分； 在該第一溝槽部分中各向同性地蝕刻該半導(dǎo)體本體，從而形成該第一溝槽的第二部分；從該第二溝槽部分中去除該第二犧牲層。
20.根據(jù)權(quán)利要求1所述的方法，其中，形成該第一溝槽包括在該第一表面下方的區(qū)域中去除該第一犧牲層的第一部分，從而形成該第一溝槽的第一部分；在該第一溝槽的該第一部分中各向同性地蝕刻該半導(dǎo)體本體； 在該第一溝槽的該第一部分下方的區(qū)域中去除該第一犧牲層的第二部分，從而形成該第一溝槽的第二部分；在該第一溝槽的該第一和第二部分中各向同性地蝕刻該半導(dǎo)體本體。
21.根據(jù)權(quán)利要求1所述的方法，其中，形成該第一溝槽僅包括在鄰近該第一表面的部分中去除該犧牲層。
22.根據(jù)權(quán)利要求1所述的方法，其中，該半導(dǎo)體器件是晶體管，以及其中該電極結(jié)構(gòu)是柵電極結(jié)構(gòu)。
23.根據(jù)權(quán)利要求22所述的方法，其中，該第一犧牲層被布置在第一和第二半導(dǎo)體區(qū)之間，以及其中該方法還包括在與該柵電極結(jié)構(gòu)鄰近的該第一半導(dǎo)體區(qū)中形成第一摻雜類型的體區(qū)； 在該體區(qū)中形成與該第一摻雜類型互補(bǔ)的第二摻雜類型的源區(qū)； 在該第一半導(dǎo)體區(qū)中形成漂移區(qū)，該漂移區(qū)鄰近該體區(qū)并且鄰近在該電極結(jié)構(gòu)下方的區(qū)域中的該介質(zhì)層；形成連接該體區(qū)和該源區(qū)的源電極。
24.根據(jù)權(quán)利要求23所述的方法，其中，該漂移區(qū)具有該第二摻雜類型。
25.根據(jù)權(quán)利要求23所述的方法，其中，該漂移區(qū)具有該第一摻雜類型。
26.根據(jù)權(quán)利要求23所述的方法，其中，該漂移區(qū)包括 與該體區(qū)鄰近的該第一摻雜類型的第一部分；該第二摻雜類型的第二部分，該第二部分在與該體區(qū)相對的一側(cè)鄰近該第一部分。
全文摘要
本發(fā)明公開了用于制造電極結(jié)構(gòu)的方法。該方法包括提供半導(dǎo)體本體，該半導(dǎo)體本體具有第一表面，并且具有在該半導(dǎo)體本體的垂直方向上從該第一表面延伸的第一犧牲層；形成從該第一表面延伸至該半導(dǎo)體本體中的第一溝槽，其中形成該第一溝槽至少包括在鄰近該第一表面的部分中去除該犧牲層；通過在該第一溝槽中各向同性地蝕刻該半導(dǎo)體本體來形成第二溝槽；形成覆蓋該第二溝槽的側(cè)壁的介質(zhì)層；在該第二溝槽中的該介質(zhì)層上形成電極，該第二溝槽中的該電極和該介質(zhì)層形成該電極結(jié)構(gòu)。
文檔編號H01L21/336GK102569092SQ20111036195
公開日2012年7月11日 申請日期2011年9月30日 優(yōu)先權(quán)日2010年9月30日
發(fā)明者A·莫德, H·韋伯, K·索沙格, R·克納夫勒, S·加梅里思 申請人:英飛凌科技奧地利有限公司