專利名稱：半導(dǎo)體器件及其制造方法和電源設(shè)備的制作方法
技術(shù)領(lǐng)域：
此處所討論的實(shí)施例涉及一種半導(dǎo)體器件及其制造方法和電源設(shè)備。
背景技術(shù)：
有一個(gè)類型的半導(dǎo)體器件是一種包括半導(dǎo)體層疊結(jié)構(gòu)的高電子遷移率晶體管 (HEMT)，其中，該半導(dǎo)體層疊結(jié)構(gòu)包括電子渡越層和電子供應(yīng)層。近年來(lái)，已經(jīng)加大了開(kāi)發(fā)具有HEMT結(jié)構(gòu)的feiN-HEMTs的力度，其在AlGaN和feiN 之間采用異質(zhì)結(jié)，即采用了 GaN基化合物半導(dǎo)體，并且包括作為電子渡越層的GaN層和作為電子供應(yīng)層的AKiaN層。GaN是一種具有大約3. 4eV的帶隙且具有更高的擊穿場(chǎng)強(qiáng)度的材料，該帶隙高于 Si (大約1. IeV)和GaAs (大約1. 4eV)的帶隙。GaN也是一種呈現(xiàn)出更高的電子飽和速度的材料。因此，GaN作為一種用于電源的半導(dǎo)體器件的材料是非常有前途的，能夠?qū)崿F(xiàn)更高的電壓操作并提供更高的輸出。GaN-HEMTs也有望用于設(shè)置在電子設(shè)備中的電源設(shè)備的高效開(kāi)關(guān)元件，以及用在電動(dòng)汽車中具有較高耐電壓的電源設(shè)備。

發(fā)明內(nèi)容
然而，這種HEMTs可能會(huì)經(jīng)歷自導(dǎo)通(一種晶體管在截止?fàn)顟B(tài)下導(dǎo)通的現(xiàn)象)。因此，需要抑制自導(dǎo)通，從而實(shí)現(xiàn)穩(wěn)定的操作?！N半導(dǎo)體器件和電源設(shè)備包括襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方， 包括電子渡越層和電子供應(yīng)層；柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方，且分別連接至所述柵電極、所述源電極和所述漏電極；以及導(dǎo)電層，設(shè)置在所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)下方，其中，所述柵極焊盤(pán)和所述源極焊盤(pán)之間的距離小于所述柵極焊盤(pán)和所述漏極焊盤(pán)之間的距離。一種半導(dǎo)體器件和電源設(shè)備包括襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方， 包括電子渡越層和電子供應(yīng)層；柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方，且分別連接至所述柵電極、所述源電極和所述漏電極；以及導(dǎo)電層，設(shè)置在所述襯底的背面上方，且位于所述柵極焊盤(pán)和所述源極焊盤(pán)下方。一種半導(dǎo)體器件和電源設(shè)備包括襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方， 包括電子渡越層和電子供應(yīng)層；柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方，且分別連接至所述柵電極、所述源電極和所述漏電極；元件隔離區(qū)；以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，其中，所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方，且所述柵極焊盤(pán)和所述源極焊盤(pán)設(shè)置在所述非元件隔離區(qū)上方。一種半導(dǎo)體器件制造方法，包括在導(dǎo)電襯底或包括導(dǎo)電層的襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)；在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述柵電極、所述源電極和所述漏電極上方形成柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，使得所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)分別連接至所述柵電極、所述源電極和所述漏電極，且使得所述柵極焊盤(pán)和所述源極焊盤(pán)之間的距離小于所述柵極焊盤(pán)和所述漏極焊盤(pán)之間的距離。一種半導(dǎo)體器件制造方法，包括在襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)；在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述柵電極、所述源電極和所述漏電極上方形成柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，使得所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)分別連接至所述柵電極、所述源電極和所述漏電極；以及形成位于所述襯底的背面上方，且位于所述柵極焊盤(pán)和所述源極焊盤(pán)下方的導(dǎo)電層。一種半導(dǎo)體器件制造方法，包括在襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)；形成元件隔離區(qū)；在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述元件隔離區(qū)上方形成漏極焊盤(pán)，使得柵極焊盤(pán)、源極焊盤(pán)和所述漏極焊盤(pán)在所述柵電極、所述源電極和所述漏電極上方分別連接至所述柵電極、所述源電極和所述漏電極，以及在除所述元件隔離區(qū)之外的非元件隔離區(qū)上方形成所述柵極焊盤(pán)和所述源極焊
ο


圖1是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件(GaN-HEMT)的結(jié)構(gòu)的示意性截面圖；圖2是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件中的晶體管的等效電路的示意圖；圖3是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件中所設(shè)置的焊盤(pán)和導(dǎo)電層之間的電容的示意圖；圖4是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件中的晶體管的等效電路的示意圖；圖5是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件的焊盤(pán)布局的示意性平面圖；圖6A至圖6D是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件制造方法的示意性截面圖；圖7A和圖7B是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件制造方法的示意性截面圖；圖8是示出根據(jù)第一實(shí)施例的半導(dǎo)體器件中的源極互連和柵極互連之間的電容的示意圖；圖9是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性截面圖；圖10是示出根據(jù)第二實(shí)施例的半導(dǎo)體器件的變型例的結(jié)構(gòu)的示意性截面圖；圖11是示出根據(jù)第三實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性平面圖；圖12是示出根據(jù)第四實(shí)施例的半導(dǎo)體器件的結(jié)構(gòu)的示意性截面圖；圖13是示出根據(jù)第五實(shí)施例的半導(dǎo)體器件(半導(dǎo)體封裝)的結(jié)構(gòu)的示意性平面圖；以及圖14是示出根據(jù)第五實(shí)施例的包括在電源設(shè)備中的PFC電路的結(jié)構(gòu)的截面圖。
具體實(shí)施例方式以下，將參照附圖對(duì)根據(jù)各實(shí)施例的半導(dǎo)體器件及其制造方法和電源設(shè)備進(jìn)行描述。
[第一實(shí)施例]將參照?qǐng)D1至圖7B對(duì)根據(jù)第一實(shí)施例的半導(dǎo)體器件及其制造方法進(jìn)行描述。根據(jù)本實(shí)施例的半導(dǎo)體器件是一種包括半導(dǎo)體層疊結(jié)構(gòu)的HEMT，其中，所述半導(dǎo)體層疊結(jié)構(gòu)包括電子渡越層和電子供應(yīng)層。例如，半導(dǎo)體器件為基于氮基化合物半導(dǎo)體 (諸如GaN基化合物半導(dǎo)體)的化合物半導(dǎo)體器件。值得注意的是，基于GaN基化合物半導(dǎo)體的HEMT被稱作(iaN-HEMT或GaN基HEMT。 以下，將參照具有HEMT結(jié)構(gòu)的GaN-HEMT來(lái)進(jìn)行說(shuō)明，其中，作為電子渡越層的GaN 層和作為電子供應(yīng)層的AKiaN層疊在一起，用于在電源中使用，其中，所述電源用于設(shè)置在電子器件(電子裝置)和電源設(shè)備中的開(kāi)關(guān)元件。如圖1所示，該GaN-HEMT包括襯底1 ；半導(dǎo)體層疊結(jié)構(gòu)2，設(shè)置在襯底1上方；以及柵電極3、源電極4和漏電極5，設(shè)置在半導(dǎo)體層疊結(jié)構(gòu)2上方。值得注意的是，GaN-HEMT 也被稱作GaN晶體管。在本實(shí)施例中，襯底1是導(dǎo)電襯底。這里，襯底1是導(dǎo)電SiC襯底，S卩，η-型SiC襯底或P-型SiC襯底。半導(dǎo)體層疊結(jié)構(gòu)2是包括電子渡越層6和電子供應(yīng)層7的半導(dǎo)體層疊結(jié)構(gòu)。在該實(shí)施例中，半導(dǎo)體層疊結(jié)構(gòu)2具有其中層疊有i-GaN電子渡越層6、包括i-AWaN間隔層的 n-AlGaN電子供應(yīng)層7、以及n-GaN覆蓋層8的結(jié)構(gòu)。值得注意的是，在圖1中，附圖標(biāo)記20 表示二維電子氣層。半導(dǎo)體層疊結(jié)構(gòu)2可以是包括電子渡越層6和電子供應(yīng)層7的任何層， 且可具有不同的層疊結(jié)構(gòu)。柵電極3、源電極4和漏電極5設(shè)置在如上述配置的半導(dǎo)體層疊結(jié)構(gòu)2上方。在該實(shí)施例中，例如，由Ta/Al制成的源電極4和漏電極5設(shè)置在n-AWaN電子供應(yīng)層7上方。AlO膜(絕緣膜)9設(shè)置在n-GaN覆蓋層8上方，以及例如，由Ni/Au制成的柵電極 3設(shè)置在AW膜9上方。換言之，柵電極3設(shè)置在n-GaN覆蓋層8上方，并使AW膜9插入作為柵極絕緣膜。如上所述，該GaN-HEMT為包括柵極絕緣膜的金屬絕緣體半導(dǎo)體(MIS)晶體管。在本實(shí)施例中，設(shè)置MO膜9以覆蓋半導(dǎo)體層疊結(jié)構(gòu)2的整個(gè)表面，S卩，n-GaN覆蓋層8的整個(gè)表面以及源電極4和漏電極5的表面(側(cè)面及頂面)。換言之，AW膜9在柵電極3的正下方起到柵極絕緣膜的作用，而在其它區(qū)域中起到鈍化膜的作用。雖然這里將AlO作為用于絕緣膜的材料使用，但是并不限于此。例如，也可以使用包含Si、Al、Hf、Zr、Ti, Ta和W中所任選的氧化物、氮化物、或氮氧化物。該GaN-HEMT還包括位于柵電極3、源電極4和漏電極5上方的柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12。更具體地說(shuō)，柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在柵電極3、源電極4和漏電極5上方，并在它們之間插入絕緣膜25以及包括設(shè)置在絕緣膜25中的金屬互連14-16 的互連層13。柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12經(jīng)由包括在互連層13中的柵極互連14、源極互連15和漏極互連16連接至柵電極3、源電極4和漏電極5。焊盤(pán)10-12由金屬制成，因此是可導(dǎo)電的。焊盤(pán)10-12為接合焊盤(pán)。在各個(gè)焊盤(pán) 10-12之間形成絕緣膜17。
具體地，本實(shí)施例在柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12下方包括導(dǎo)電襯底 1，作為導(dǎo)電層。更具體地說(shuō)，作為導(dǎo)電層的導(dǎo)電襯底1設(shè)置在柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12下方，對(duì)應(yīng)于柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12的區(qū)域中。設(shè)計(jì)焊盤(pán)10-12的布局，使得柵極焊盤(pán)10和源極焊盤(pán)11之間的距離小于柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離。換言之，通過(guò)在如上所述的焊盤(pán)10-12下方設(shè)置作為導(dǎo)電層的導(dǎo)電襯底1，使得柵極焊盤(pán)10和導(dǎo)電層1之間、源極焊盤(pán)11和導(dǎo)電層1之間以及漏極焊盤(pán)12和導(dǎo)電層1之間產(chǎn)生各個(gè)電容。這里，柵極焊盤(pán)10和導(dǎo)電層1之間的電容用Cgp表示，源極焊盤(pán)11和導(dǎo)電層1之間的電容用Csp表示，漏極焊盤(pán)12和導(dǎo)電層1之間的電容用Cdp表示。如下文所述，如上所述的焊盤(pán)布局有助于增大柵極-源極電容Cgs，而不會(huì)導(dǎo)致柵極-漏極電容Cgd的增大。這樣抑制了自導(dǎo)通(一種晶體管在截止?fàn)顟B(tài)下導(dǎo)通的現(xiàn)象)，并保證了晶體管的適當(dāng)?shù)牟僮鳎軌驅(qū)崿F(xiàn)穩(wěn)定的操作。換言之，GaN-HEMT在HEMT結(jié)構(gòu)降低輸入電容方面具有顯著的優(yōu)勢(shì)，因此，提供了增大的開(kāi)關(guān)速度，從而降低了開(kāi)關(guān)損耗。另一方面，由于降低的輸入電容，當(dāng)晶體管在截止?fàn)顟B(tài)下時(shí)，漏極電壓的急劇增大會(huì)導(dǎo)致柵極電壓的增大，從而導(dǎo)致了自導(dǎo)通。為了解決這個(gè)問(wèn)題，上述構(gòu)造的目的是在保持上述優(yōu)勢(shì)的同時(shí)抑制自導(dǎo)通以保證穩(wěn)定的操作。以下，將對(duì)細(xì)節(jié)進(jìn)行描述。這里，圖2是晶體管的等效電路。首先，源極接地，柵極浮置(即，將柵極電壓Vg設(shè)定為OV的初始電壓)，并將漏極電壓Vd設(shè)定為0V?；跂艠O電荷守恒，當(dāng)漏極電壓Vd增大時(shí)，可以通過(guò)如下公式⑴來(lái)表示柵極電壓Vg，在公式中，Cgs是柵極-源極電容，Cgd是柵極-漏極電容，以及Cds是漏極-源極電容Cgd (Vg-Vd) +CgsVg = 0Vg = (1/(1+Cgs/Cgd) )Vd. . . (1)當(dāng)晶體管在截止?fàn)顟B(tài)下時(shí)，例如，在常關(guān)(normally-off)設(shè)備中，當(dāng)施加到柵極的電壓設(shè)定為OV時(shí)，漏極電壓Vd增大。當(dāng)柵極電壓Vg最終超過(guò)閾值電壓Vth時(shí)，發(fā)生晶體管的自導(dǎo)通，自導(dǎo)通是一種晶體管導(dǎo)通的現(xiàn)象。雖然在實(shí)際操作中柵極很少浮置，但是當(dāng)晶體管在截止?fàn)顟B(tài)下時(shí)，取決于柵極-源極電阻，如果由于漏極電壓增大的結(jié)果而使柵極電壓Vg達(dá)到閾值電壓Vth，就可能會(huì)發(fā)生自導(dǎo)通。另一方面，上述公式⑴表明柵極電壓Vg隨著Cgs/Cgd的增大而降低。換言之， 由于Cgs/Cgd的值增大，對(duì)柵極電壓Vg來(lái)說(shuō)便很難超過(guò)閾值電壓Vth，因此降低了自導(dǎo)通的發(fā)生。因此，可以通過(guò)增大上述公式(1)中Cgs/Cgd的值而使得柵極電壓Vg不超過(guò)閾值電壓Vth來(lái)抑制自導(dǎo)通。因此，上述構(gòu)造增大了柵極-源極電容Cgs，以增大上述公式(1)中Cgs/Cgd的值， 而不會(huì)導(dǎo)致柵極-漏極電容Cgd的增大，從而抑制了自導(dǎo)通。換言之，通過(guò)如上所述在焊盤(pán)10-12下方設(shè)置作為導(dǎo)電層的導(dǎo)電襯底1，使得柵極焊盤(pán)10和導(dǎo)電層1之間、源極焊盤(pán)11和導(dǎo)電層1之間以及漏極焊盤(pán)12和導(dǎo)電層1之間產(chǎn)生各個(gè)電容Cgp、Csp以及Cdp。這里，如圖3所示，可以通過(guò)如下公式⑵來(lái)表示由金屬制成且因此可導(dǎo)電的焊盤(pán) 10-12和導(dǎo)電層1之間的電容Cp，在公式中，ε是焊盤(pán)10-12和導(dǎo)電層1之間的半導(dǎo)體層 (該半導(dǎo)體層是非導(dǎo)電的)的相對(duì)介電常數(shù)，ε ο是真空介電常數(shù)，S是焊盤(pán)10-12的面積， 以及t是焊盤(pán)10-12和導(dǎo)電層1之間的距離Cp = ε X ε oXS/t. . . (2)這里，柵極焊盤(pán)10和導(dǎo)電層1之間的電容Cgp、源極焊盤(pán)11和導(dǎo)電層1之間的電容Csp以及漏極焊盤(pán)12和導(dǎo)電層1之間的電容Cdp主要是由各個(gè)焊盤(pán)10-12的面積來(lái)確定。因此，可以通過(guò)調(diào)整柵極焊盤(pán)10和源極焊盤(pán)11的面積來(lái)調(diào)整柵極焊盤(pán)-導(dǎo)電層電容 Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp，從而調(diào)整柵極-源極電容Cgs。如上所述，在該實(shí)施例中，柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12分別經(jīng)由柵極互連14、源極互連15和漏極互連16連接至柵電極3、源電極4和漏電極5。焊盤(pán)10-12和導(dǎo)電層1之間的各個(gè)電容經(jīng)由導(dǎo)電層1和絕緣膜17彼此連接。因此，圖4示出了包括焊盤(pán)10-12和導(dǎo)電層1之間的各個(gè)電容以及互連14_16的電容的晶體管的等效電路。這里，柵極-源極電容用Cgs表示，柵極-漏極電容用Cgd表示，以及漏極-源極電容用Cds表示。此外，柵電極和源電極之間的電容用Cgst表示，柵電極和漏電極之間的電容用Cgdt表示，漏電極和源電極之間的電容用Cdst表示。此外，柵極互連和源極互連之間的電容用Cgsl表示，柵極互連和漏極互連之間的電容用Cgdl表示，以及漏極互連和源極互連之間的電容用Cdsl表示。另外，柵極焊盤(pán)10和導(dǎo)電層1之間的電容用Cgp表示，源極焊盤(pán)11和導(dǎo)電層1之間的電容用Csp表示，漏極焊盤(pán)12和導(dǎo)電層1之間的電容用Cdp表示。此外，柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp之間的電阻，S卩，柵極焊盤(pán)-源極焊盤(pán)電阻，用Rgsp表示；柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容 Cdp之間的電阻，即，柵極焊盤(pán)-漏極焊盤(pán)電阻，用Rgdp表示；以及漏極焊盤(pán)-導(dǎo)電層電容 Cdp和源極焊盤(pán)-導(dǎo)電層電容Csp之間的電阻，即，漏極焊盤(pán)-源極焊盤(pán)電阻，用Rdsp表示。在該實(shí)施例中，在互連層13上方形成焊盤(pán)10-12，且絕緣膜17設(shè)置在各個(gè)焊盤(pán) 10-12之間。因此，焊盤(pán)之間的各個(gè)電阻Rgsp、Rgdp、Rdsp與對(duì)應(yīng)的焊盤(pán)之間的距離成比例。 如果焊盤(pán)之間的距離足夠短，那么這些焊盤(pán)之間的電阻可以忽略不計(jì)。在本實(shí)施例中，如上所述，使柵極焊盤(pán)10和源極焊盤(pán)11之間的距離小于柵極焊盤(pán) 10和漏極焊盤(pán)12之間的距離。換言之，設(shè)計(jì)焊盤(pán)布局使得源極焊盤(pán)11布置在靠近柵極焊盤(pán)10的位置，而漏極焊盤(pán)12被布置在遠(yuǎn)離柵極焊盤(pán)10的位置。具體地，如圖5所示，使柵極焊盤(pán)10和源極焊盤(pán)11之間的距離足夠短，而使柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離足夠長(zhǎng)。換言之，通過(guò)使柵極焊盤(pán)10和源極焊盤(pán)11之間的距離足夠短，而使柵極焊盤(pán)-源極焊盤(pán)電阻Rgsp足夠小，從而有效地增大柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp之間的連接。另一方面，通過(guò)使柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離足夠長(zhǎng)，而使柵極焊盤(pán)-漏極焊盤(pán)電阻Rgdp足夠大，從而有效地降低柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容Cdp之間的連接。因此，使柵極焊盤(pán)-源極焊盤(pán)電阻Rgsp足夠小，有助于柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp之間的電荷交換。因此，柵極-源極電容Cgs包括柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp的復(fù)合電容。因此，可以通過(guò)如下公式 (3)來(lái)表示柵極-源極電容Cgs Cgs = Cgst+Cgsl+1/(1/Csp+1/Cgp). . . (3)另一方面，使柵極焊盤(pán)-漏極焊盤(pán)電阻Rgdp足夠大，抑制了柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容Cdp之間的電荷交換。因此，柵極-漏極電容Cgd不包括柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容Cdp的復(fù)合電容。因此，可以通過(guò)如下公式(4)來(lái)表示柵極-漏極電容Cgd Cgd = Cgdt+Cgdl. . . (4)按照這種方式，通過(guò)設(shè)計(jì)焊盤(pán)布局，調(diào)整由設(shè)置在焊盤(pán)10-12下方的導(dǎo)電層1所產(chǎn)生的電容之間的各個(gè)電阻，將合成的電容附加至柵極-源極電容Cgs，而不將它們附加至柵極-漏極電容Cgd。因此，增大了柵極-源極電容Cgs而不會(huì)導(dǎo)致柵極-漏極電容Cgd的增大，從而增大了上述公式(1)中Cgs/Cgd的值。這樣抑制了自導(dǎo)通，能夠?qū)崿F(xiàn)穩(wěn)定的操作。因此，在本實(shí)施例中，設(shè)定柵極焊盤(pán)10和源極焊盤(pán)11之間的距離，使得柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp附加至柵極-源極電容Cgs。與此相反，設(shè)定柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離，使得柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容Cdp不附加至柵極-漏極電容Cgd。如圖1和圖5所示，該GaN-HEMT包括元件隔離區(qū)18和除元件隔離區(qū)18之外的非元件隔離區(qū)(晶體管區(qū)域)19。這里，元件隔離區(qū)18是通過(guò)元件隔離被賦以高電阻的區(qū)域， 而非元件隔離區(qū)19是未通過(guò)元件隔離被賦以高電阻的區(qū)域。柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方。在這種情況下，n-GaN覆蓋層8和二維電子氣層 20被隔離在焊盤(pán)10-12和作為導(dǎo)電層的導(dǎo)電襯底1之間，從而被賦以高電阻。因此，n-GaN 覆蓋層8和二維電子氣層20沒(méi)有起到與各個(gè)焊盤(pán)10-12產(chǎn)生電容的導(dǎo)電層的作用。在圖 5中，沒(méi)有用虛線包圍的區(qū)域是元件隔離區(qū)18。以下，將參照?qǐng)D6A至圖6D、圖7A以及圖7B對(duì)根據(jù)本實(shí)施例的半導(dǎo)體器件 (GaN-HEMT)制造方法進(jìn)行描述。首先，如圖6A所示，例如，通過(guò)金屬有機(jī)氣相外延(MOVPE)，在導(dǎo)電SiC襯底1上方形成i-GaN電子渡越層6、包含i-AWaN間隔層的n-AWaN電子供應(yīng)層7、以及n-GaN覆蓋層8。在這個(gè)過(guò)程中，在導(dǎo)電襯底1上方形成了包括電子渡越層6和電子供應(yīng)層7的半導(dǎo)體
層疊結(jié)構(gòu)2。在該實(shí)施例中，i-GaN電子渡越層6具有大約3 μ m的厚度。i_AWaN間隔層具有大約5nm的厚度。n-AWaN電子供應(yīng)層7具有大約30nm的厚度和大約5X IO18CnT3的Si摻雜濃度。n-GaN覆蓋層8具有大約IOnm的厚度和大約5 X IO18CnT3的Si摻雜濃度。接著，例如，通過(guò)光刻，在n-GaN覆蓋層8上方形成在將要形成元件隔離區(qū)的區(qū)域中具有開(kāi)口的抗蝕劑膜；接著，例如，通過(guò)離子注入形成元件隔離區(qū)18。在該實(shí)施例中， 從半導(dǎo)體層疊結(jié)構(gòu)2的正面?zhèn)鹊絠-GaN電子渡越層6的某個(gè)中間深度(cbpth of some midpoint)進(jìn)行離子注入以賦予高電阻，從而形成元件隔離區(qū)18。接著，移除抗蝕劑膜。 值得注意的是，形成元件隔離區(qū)18的過(guò)程不僅限于上述情況。例如，通過(guò)使用氯基氣體 (chlorine-based gas)進(jìn)行干蝕刻可形成溝槽，并將絕緣膜填充到該溝槽中以形成元件隔離區(qū)18。接著，如圖6B和圖6C所示，在n-AWaN電子供應(yīng)層7上方形成源電極4和漏電極 5。更具體地說(shuō)，例如，通過(guò)光刻，在n-GaN覆蓋層8上方形成抗蝕劑膜(未示出)，所述抗蝕劑膜在將要形成源電極和漏電極的各個(gè)區(qū)域中具有開(kāi)口。接著，如圖6B所示，例如，通過(guò)使用氯基氣體進(jìn)行干蝕刻，在將要形成源電極和漏電極的區(qū)域中移除n-GaN覆蓋層8。雖然整個(gè)n_GaN覆蓋層8被移除而n-AWaN電子供應(yīng)層7完好地保留下來(lái)，但也可以移除一部分n-GaN覆蓋層8或者可以移除一部分n-AKiaN 電子供應(yīng)層7。接著，如圖6C所示，例如，通過(guò)光刻、蒸發(fā)和剝離(lift-off)技術(shù)，在n-AKkiN電子供應(yīng)層7上方將要形成源電極和漏電極的區(qū)域中，形成例如具有大約20nm厚度的Ta層 21和具有大約200nm厚度的Al層22。在該實(shí)施例中，形成了具有作為較低層的Ta層21
的層疊結(jié)構(gòu)。因此，由Ta/Al層制成的源電極4和漏電極5設(shè)置在n-AWaN電子供應(yīng)層7上方。其后，例如，在氮?dú)夥諊?，通過(guò)例如在大約400°C到大約1000°C的溫度下(例如在大約550°C下)執(zhí)行退火來(lái)確立歐姆特性(ohmic characteristic)。接著，如圖6D所示，在晶片的整個(gè)表面上方形成MO膜(絕緣膜)9。更具體地說(shuō)， 形成AW膜9以覆蓋n-GaN覆蓋層8的整個(gè)表面，以及源電極4和漏電極5的表面。在該實(shí)施例中，例如，形成具有大約IOnm厚度的MO膜。形成在柵電極3正下方的MO膜9起到柵極絕緣膜的作用，而形成在其它部分中的該AW膜9起到鈍化膜的作用。值得注意的是，例如，絕緣膜9可具有大約2nm到大約200nm的厚度。為了形成絕緣膜9，優(yōu)選地使用ALD (原子層沉積)、等離子體CVD (化學(xué)氣相沉積)或者濺射技術(shù)。例如，可以使用包含任選自Si、Al、Hf、Zr、Ti、Ta和W的氧化物、氮化物或氮氧化物作為用于絕緣膜9的材料。接著，如圖7A所示，在MO膜9上方形成柵電極3。換言之，例如，通過(guò)光刻、蒸發(fā)和剝離技術(shù)，在AW膜9上方將要形成柵電極的區(qū)域中形成例如具有大約30nm厚度的Ni 層23和具有大約400nm厚度的Au層24。由此，在AW膜9上方形成由Ni/Au層制成的柵電極3。按照這種方式，在半導(dǎo)體層疊結(jié)構(gòu)2上方形成柵電極3、源電極4和漏電極5。接著，如圖7B所示，形成絕緣膜25和包括金屬互連14-16的互連層13，以及接合焊盤(pán)10-12。更具體地說(shuō)，形成連接至柵電極3的柵極互連14、連接至源電極4的源極互連15 和連接至漏電極5的漏極互連16，使絕緣膜25插入它們之間。還形成經(jīng)由柵極互連14連接至柵電極3的柵極焊盤(pán)10、經(jīng)由源極互連15連接至源電極4的源極焊盤(pán)11和經(jīng)由漏極互連16連接至漏電極5的漏極焊盤(pán)12。按照這種方式，在柵電極3、源電極4和漏電極5 上方形成柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12以分別連接至柵電極3、源電極4和漏電極5。在本實(shí)施例中，柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方。在該實(shí)施例中，形成柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12，使得柵極焊盤(pán)10和源極焊盤(pán)11之間的距離小于柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離。
在本實(shí)施例中，形成柵極焊盤(pán)10和源極焊盤(pán)11，使得柵極焊盤(pán)10和源極焊盤(pán)11 之間的距離成為能夠?qū)艠O焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp附加至柵極-源極電容Cgs的距離。另一方面，形成柵極焊盤(pán)10和漏極焊盤(pán)12，使得柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離成為不能將柵極焊盤(pán)-導(dǎo)電層電容Cgp和漏極焊盤(pán)-導(dǎo)電層電容 Cdp附加至柵極-漏極電容Cgd的距離。在如上所述的步驟中可以制造根據(jù)本實(shí)施例的半導(dǎo)體器件(GaN-HEMT)。因此，根據(jù)本實(shí)施例的半導(dǎo)體器件及其制造方法在抑制自導(dǎo)通方面有優(yōu)勢(shì)，從而實(shí)現(xiàn)了穩(wěn)定的操作。下文將對(duì)根據(jù)上述步驟制造GaN-HEMT并將其安裝在第五實(shí)施例的PFC電路上進(jìn)行描述。對(duì)GaN-HEMT進(jìn)行10分鐘的實(shí)際操作并使用示波器來(lái)確定它的操作波形，并未觀察到自導(dǎo)通。與此相反，在具有替代導(dǎo)電SiC襯底的半絕緣SiC襯底的GaN-HEMT中觀察到了自導(dǎo)通。在將柵極焊盤(pán)10和源極焊盤(pán)11的距離設(shè)定為等于柵極焊盤(pán)10和漏極焊盤(pán)12 的距離的GaN-HEMT，以及將源極焊盤(pán)11和漏極焊盤(pán)12都布置在離柵極焊盤(pán)10足夠遠(yuǎn)的距離的另一 GaN-HEMT中也觀察到了自導(dǎo)通。雖然上述實(shí)施例中將導(dǎo)電襯底用作設(shè)置在焊盤(pán)10-12下方的導(dǎo)電層，但是并不限于此。例如，也可以使用在其正面上方包括導(dǎo)電層的襯底。例如，可以使用絕緣襯底(高電阻襯底)或在其正面上方包括導(dǎo)電層的半絕緣襯底。此外，雖然上述實(shí)施例中將導(dǎo)電SiC襯底用作導(dǎo)電襯底，但是并不限于此。例如， 也可以使用其它導(dǎo)電半導(dǎo)體襯底，諸如導(dǎo)電Si襯底和導(dǎo)電GaN襯底。此外，雖然上述實(shí)施例中通過(guò)采用焊盤(pán)布局增大上述公式(1)中Cgs/Cgd的值來(lái)抑制自導(dǎo)通，但是并不限于此。例如，可以通過(guò)采用焊盤(pán)布局和互連布局的結(jié)合增大上述公式(1)中Cgs/Cgd的值來(lái)抑制自導(dǎo)通。為了采用互連布局來(lái)增大上述公式(1)中Cgs/Cgd的值，可以設(shè)置柵極互連14、源極互連15和漏極互連16，使得在絕緣膜25的相對(duì)側(cè)上布置柵極互連14和源極互連15 ( 二者將絕緣膜25夾在中間)的位置點(diǎn)的數(shù)目大于在絕緣膜25的相對(duì)側(cè)上布置柵極互連14 和漏極互連16 ( 二者將絕緣膜25夾在中間)的位置點(diǎn)的數(shù)目。例如，如圖8所示，當(dāng)柵極互連14和源極互連15布置為將絕緣膜25夾在中間時(shí)， 產(chǎn)生柵極互連-源極互連電容Cgsl。該柵極互連-源極互連電容Cgsl可以按照和上述公式( 類似的方式來(lái)表示。因此，通過(guò)增大布置將絕緣膜25夾在中間的柵極互連14和源極互連15的位置點(diǎn)的數(shù)目，可以增大柵極互連-源極互連電容Cgsl。按照這種方式，采用互連布局可以增大上述公式(1)中Cgs/Cgd的值。因此，通過(guò)將采用焊盤(pán)布局來(lái)增大上述公式(1)中Cgs/Cgd的值的技術(shù)，與采用互連布局來(lái)增大上述公式(1)中Cgs/Cgd的值的技術(shù)相結(jié)合可以抑制自導(dǎo)通。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。此外，在上述實(shí)施例的構(gòu)造中，如下文將要描述的第二實(shí)施例的變型例(參見(jiàn)圖 10，其中設(shè)置有高電阻層的變型例)，可以在作為導(dǎo)電層的導(dǎo)電襯底1和電子渡越層6之間設(shè)置具有高于導(dǎo)電襯底1的電阻的高電阻層。這樣可以防止漏電流至作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層30。此外，雖然上述實(shí)施例中柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方，但是并不限于此。例如，在上述實(shí)施例的構(gòu)造中，如下文將要描述的第三實(shí)施例，漏極焊盤(pán)12可以設(shè)置在元件隔離區(qū)18上方，而柵極焊盤(pán)10和源極焊盤(pán)11可以設(shè)置在非元件隔離區(qū)19上方。這樣使得n-GaN覆蓋層8和二維電子氣層20起到與各焊盤(pán)10和 11 一起來(lái)產(chǎn)生電容的導(dǎo)電層的作用。這種GaN-HEMT從焊盤(pán)10-12到襯底的背面可包括導(dǎo)電層1、8和20。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。[第二實(shí)施例]接著，將參照?qǐng)D9對(duì)根據(jù)第二實(shí)施例的半導(dǎo)體器件及其制造方法進(jìn)行描述。根據(jù)本實(shí)施例的半導(dǎo)體器件與上述第一實(shí)施例的不同之處在于，導(dǎo)電層設(shè)置在柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12下方，并與各焊盤(pán)10-12 —起產(chǎn)生電容。更具體地說(shuō)，在本實(shí)施例中，如圖9所示，襯底1是半絕緣襯底，且導(dǎo)電半導(dǎo)體層30 設(shè)置在襯底1和電子渡越層6之間。該導(dǎo)電半導(dǎo)體層30是設(shè)置在柵極焊盤(pán)10、源極焊盤(pán) 11和漏極焊盤(pán)12下方的導(dǎo)電層，且與各焊盤(pán)10-12 —起來(lái)產(chǎn)生電容。因此，半導(dǎo)體層疊結(jié)構(gòu)2包括導(dǎo)電半導(dǎo)體層30。值得注意的是，為了便于圖9的說(shuō)明，僅繪示出形成在襯底1上方的半導(dǎo)體層疊結(jié)構(gòu)2，而省略了其它元件。在本實(shí)施例中，襯底1是半絕緣SiC襯底。另外，半導(dǎo)體層疊結(jié)構(gòu)2具有其中層疊有導(dǎo)電半導(dǎo)體層30、i-GaN電子渡越層6、 包含i-AWaN間隔層的n-AWaN電子供應(yīng)層7、以及n-GaN覆蓋層8的結(jié)構(gòu)。在該實(shí)施例中，這里，導(dǎo)電半導(dǎo)體層30是導(dǎo)電GaN層，S卩，η-型GaN層。值得注意的是，導(dǎo)電半導(dǎo)體層30可以是ρ-型GaN層。值得注意的是，導(dǎo)電半導(dǎo)體層30并不限于上述列出的情況。例如，當(dāng)在襯底1上方形成導(dǎo)電半導(dǎo)體層30時(shí)，S卩，當(dāng)導(dǎo)電緩沖層設(shè)置為在襯底1上方形成的緩沖層時(shí)，導(dǎo)電 AlGaN層(即，η-型AlGaN層)，或者導(dǎo)電AIN/GaN超晶格(super-lattice)層(即，η-型 AIN/GaN超晶格層)，可以被用于作為導(dǎo)電緩沖層的導(dǎo)電半導(dǎo)體層30?？梢栽O(shè)置單個(gè)導(dǎo)電半導(dǎo)體層或者多個(gè)導(dǎo)電半導(dǎo)體層作為導(dǎo)電半導(dǎo)體層30。接著，將對(duì)根據(jù)本實(shí)施例的半導(dǎo)體器件(GaN-HEMT)制造方法進(jìn)行描述。首先，例如，通過(guò)MOVPE技術(shù)，在半絕緣SiC襯底1上方形成n_GaN層30、i_GaN電子渡越層6、包含i-AWaN間隔層的n-AWaN電子供應(yīng)層7、以及n-GaN覆蓋層8。按照這種方式，在襯底1上方形成包括導(dǎo)電半導(dǎo)體層30、電子渡越層6和電子供應(yīng)層7的半導(dǎo)體層疊結(jié)構(gòu)2。在該實(shí)施例中，導(dǎo)電GaN層30具有大約Ιμπι的厚度。在后續(xù)步驟中，可以使用類似上述第一實(shí)施例中的步驟來(lái)制造本半導(dǎo)體器件 (GaN-HEMT)。其他結(jié)構(gòu)和制造方法的其他步驟的細(xì)節(jié)與上述第一實(shí)施例中的類似，并且將省略其說(shuō)明。因此，如第一實(shí)施例所述，根據(jù)本實(shí)施例的半導(dǎo)體器件及其制造方法在抑制自導(dǎo)通方面有優(yōu)勢(shì)，從而能夠?qū)崿F(xiàn)穩(wěn)定的操作。下文將對(duì)根據(jù)上述步驟制造GaN-HEMT并將其安裝在第五實(shí)施例的PFC電路上進(jìn)行描述。對(duì)GaN-HEMT進(jìn)行10分鐘的實(shí)際操作并使用示波器來(lái)確定它的操作波形，并未觀察到自導(dǎo)通。
雖然上述實(shí)施例中將半絕緣SiC襯底用作襯底，但是并不限于此。例如，如上述第一實(shí)施例所述，襯底可以是導(dǎo)電襯底，或者可以是絕緣襯底(高電阻襯底)?？商娲兀r底可以是諸如Si襯底、GaN襯底以及藍(lán)寶石襯底的其它襯底。此外，在上述實(shí)施例的構(gòu)造中，如圖10所示，可以在作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層 30和電子渡越層6之間設(shè)置具有高于導(dǎo)電半導(dǎo)體層30的電阻的高電阻層31。這里，高電阻層31為i-AIN層。這樣可以防止漏電流至作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層30。在這種情況下，半導(dǎo)體層疊結(jié)構(gòu)2具有其中層疊有n-GaN層(導(dǎo)電半導(dǎo)體層)30、 i-AIN層(高電阻層、絕緣層)31、i-GaN電子渡越層6、包含i_AWaN間隔層的n-AWaN電子供應(yīng)層7、以及n-GaN覆蓋層8的結(jié)構(gòu)。在該實(shí)施例中，i-AIN層31具有大約IOOnm的厚度。值得注意的是，其它構(gòu)造與上述實(shí)施例中相類似。形成在襯底1和電子渡越層6之間的導(dǎo)電半導(dǎo)體層30和高電阻層31也被稱作緩沖層。下文將對(duì)根據(jù)上述步驟制造GaN-HEMT并將其安裝在第五實(shí)施例的PFC電路上進(jìn)行描述。對(duì)GaN-HEMT進(jìn)行10分鐘的實(shí)際操作并使用示波器來(lái)確定它的操作波形，并未觀察到自導(dǎo)通。值得注意的是，高電阻層31并不限于如上所述的情況，而是可以為包括至少一種選自由 i-AIN、ρ-型 Α1Ν、i-AlGaN、ρ-型 AlGaN、ρ-型 GaN、Fe-摻雜 GaN、Si 氧化物、Al 氧化物、Si氮化物和C(例如，鉆石)所組成的組的材料的任何層。應(yīng)當(dāng)注意的是，當(dāng)高電阻層31為ρ-型GaN層時(shí)，作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層30可以是除ρ-型GaN層之外的任何層。如果沒(méi)有設(shè)置高電阻層31，可以形成更厚的i-GaN電子渡越層6。可以設(shè)置單個(gè)高電阻層或者多個(gè)高電阻層作為高電阻層31。例如，如果使用Si襯底，可以通過(guò)在Si襯底上方按照高電阻層、導(dǎo)電層和高電阻層的順序進(jìn)行層疊來(lái)改善耐電壓。此外，雖然上述實(shí)施例中作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層30是設(shè)置在襯底1整個(gè)表面上方的柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12下方，但是并不限于此。例如，導(dǎo)電半導(dǎo)體層30可以僅設(shè)置在焊盤(pán)10-12下方對(duì)應(yīng)于焊盤(pán)10-12的各個(gè)區(qū)域中，且不同的半導(dǎo)體層可以設(shè)置在其它區(qū)域中，使得設(shè)置在對(duì)應(yīng)于焊盤(pán)10-12的各個(gè)區(qū)域中的導(dǎo)電半導(dǎo)體層通過(guò)不同的半導(dǎo)體層彼此連接。在這種情況下，通過(guò)調(diào)整設(shè)置在對(duì)應(yīng)于柵極焊盤(pán)10和源極焊盤(pán)11 的區(qū)域中的導(dǎo)電半導(dǎo)體層的面積，可以調(diào)整導(dǎo)電半導(dǎo)體層和柵極焊盤(pán)之間以及導(dǎo)電半導(dǎo)體層和源極焊盤(pán)11之間產(chǎn)生的電容。因此，可以調(diào)整柵極-源極電容Cgs，使得能夠?qū)崿F(xiàn)對(duì)上述公式(1)中Cgs/Cgd的值的調(diào)整。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1) 中Cgs/Cgd的值的靈活性。此外，如上述第一實(shí)施例的變型例所述，可以采用焊盤(pán)布局和互連布局的結(jié)合，通過(guò)增大上述公式(1)中Cgs/Cgd的值來(lái)抑制自導(dǎo)通。此外，如上述第一實(shí)施例所述，雖然上述實(shí)施例中柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方，但是并不限于此。例如，如下文中將要描述的第三實(shí)施例所述，在上述實(shí)施例的構(gòu)造中，漏極焊盤(pán)12可以設(shè)置在元件隔離區(qū)18上方，而柵極焊盤(pán)10和源極焊盤(pán)11可以設(shè)置在非元件隔離區(qū)19上方。這樣使得n-GaN覆蓋層8和二維電子氣層20起到導(dǎo)電層的作用，該導(dǎo)電層通過(guò)各個(gè)焊盤(pán)10和11來(lái)產(chǎn)生電容。這種GaN-HEMT 從焊盤(pán)10-12到襯底的背面可包括導(dǎo)電層30、8和20。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。
[第三實(shí)施例]接著，將參照?qǐng)D11對(duì)根據(jù)第三實(shí)施例的半導(dǎo)體器件及其制造方法進(jìn)行描述。如圖11所示，根據(jù)本實(shí)施例的半導(dǎo)體器件與上述第一實(shí)施例不同之處在于，其柵極焊盤(pán)10和源極焊盤(pán)11設(shè)置在非元件隔離區(qū)19上方，且使用了不同的導(dǎo)電層。更具體地說(shuō)，該GaN-HEMT包括元件隔離區(qū)18和除所述元件隔離區(qū)之外的非元件隔離區(qū)19。這里，元件隔離區(qū)18為通過(guò)元件隔離被賦以高電阻的區(qū)域，而非元件隔離區(qū)19 為未通過(guò)元件隔離被賦以高電阻的區(qū)域。漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方，而柵極焊盤(pán)10和源極焊盤(pán)11設(shè)置在非元件隔離區(qū)19上方。在該實(shí)施例中，整個(gè)柵極焊盤(pán)10、部分源極焊盤(pán)11以及柵極焊盤(pán)10和源極焊盤(pán)11之間的區(qū)域(間隔)設(shè)置在非元件隔離區(qū) 19上方。在圖11中，沒(méi)有用虛線包圍的區(qū)域?yàn)樵綦x區(qū)18。在這種情況下，與此相應(yīng)地，位于柵極焊盤(pán)10和源極焊盤(pán)11下方，即，位于整個(gè)柵極焊盤(pán)10、部分源極焊盤(pán)11、以及柵極焊盤(pán)10和源極焊盤(pán)11之間的區(qū)域下方的n-GaN覆蓋層8和二維電子氣層20沒(méi)有被隔離，而未被賦以高電阻。因此，包括在半導(dǎo)體層疊結(jié)構(gòu) 2中的n-GaN覆蓋層8和二維電子氣層20起到導(dǎo)電層的作用，所述導(dǎo)電層用于在柵極焊盤(pán) 10和源極焊盤(pán)11之間產(chǎn)生電容。值得注意的是，n-GaN覆蓋層8也被稱作導(dǎo)電覆蓋層或?qū)щ姲雽?dǎo)體層。此外，二維電子氣層20也被稱作導(dǎo)電半導(dǎo)體層。如上述第一實(shí)施例所述，柵極焊盤(pán)10和源極焊盤(pán)11經(jīng)由柵極互連14和源極互連 15連接至柵電極3和源電極4。在柵極焊盤(pán)10和源極焊盤(pán)11之間形成絕緣膜17。此外， 非元件隔離區(qū)19也位于柵極焊盤(pán)10和源極焊盤(pán)11之間的區(qū)域下方，且設(shè)置在柵極焊盤(pán)10 下方的非元件隔離區(qū)19和設(shè)置在源極焊盤(pán)11下方的非元件隔離區(qū)19彼此連接。因此，焊盤(pán)10和11與導(dǎo)電層8和20之間的各電容經(jīng)由導(dǎo)電層8和20以及絕緣膜17彼此連接。此夕卜，設(shè)定柵極焊盤(pán)10和源極焊盤(pán)11之間的距離，使得柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp被附加至柵極-源極電容Cgs中。如上所述，在本實(shí)施例中，通過(guò)將非元件隔離區(qū)19界定于柵極焊盤(pán)10和源極焊盤(pán) 11下方，作為導(dǎo)電層的n-GaN覆蓋層8和二維電子氣層20被設(shè)置在柵極焊盤(pán)10和源極焊盤(pán)11下方。因此，在導(dǎo)電層8和20與柵極焊盤(pán)10之間、以及導(dǎo)電層8和20與源極焊盤(pán)11 之間分別產(chǎn)生了電容。通過(guò)使用上述焊盤(pán)布局來(lái)增大柵極-源極電容Cgs，從而抑制了自導(dǎo)通且能夠?qū)崿F(xiàn)穩(wěn)定的操作。此外，在本實(shí)施例中，在漏極焊盤(pán)12下方形成元件隔離區(qū)18，且n-GaN覆蓋層8和二維電子氣層20因此被隔離，從而被賦以高電阻。因此，n-GaN覆蓋層8和二維電子氣層 20不承擔(dān)通過(guò)漏極焊盤(pán)12來(lái)產(chǎn)生電容的導(dǎo)電層的作用。換言之，防止n-GaN覆蓋層8和二維電子氣層20與漏極焊盤(pán)12之間的電容產(chǎn)生。這樣防止了柵極-漏極電容Cgd的增大。換言之，不像上述第一實(shí)施例，在本實(shí)施例中，通過(guò)將導(dǎo)電層8和20設(shè)置于柵極焊盤(pán)10和源極焊盤(pán)11下方來(lái)產(chǎn)生電容，同時(shí)通過(guò)省去導(dǎo)電層來(lái)防止在漏極焊盤(pán)12下方產(chǎn)生電容。如上所述，采用如上述第一實(shí)施例所述的柵極焊盤(pán)10和源極焊盤(pán)11以及非元件隔離區(qū)19的布局，可增大柵極-源極電容Cgs而不會(huì)導(dǎo)致柵極-漏極電容Cgd的增大，從而增大了上述公式(1)中Cgs/Cgd的值。這樣抑制了自導(dǎo)通，從而實(shí)現(xiàn)穩(wěn)定的操作。此外，在本實(shí)施例中，通過(guò)調(diào)整位于柵極焊盤(pán)10和源極焊盤(pán)11下方的非元件隔離區(qū)19的大小(即，導(dǎo)電層8和20的面積)，能夠調(diào)整導(dǎo)電層8和導(dǎo)電層20與柵極焊盤(pán)10 之間，以及導(dǎo)電層8和導(dǎo)電層20與源極焊盤(pán)11之間產(chǎn)生的電容。因此，可以調(diào)整柵極-源極電容Cgs，使得能夠?qū)崿F(xiàn)對(duì)上述公式(1)中Cgs/Cgd的值的調(diào)整。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。此外，在本實(shí)施例中，與上述第一實(shí)施例中一樣，導(dǎo)電襯底可以不設(shè)置在柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)下方。因此，在本實(shí)施例中，絕緣襯底或半絕緣襯底也可以被用作襯底。SiC襯底、Si襯底、GaN襯底、藍(lán)寶石襯底等也可以被用作襯底。在本實(shí)施例中，如上述第一實(shí)施例所述，布置焊盤(pán)10-12使得柵極焊盤(pán)10和源極焊盤(pán)U之間的距離小于柵極焊盤(pán)10和漏極焊盤(pán)12之間的距離。換言之，設(shè)計(jì)焊盤(pán)布局使得源極焊盤(pán)11布置在靠近柵極焊盤(pán)10的位置，而漏極焊盤(pán)12布置在遠(yuǎn)離柵極焊盤(pán)10的位置。然而，這種焊盤(pán)布局并不限于此，而是可以使用任何布局，只要柵極焊盤(pán)10和源極焊盤(pán)11設(shè)置在非元件隔離區(qū)19上方，漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方，且源極焊盤(pán)11 位于靠近柵極焊盤(pán)10的位置。接著，將對(duì)根據(jù)本實(shí)施例的半導(dǎo)體器件(GaN-HEMT)制造方法進(jìn)行描述。首先，如上述第一實(shí)施例所述，例如(參見(jiàn)圖6A)，通過(guò)MOVPE技術(shù)，在襯底1(在該實(shí)施例中，例如，絕緣SiC襯底)上方形成i-GaN電子渡越層6、包含i-AWaN間隔層的 n-AlGaN電子供應(yīng)層7、以及n-GaN覆蓋層8。在這個(gè)過(guò)程中，在襯底1上方形成了包括電子渡越層6和電子供應(yīng)層7的半導(dǎo)體層疊結(jié)構(gòu)2。接著，例如，通過(guò)光刻，在n-GaN覆蓋層8上方形成具有開(kāi)口的抗蝕劑膜，所述開(kāi)口位于將要形成元件隔離區(qū)的區(qū)域中。接著，例如(參見(jiàn)圖6B)，通過(guò)進(jìn)行使用氯基氣體的干蝕刻或進(jìn)行離子注入來(lái)形成元件隔離區(qū)18，以提供元件隔離。在該實(shí)施例中，從半導(dǎo)體層疊結(jié)構(gòu)2的正面?zhèn)鹊絠-GaN電子渡越層6的某個(gè)中間深度進(jìn)行離子注入以形成元件隔離區(qū) 18。在該步驟中，在將要形成整個(gè)柵極焊盤(pán)10、部分源極焊盤(pán)11以及柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔上方的區(qū)域沒(méi)有被隔離，從而界定了非元件隔離區(qū)。接著，移除抗蝕劑膜。接著，如上述第一實(shí)施例所述，在半導(dǎo)體層疊結(jié)構(gòu)2上方形成柵電極3、源電極4和漏電極5 (參見(jiàn)圖6C、圖6D和圖7A)。接著，如上述第一實(shí)施例所述，形成絕緣膜25、包括金屬互連14-16的互連層13、 以及接合焊盤(pán)10-12 (參見(jiàn)圖7B)。應(yīng)當(dāng)注意的是，在本實(shí)施例中，在元件隔離區(qū)18上方形成漏極焊盤(pán)12，而在除元件隔離區(qū)18之外的非元件隔離區(qū)19上方形成柵極焊盤(pán)10和源極焊盤(pán)11。在該實(shí)施例中， 形成柵極焊盤(pán)10和源極焊盤(pán)11使得整個(gè)柵極焊盤(pán)10、部分源極焊盤(pán)11以及柵極焊盤(pán)10 和源極焊盤(pán)11之間的區(qū)域位于非元件隔離區(qū)19上方。此外，如上述第一實(shí)施例所述，形成柵極焊盤(pán)10和源極焊盤(pán)11，使得柵極焊盤(pán)10 和源極焊盤(pán)11之間的距離變?yōu)槟軌驅(qū)艠O焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp附加至柵極-源極電容Cgs的距離?？梢栽谌缟纤龅牟襟E中制造根據(jù)本實(shí)施例的半導(dǎo)體器件(GaN-HEMT)。其他結(jié)構(gòu)和制造方法的其他步驟的細(xì)節(jié)與上述第一實(shí)施例中的類似，并且將省略其說(shuō)明。因此，如上述第一實(shí)施例所述，根據(jù)本實(shí)施例的半導(dǎo)體器件及其制造方法在抑制自導(dǎo)通方面有優(yōu)勢(shì)，從而實(shí)現(xiàn)了穩(wěn)定的操作。雖然上述實(shí)施例中半導(dǎo)體層疊結(jié)構(gòu)2包括位于電子供應(yīng)層7上方的n-GaN覆蓋層 8，但是并不限于此，且n-GaN覆蓋層8可以被省去。在這種情況下，包括在半導(dǎo)體層疊結(jié)構(gòu) 2中的二維電子氣層20將起到導(dǎo)電層的作用，所述導(dǎo)電層與柵極焊盤(pán)10以及與源極焊盤(pán) 11分別產(chǎn)生電容。此外，雖然上述實(shí)施例已經(jīng)描述了包括在半導(dǎo)體層疊結(jié)構(gòu)2中的n-GaN覆蓋層8 和二維電子氣層20起到與柵極焊盤(pán)10以及與源極焊盤(pán)11分別產(chǎn)生電容的導(dǎo)電層的作用， 但是并不限于此。例如，如果使用不同類型的半導(dǎo)體層疊結(jié)構(gòu)，不同的半導(dǎo)體層可以起到與柵極焊盤(pán)10以及與源極焊盤(pán)11分別產(chǎn)生電容的導(dǎo)電層的作用。此外，雖然對(duì)應(yīng)于柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔的區(qū)域也界定了非元件隔離區(qū)19，使得對(duì)應(yīng)于柵極焊盤(pán)10的非元件隔離區(qū)19和對(duì)應(yīng)于源極焊盤(pán)11的非元件隔離區(qū)19通過(guò)上述實(shí)施例中的導(dǎo)電層來(lái)連接，但是并不限于此。例如，對(duì)應(yīng)于柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔的區(qū)域可以界定元件隔離區(qū)18，使得對(duì)應(yīng)于柵極焊盤(pán)10的非元件隔離區(qū)19和對(duì)應(yīng)于源極焊盤(pán)11的非元件隔離區(qū)19通過(guò)元件隔離區(qū)18來(lái)連接。此外，如上述第一實(shí)施例的變型例所述，可以采用焊盤(pán)布局和互連布局的結(jié)合，通過(guò)增大上述公式(1)中Cgs/Cgd的值來(lái)抑制自導(dǎo)通。[第四實(shí)施例]接著，將參照?qǐng)D12對(duì)根據(jù)第四實(shí)施例的半導(dǎo)體器件及其制造方法進(jìn)行描述。如圖12所示，根據(jù)本實(shí)施例的半導(dǎo)體器件與上述第一實(shí)施例的不同之處在于，其中金屬層40被設(shè)置為導(dǎo)電層。換言之，該半導(dǎo)體器件包括焊盤(pán)10-12，位于上述第一實(shí)施例發(fā)包括襯底1、半導(dǎo)體層疊結(jié)構(gòu)2、絕緣膜9、電極3-5以及互連層13的結(jié)構(gòu)41 (參見(jiàn)圖1)上方；并且還包括作為導(dǎo)電層的金屬層40，位于襯底1的背面上方。在該實(shí)施例中，金屬層40設(shè)置在襯底1的背面上方，僅位于柵極焊盤(pán)10和源極焊盤(pán)11下方。更具體地說(shuō)，金屬層40設(shè)置在柵極焊盤(pán)10和源極焊盤(pán)11下方對(duì)應(yīng)于柵極焊盤(pán)10、源極焊盤(pán)11以及柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔的區(qū)域中。與此相反，沒(méi)有金屬層40設(shè)置在漏極焊盤(pán)12下方對(duì)應(yīng)于漏極焊盤(pán)12的區(qū)域中。因此，金屬層40為導(dǎo)電層，所述導(dǎo)電層與柵極焊盤(pán)10以及與源極焊盤(pán)11分別產(chǎn)生電容。如上述第一實(shí)施例所述，柵極焊盤(pán)10和源極焊盤(pán)11分別經(jīng)由柵極互連14和源極互連15連接至柵電極3和源電極4。在柵極焊盤(pán)10和源極焊盤(pán)11之間形成絕緣膜17。金屬層40也設(shè)置在柵極焊盤(pán)10和源極焊盤(pán)11之間的區(qū)域下方，且設(shè)置在柵極焊盤(pán)10下方的金屬層和設(shè)置在源極焊盤(pán)11下方的金屬層相連接。因此，焊盤(pán)10和11與作為導(dǎo)電層的金屬層40之間的各電容經(jīng)由導(dǎo)電層40和絕緣膜17而彼此連接。此外，設(shè)定柵極焊盤(pán)10 和源極焊盤(pán)11之間的距離，使得柵極焊盤(pán)-導(dǎo)電層電容Cgp和源極焊盤(pán)-導(dǎo)電層電容Csp 被附加至柵極-源極電容Cgs中。如上所述，在本實(shí)施例中，通過(guò)在柵極焊盤(pán)10和源極焊盤(pán)11下方設(shè)置作為導(dǎo)電層的金屬層40來(lái)產(chǎn)生導(dǎo)電層40和柵極焊盤(pán)10之間、以及導(dǎo)電層40和源極焊盤(pán)11之間的電容。通過(guò)使用上述焊盤(pán)布局增大了柵極-源極電容Cgs，從而抑制了自導(dǎo)通且能夠?qū)崿F(xiàn)穩(wěn)定的操作。
此外，在本實(shí)施例中，作為導(dǎo)電層的金屬層40沒(méi)有設(shè)置在漏極焊盤(pán)12下方，防止與漏極焊盤(pán)12產(chǎn)生電容。這樣防止了柵極-漏極電容Cgd的增大。換言之，不像上述第一實(shí)施例，在本實(shí)施例中，通過(guò)在柵極焊盤(pán)10和源極焊盤(pán)11 下方設(shè)置導(dǎo)電層40來(lái)產(chǎn)生電容，同時(shí)為了防止電容產(chǎn)生而沒(méi)有在漏極焊盤(pán)12下方設(shè)置導(dǎo)電層40。如上所述，采用柵極焊盤(pán)10和源極焊盤(pán)11以及金屬層40的布局，如上述第一實(shí)施例所述，增大了柵極-源極電容Cgs而不會(huì)導(dǎo)致柵極-漏極電容Cgd的增大，從而增大了上述公式(1)中Cgs/Cgd的值。這樣抑制了自導(dǎo)通，從而實(shí)現(xiàn)了穩(wěn)定的操作。此外，在本實(shí)施例中，可以通過(guò)調(diào)整位于柵極焊盤(pán)10和源極焊盤(pán)11下方的導(dǎo)電層 40的面積，來(lái)調(diào)整導(dǎo)電層40和柵極焊盤(pán)10之間以及導(dǎo)電層40和源極焊盤(pán)11之間產(chǎn)生的電容。因此，可以調(diào)整柵極-源極電容Cgs，使得能夠?qū)崿F(xiàn)對(duì)上述公式(1)中Cgs/Cgd的值的調(diào)整。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。此外，由于本實(shí)施例包括作為導(dǎo)電層的金屬層40，因此在焊盤(pán)10-12下方不需要作為導(dǎo)電層的導(dǎo)電襯底，如上述第一實(shí)施例中那樣。因此，在該實(shí)施例中，絕緣襯底或半絕緣襯底可以被用作襯底1。SiC襯底、Si襯底、GaN襯底、藍(lán)寶石襯底等可以被用作襯底1。 應(yīng)當(dāng)注意的是，如上述第二實(shí)施例的變型例(具有高電阻層的實(shí)施例)所述，通過(guò)使用絕緣襯底或半絕緣襯底用作襯底1，可以防止漏電流至作為導(dǎo)電層的金屬層40。值得注意的是，在本實(shí)施例中，只要金屬層40設(shè)置在柵極焊盤(pán)10和源極焊盤(pán)11 下方，金屬層40沒(méi)有設(shè)置在漏極焊盤(pán)12下方，且源極焊盤(pán)11位于靠近柵極焊盤(pán)10的位置， 那么漏極焊盤(pán)12可以布置為遠(yuǎn)離柵極焊盤(pán)10或者漏極焊盤(pán)12可以靠近柵極焊盤(pán)10。其他結(jié)構(gòu)和制造方法的其他步驟的細(xì)節(jié)與上述第一實(shí)施例中的類似，并且將省略其說(shuō)明。因此，如上述第一實(shí)施例所述，根據(jù)本實(shí)施例的半導(dǎo)體器件及其制造方法在抑制自導(dǎo)通方面有優(yōu)勢(shì)，從而實(shí)現(xiàn)了穩(wěn)定的操作。雖然上述實(shí)施例中作為導(dǎo)電層的金屬層40設(shè)置在襯底1的背面上方，但是并不限于此，還可以在襯底1的背面上方設(shè)置作為導(dǎo)電層的導(dǎo)電半導(dǎo)體層。此外，雖然上述實(shí)施例中金屬層40設(shè)置在對(duì)應(yīng)于柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔的區(qū)域中，使得設(shè)置在對(duì)應(yīng)于柵極焊盤(pán)10的區(qū)域中的金屬層和設(shè)置在對(duì)應(yīng)于源極焊盤(pán)11的區(qū)域中的金屬層通過(guò)金屬層相連接，但是并不限于此。例如，可以在對(duì)應(yīng)于柵極焊盤(pán)10和源極焊盤(pán)11之間的間隔的區(qū)域中設(shè)置絕緣膜，使得設(shè)置在對(duì)應(yīng)于柵極焊盤(pán)10 的區(qū)域中的金屬層以及設(shè)置在對(duì)應(yīng)于漏極焊盤(pán)11的區(qū)域中的金屬層通過(guò)所述絕緣膜相連接。此外，如上述第一實(shí)施例的變型例所述，可以采用焊盤(pán)布局和互連布局的結(jié)合，通過(guò)增大上述公式(1)中的Cgs/Cgd的值來(lái)抑制自導(dǎo)通。此外，如上述第一實(shí)施例所述，雖然上述實(shí)施例中柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12設(shè)置在元件隔離區(qū)18上方，但是并不限于此。例如，在上述實(shí)施例的構(gòu)造中，如上述第三實(shí)施例所述，漏極焊盤(pán)12可以設(shè)置在元件隔離區(qū)18上方，而柵極焊盤(pán)10和源極焊盤(pán)11可以設(shè)置在非元件隔離區(qū)19上方。這樣使得n-GaN覆蓋層8和二維電子氣層20 起到導(dǎo)電層的作用，所述導(dǎo)電層與各個(gè)焊盤(pán)10和11產(chǎn)生電容。這種GaN-HEMT可包括導(dǎo)電層40，位于襯底的背面上方；并且還包括導(dǎo)電層8和20，位于從焊盤(pán)10和11到襯底背面之間的某個(gè)位置。這樣改善了設(shè)計(jì)的靈活性并提供了調(diào)整上述公式(1)中Cgs/Cgd的值的靈活性。[第五實(shí)施例]接著，將參照?qǐng)D13和圖14對(duì)根據(jù)第五實(shí)施例的半導(dǎo)體器件及其制造方法和電源設(shè)備進(jìn)行描述。根據(jù)本實(shí)施例的半導(dǎo)體器件為半導(dǎo)體封裝，該半導(dǎo)體封裝作為一種半導(dǎo)體芯片包括根據(jù)上述第一實(shí)施例至第四實(shí)施例以及這些實(shí)施例的變型例中的任何一個(gè)的半導(dǎo)體器件(GaN-HEMT)。值得注意的是，該半導(dǎo)體芯片也被稱作HEMT芯片。以下，作為一個(gè)示例，將參照離散封裝對(duì)該實(shí)施例進(jìn)行描述。如圖13所示，該半導(dǎo)體器件包括基臺(tái)50，安裝有根據(jù)上述第一實(shí)施例至第四實(shí)施例以及這些實(shí)施例的變型例中的任何一個(gè)的半導(dǎo)體芯片；以及柵極引線51、源極引線 52、漏極引線53、接合線54A-54C(在該實(shí)施例中為Al接線)和封裝樹(shù)脂55。值得注意的是封裝樹(shù)脂也被稱作成型樹(shù)脂。安裝在基臺(tái)50上的半導(dǎo)體芯片56中的柵極焊盤(pán)10、源極焊盤(pán)11和漏極焊盤(pán)12 分別通過(guò)Al接線54A-54C連接至柵極引線51、源極引線52和漏極引線53，然后接受樹(shù)脂封裝。在該實(shí)施例中，用貼片材料(die attach material) 57 (在該實(shí)施例中為焊料)將半導(dǎo)體芯片56中襯底的背面固定至基臺(tái)50，所述基臺(tái)50電性連接至漏極引線53。值得注意的是，該構(gòu)造不限于如上所述的情況，且基臺(tái)50可以電性連接至源極引線52。接著，將對(duì)根據(jù)本實(shí)施例的半導(dǎo)體器件(離散封裝)制造方法進(jìn)行描述。首先，例如，用貼片材料57 (在該實(shí)施例中為焊料)將根據(jù)上述第一實(shí)施例至第四實(shí)施例以及這些實(shí)施例的變型例中的任何一個(gè)的半導(dǎo)體芯片56(GaN-HEMT)固定在引線框的基臺(tái)50上。接著，例如，半導(dǎo)體芯片56中的柵極焊盤(pán)10、漏極焊盤(pán)12和源極焊盤(pán)11分別通過(guò)用Al接線54A-54C的接合連接至柵極引線51、漏極引線53和源極引線52。使用例如傳遞模塑(transfer mold)技術(shù)進(jìn)行樹(shù)脂封裝后分離引線框?？梢栽谌缟纤龅牟襟E中制造根據(jù)本實(shí)施例的半導(dǎo)體器件(離散封裝)。雖然已經(jīng)參照離散封裝對(duì)該實(shí)施例進(jìn)行描述，其中，半導(dǎo)體芯片56中的焊盤(pán) 10-12在該實(shí)施例中被用作用于引線接合的接合焊盤(pán)，但是并不限于此，且也可以使用其它半導(dǎo)體封裝。例如，可以使用這種半導(dǎo)體封裝，其中，半導(dǎo)體芯片中的焊盤(pán)被用作用于無(wú)線接合(諸如倒裝芯片接合)的接合焊盤(pán)。也可以使用晶片級(jí)封裝。可替代地，也可以使用除離散封裝之外的半導(dǎo)體封裝。接著，將參照?qǐng)D14對(duì)包括含有上述GaN-HEMT的半導(dǎo)體封裝的電源設(shè)備進(jìn)行描述。以下，將參照一個(gè)示例對(duì)實(shí)施例進(jìn)行描述，在該示例中，包括在上述半導(dǎo)體封裝中的GaN-HEMT(參見(jiàn)圖13和圖1)被用在功率因數(shù)校正(PFC)電路中，該功率因數(shù)校正電路設(shè)置在用于服務(wù)器的電源設(shè)備中。如圖14所示，該P(yáng)FC電路包括二極管橋60、抗流線圈61、第一電容器62、包括在上述半導(dǎo)體封裝中的GaN-HEMT 63、二極管64以及第二電容器65。在該實(shí)施例中，該P(yáng)FC電路被配置為包括安裝在電路襯底之上的二極管橋60、抗流線圈61、第一電容器62、包括在上述半導(dǎo)體封裝中的GaN-HEMT63、二極管64以及第二電容器65。在本實(shí)施例中，例如，上述半導(dǎo)體封裝中的漏極引線53、源極引線52和柵極引線 51分別插入到電路襯底中的漏極引線槽、源極引線槽和柵極引線槽中，并且接著用焊料固定。按照這種方式，包括在上述半導(dǎo)體封裝中的GaN-HEMT 63連接至形成在電路襯底上的 PFC電路。在該P(yáng)FC電路中，抗流線圈61的一個(gè)端子和二極管64的陽(yáng)極端子連接至 GaN-HEMT 63中的漏電極5。第一電容器62的一個(gè)端子連接至抗流線圈61的另一個(gè)端子， 并且第二電容器65的一個(gè)端子連接至二極管64的陰極端子。第一電容器62的另一個(gè)端子、GaN-HEMT 63中的源電極4和第二電容器65的另一個(gè)端子接地。二極管橋60的一對(duì)端子連接至第一電容器62的兩個(gè)端子，并且二極管橋60的另一對(duì)端子連接至用于接收交流(AC)電壓的輸入端子。第二電容器65的兩個(gè)端子連接至用于輸出直流(DC)電壓的輸出端子。柵極驅(qū)動(dòng)器(未示出)連接至GaN-HEMT 63中的柵電極3。在該P(yáng)FC電路中，通過(guò)由柵極驅(qū)動(dòng)器激活GaN-HEMT 63，將通過(guò)輸入端子接收到的AC電壓轉(zhuǎn)換成DC電壓，該DC 電壓從輸出端子輸出。因此，根據(jù)本實(shí)施例的電源設(shè)備具有改善可靠性的優(yōu)點(diǎn)。更具體地說(shuō)，由于該電源設(shè)備具有根據(jù)上述第一實(shí)施例至第四實(shí)施例及這些實(shí)施例的變型例中的任何一個(gè)的半導(dǎo)體芯片56，因此抑制了自導(dǎo)通，從而實(shí)現(xiàn)了穩(wěn)定的操作。因此，可以構(gòu)造可靠的電源設(shè)備。雖然上述實(shí)施例已經(jīng)描述了上述半導(dǎo)體器件(GaN-HEMT或者包括GaN-HEMT的半導(dǎo)體封裝)用在PFC電路中，其中，該P(yáng)FC電路設(shè)置在用于服務(wù)器的電源設(shè)備中，但是并不限于此。例如，上述半導(dǎo)體器件(GaN-HEMT或者包括GaN-HEMT的半導(dǎo)體封裝)也可以用在諸如非服務(wù)器計(jì)算機(jī)的電子設(shè)備(電子裝置)中。可替代地，上述半導(dǎo)體器件(半導(dǎo)體封裝)也可以用于設(shè)置在電源設(shè)備(例如DC-DC轉(zhuǎn)換器)中的其它電路。[其它]值得注意的是，本申請(qǐng)不限于上述提及的實(shí)施例以及這些實(shí)施例的變型例的配置，并且在不脫離本申請(qǐng)的精神的情況下可以以各種方式進(jìn)行修改。例如，在上述實(shí)施例以及這些實(shí)施例的變型例中描述的元件的組合僅僅是示例性的，并且實(shí)施例以及這些實(shí)施例的變型例的任意組合都是可以的。此外，雖然已經(jīng)參照包括柵極絕緣膜的MIS晶體管對(duì)上述實(shí)施例以及這些實(shí)施例的變型例進(jìn)行描述，但是并不限于此，且也可以使用肖特基晶體管?？商娲?，也可以使用在柵電極下方具有柵極凹槽的結(jié)構(gòu)。柵電極、源電極和漏電極的結(jié)構(gòu)不限于上述實(shí)施例以及這些實(shí)施例的變型例中的結(jié)構(gòu)，并且可以使用單層結(jié)構(gòu)或者可以使用其它材料。這里所述的全部示例和條件性語(yǔ)言均是為了教示性的目的，試圖幫助讀者理解本發(fā)明以及發(fā)明人為了促進(jìn)技術(shù)而貢獻(xiàn)的概念，并應(yīng)解釋為不限制于這些具體描述的示例和條件，說(shuō)明書(shū)中這些示例的組織也不是為了顯示本發(fā)明的優(yōu)劣。盡管已詳細(xì)描述了本發(fā)明的各實(shí)施例，然而應(yīng)當(dāng)可以理解，在不脫離本發(fā)明的精神和范圍的前提下可以進(jìn)行各種變化、替換和更動(dòng)。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方，包括電子渡越層和電子供應(yīng)層； 柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方， 且分別連接至所述柵電極、所述源電極和所述漏電極；以及導(dǎo)電層，設(shè)置在所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)下方， 其中，所述柵極焊盤(pán)和所述源極焊盤(pán)之間的距離小于所述柵極焊盤(pán)和所述漏極焊盤(pán)之間的距離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述襯底為導(dǎo)電襯底或包括導(dǎo)電層的襯底，且所述導(dǎo)電層為所述導(dǎo)電襯底或包括在所述襯底中的所述導(dǎo)電層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層疊結(jié)構(gòu)包括導(dǎo)電半導(dǎo)體層， 且所述導(dǎo)電層為所述導(dǎo)電半導(dǎo)體層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述導(dǎo)電半導(dǎo)體層設(shè)置在所述襯底和所述電子渡越層之間。
5.根據(jù)權(quán)利要求3或4所述的半導(dǎo)體器件，其中，所述襯底為半絕緣襯底或絕緣襯底。
6.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件，還包括高電阻層，具有高于所述導(dǎo)電層的電阻，位于所述導(dǎo)電層和所述電子渡越層之間。
7.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件，還包括 元件隔離區(qū)；以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方。
8.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的半導(dǎo)體器件，還包括 元件隔離區(qū)；以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，其中，所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方，且所述柵極焊盤(pán)和所述源極焊盤(pán)設(shè)置在所述非元件隔離區(qū)上方。
9.一種半導(dǎo)體器件，包括 襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方，包括電子渡越層和電子供應(yīng)層； 柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方， 且分別連接至所述柵電極、所述源電極和所述漏電極；以及導(dǎo)電層，設(shè)置在所述襯底的背面上方，且位于所述柵極焊盤(pán)和所述源極焊盤(pán)下方。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其中，所述襯底為半絕緣襯底或絕緣襯底。
11.根據(jù)權(quán)利要求9或10所述的半導(dǎo)體器件，還包括元件隔離區(qū)，以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，其中，所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方。
12.根據(jù)權(quán)利要求9或10所述的半導(dǎo)體器件，其中，元件隔離區(qū)，以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方，且所述柵極焊盤(pán)和所述源極焊盤(pán)設(shè)置在所述非元件隔離區(qū)上方。
13.一種半導(dǎo)體器件，包括 襯底；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方，包括電子渡越層和電子供應(yīng)層； 柵電極、源電極和漏電極，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方， 且分別連接至所述柵電極、所述源電極和所述漏電極； 元件隔離區(qū)；以及除所述元件隔離區(qū)之外的非元件隔離區(qū)，其中，所述漏極焊盤(pán)設(shè)置在所述元件隔離區(qū)上方，且所述柵極焊盤(pán)和所述源極焊盤(pán)設(shè)置在所述非元件隔離區(qū)上方。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件，其中，所述半導(dǎo)體層疊結(jié)構(gòu)包括導(dǎo)電覆蓋層， 位于所述電子供應(yīng)層上方。
15.根據(jù)權(quán)利要求1、2、3、4、9、10、13、14中任一項(xiàng)所述的半導(dǎo)體器件，還包括 柵極互連，連接所述柵電極和所述柵極焊盤(pán)；源極互連，連接所述源電極和所述源極焊盤(pán)； 漏極互連，連接所述漏電極和所述漏極焊盤(pán)；以及絕緣膜，設(shè)置在所述柵極互連、所述源極互連和所述漏極互連之間， 所述柵極互連、所述源極互連和所述漏極互連被設(shè)置為使得在所述絕緣膜的相對(duì)側(cè)上布置將所述絕緣膜夾在中間的所述柵極互連和所述源極互連的位置點(diǎn)的數(shù)目大于在所述絕緣膜的相對(duì)側(cè)上布置將所述絕緣膜夾在中間的所述柵極互連和所述漏極互連的位置點(diǎn)的數(shù)目。
16.一種半導(dǎo)體器件，包括半導(dǎo)體芯片，具有根據(jù)權(quán)利要求1、2、3、4、9、10、13、14中任一項(xiàng)所述的結(jié)構(gòu)； 基臺(tái)，安裝所述半導(dǎo)體芯片；柵極引線，連接至所述半導(dǎo)體芯片中的所述柵極焊盤(pán)； 源極引線，連接至所述半導(dǎo)體芯片中的所述源極焊盤(pán)； 漏極引線，連接至所述半導(dǎo)體芯片中的所述漏極焊盤(pán)；以及封裝樹(shù)脂。
17.一種電源設(shè)備，包括根據(jù)權(quán)利要求1、2、3、4、9、10、13、14中任一項(xiàng)所述的半導(dǎo)體器件。
18.一種半導(dǎo)體器件制造方法，包括在導(dǎo)電襯底或包括導(dǎo)電層的襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)；在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述柵電極、所述源電極和所述漏電極上方形成柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，使得所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)分別連接至所述柵電極、所述源電極和所述漏電極，且使得所述柵極焊盤(pán)和所述源極焊盤(pán)之間的距離小于所述柵極焊盤(pán)和所述漏極焊盤(pán)之間的距離。
19.一種半導(dǎo)體器件制造方法，包括在襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)； 在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述柵電極、所述源電極和所述漏電極上方形成柵極焊盤(pán)、源極焊盤(pán)和漏極焊盤(pán)，使得所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)分別連接至所述柵電極、所述源電極和所述漏電極；以及形成位于所述襯底的背面上方，且位于所述柵極焊盤(pán)和所述源極焊盤(pán)下方的導(dǎo)電層。
20.一種半導(dǎo)體器件制造方法，包括在襯底上方形成包括電子渡越層和電子供應(yīng)層的半導(dǎo)體層疊結(jié)構(gòu)； 形成元件隔離區(qū)；在所述半導(dǎo)體層疊結(jié)構(gòu)上方形成柵電極、源電極和漏電極；在所述元件隔離區(qū)上方形成漏極焊盤(pán)，使得柵極焊盤(pán)、源極焊盤(pán)和所述漏極焊盤(pán)在所述柵電極、所述源電極和所述漏電極上方分別連接至所述柵電極、所述源電極和所述漏電極，以及在除所述元件隔離區(qū)之外的非元件隔離區(qū)上方形成所述柵極焊盤(pán)和所述源極焊 盤(pán)。
全文摘要
一種半導(dǎo)體器件，包括襯底(1)；半導(dǎo)體層疊結(jié)構(gòu)，設(shè)置在所述襯底上方，包括電子渡越層(6)和電子供應(yīng)層(7)；柵電極(3)、源電極(4)和漏電極(5)，設(shè)置在所述半導(dǎo)體層疊結(jié)構(gòu)上方；柵極焊盤(pán)(10)、源極焊盤(pán)(11)和漏極焊盤(pán)(12)，設(shè)置在所述柵電極、所述源電極和所述漏電極上方，且分別連接至所述柵電極、所述源電極和所述漏電極；以及導(dǎo)電層，設(shè)置在所述柵極焊盤(pán)、所述源極焊盤(pán)和所述漏極焊盤(pán)下方，其中，所述柵極焊盤(pán)和所述源極焊盤(pán)之間的距離小于所述柵極焊盤(pán)和所述漏極焊盤(pán)之間的距離。
文檔編號(hào)H01L29/778GK102487054SQ20111036482
公開(kāi)日2012年6月6日 申請(qǐng)日期2011年11月11日 優(yōu)先權(quán)日2010年12月3日
發(fā)明者今田忠纮, 常信和清 申請(qǐng)人:富士通株式會(huì)社