專利名稱：適用于fpga的柵氧擊穿反熔絲配置單元結構的制作方法
技術領域：
本發(fā)明涉及一種適用于FPGA的柵氧擊穿反熔絲配置單元結構，屬于CMOS集成電路設計技術領域。
背景技術：
柵氧擊穿方式反熔絲不同于傳統(tǒng)的反熔絲結構。傳統(tǒng)的反熔絲結構主要有MTM反熔絲(Metal to Metal)和ONO反熔絲(Oxide-Nitride-Oxide)兩種，這兩種反熔絲結構需要特殊工藝，無法采用現(xiàn)有的商用普通CMOS工藝實現(xiàn)。柵氧擊穿方式反熔絲的最大的優(yōu)點是利用普通CMOS工藝線就可實現(xiàn)，不需要特殊的工藝層次和步驟，其反熔絲電介質(zhì)就是柵氧隔離層。在一般情況下，柵氧隔離層可表現(xiàn)出ΤΩ級的阻抗，可有效地隔離柵和柵級以下有源區(qū)。當在柵和有源區(qū)兩端施加一個合適的編程電壓和電流后，電介質(zhì)會形成一個連接電極的傳導通道(< IkQ )，將兩電極導通，利用反熔絲的導通與否來實現(xiàn)信息存儲。柵氧擊穿方式反熔絲作為一種新型的存儲結構，與傳統(tǒng)CMOS結構存儲器相比，它可以提供一種高電路密度、低功耗，非易失性編程和高可靠性、高壽命的組合，因而廣泛用于可編程存儲器(PROM)中。柵氧擊穿方式反熔絲單元可靠性已在大規(guī)模可編程存儲器中得到驗證，但尚未應用于可編程邏輯陣列(如FPGA)中。由于柵氧擊穿方式反熔絲編程電壓等特性與傳統(tǒng)反熔絲有所區(qū)別，必須基于該反熔絲編程特性設置合適的編程結構以滿足應用需求。

發(fā)明內(nèi)容
本發(fā)明的目的是將柵氧擊穿反熔絲結構技術應用于可編程邏輯陣列中，提出了一種適用于FPGA電路的柵氧擊穿反熔絲配置單元結構。為實現(xiàn)上述目的，本發(fā)明所述的適用于FPGA的柵氧擊穿反熔絲配置單元結構，包括一個基于柵氧擊穿反熔絲存儲單元、一個編程選擇控制管、一個保護內(nèi)部邏輯與編程高壓隔離的編程隔離管，和一個控制FPGA布線通道的開關管；所述基于柵氧擊穿反熔絲存儲單元柵極連接編程選擇控制管漏極和編程隔離管源極，基于柵氧擊穿反熔絲存儲單元的有源區(qū)接地；編程選擇控制管柵極由外部配置信號控制，編程選擇控制管源極與襯底接電源電壓；編程隔離管柵極由外部控制信號控制開啟與否，編程隔離管襯底接電源，編程隔離管漏極連接控制FPGA布線通道的開關管柵極，控制FPGA布線通道的開關管源極與漏極連接在外部信號通道中，控制FPGA布線通道的開關管襯底接地。所述電源電壓分為配置單元正常工作電壓VDD和反熔絲存儲單元編程電壓VPP， 且 VPP>VDD。本發(fā)明由所述外部配置信號的配置碼點對單元進行配置，并輸出配置存儲信息。具體為，編程選擇控制管由FPGA配置軟件產(chǎn)生的碼流控制開啟與否，當配置碼點的數(shù)據(jù)為“1”時，編程選擇控制管關閉，基于柵氧擊穿反熔絲存儲單元未被編程；當配置碼點數(shù)據(jù)為“0”時，編程選擇控制管打開，此時基于柵氧擊穿反熔絲存儲單元一端為電壓VPP，另一端接地，當維持一段有效編程時間后，所述基于柵氧擊穿反熔絲存儲單元被編程， 實現(xiàn)低阻連接。在工作階段，已編程的基于柵氧擊穿反熔絲存儲單元通過低阻連接使所述控制 FPGA布線通道的開關管柵極連接至地，維持所述控制FPGA布線通道的開關管關閉；未編程的基于柵氧擊穿反熔絲存儲單元由于編程選擇控制管的亞閾值漏電特性，使基于柵氧擊穿反熔絲存儲單元柵端充電至電壓VDD，保持所述控制FPGA布線通道的開關管開啟。所述編程選擇控制管和編程隔離管均為高壓PMOS管，所述控制FPGA布線通道的開關管為NMOS管。本發(fā)明的優(yōu)點是采用四管柵氧擊穿反熔絲配置單元結構，可以在普通的CMOS工藝線上實現(xiàn)FPGA的反熔絲配置單元功能，具有電路密度高、低功耗、非易失性編程和高可靠性、高壽命的特點。


圖1為本發(fā)明柵氧擊穿反熔絲配置單元結構的電路原理圖。
具體實施例方式下面結合附圖和實施例對本發(fā)明作進一步說明。本發(fā)明對柵氧擊穿反熔絲配置單元結構設計方案考慮如下。1.針對大規(guī)模FPGA集成度要求，盡量減少配置單元結構晶體管數(shù)目。2.隨著FPGA門數(shù)的增加，電路功耗問題成為電路規(guī)模增大的制約要點，本發(fā)明一方面利用MOS管亞閾值漏電特性對FPGA布線通道管進行開啟控制，另一方面，利用已編程的反熔絲的低阻特性使FPGA布線通道管柵極短接至GND，使整體功耗大大降低。3.本發(fā)明的觀念較基于SRAM配置單元的FPGA結構有很大改進，基于SRAM配置單元的FPGA結構由雙穩(wěn)態(tài)鎖存器控制，且至少為六管結構，內(nèi)部存在電流通路，不可避免的導致電路功耗的增加。如圖1所示，本發(fā)明所述適用于FPGA的柵氧擊穿反熔絲配置單元結構(以下簡稱配置單元)包含一個基于柵氧擊穿反熔絲存儲單元FUSE (以下稱反熔絲單元)、一個編程選擇控制管Ml、一個保護內(nèi)部邏輯與編程高壓隔離的編程隔離管M2、一個控制FPGA布線通道的開關管M3 (以下稱布線開關管)，其中編程選擇控制管Ml和編程隔離管M2均為高壓 PMOS管，布線開關管M3為普通NMOS管。反熔絲存儲單元FUSE柵極連接編程選擇控制管 Ml漏極和編程隔離管M2源極，基于柵氧擊穿反熔絲存儲單元FUSE的有源區(qū)接地；編程選擇控制管Ml柵極由外部配置信號控制，編程選擇控制管Ml源極與襯底接電源電壓；編程隔離管M2柵極由外部控制信號控制開啟與否，編程隔離管M2襯底接電源，編程隔離管M2漏極連接控制FPGA布線通道的開關管M3柵極，控制FPGA布線通道的開關管M3源極與漏極連接在外部信號通道中，控制FPGA布線通道的開關管M3襯底接地。所述電源電壓分為配置單元正常工作電壓VDD和反熔絲存儲單元編程電壓VPP， 且 VPP>VDD。編程選擇控制管Ml由FPGA配置軟件產(chǎn)生的碼流控制開啟與否，當配置碼點的數(shù)據(jù)為“1”時，編程選擇控制管Ml關閉，反熔絲單元FUSE未被編程；當配置碼點數(shù)據(jù)為“0”時，編程選擇控制管Ml打開，此時反熔絲單元FUSE —端為VPP，一端接地，當維持一段有效編程時間后，反熔絲單元FUSE被編程，實現(xiàn)低阻連接。從而不同的配置碼點對應反熔絲單元FUSE兩個不同狀態(tài)，而反熔絲單元FUSE兩個相反狀態(tài)進而控制FPGA布線開關管M3的開關與關斷，實現(xiàn)FPGA配置功能。該電路工作分為兩個階段，即編程階段和編程后正常工作階段。1.編程階段
在編程開始前，編程選擇控制管Ml關閉，電源電壓為VPP。當FPGA配置數(shù)據(jù)加載時，由編程選擇控制管Ml對要編程的反熔絲配置單元FUSE進行選擇，編程選擇控制管Ml的柵極由配置數(shù)據(jù)決定，當該配置單元需要編程時，編程選擇控制管Ml打開，VPP高壓傳遞至反熔絲單元FUSE柵端，由于反熔絲單元FUSE源極接地，反熔絲單元FUSE兩端達到編程所需的高壓值，當維持一定的編程時間后即可被編程。在配置單元設計時，必須與邏輯低壓工作區(qū)進行隔離，有必要引入編程隔離管M2，該隔離管可承受編程高壓，在編程階段保持關閉，隔離編程區(qū)域與外部邏輯單元。若該配置單元不需編程，編程選擇控制管Ml關閉，反熔絲單元FUSE不被編程，從而配置單元實現(xiàn)兩個配置狀態(tài)“0”與“ 1，，的存儲。2.編程后正常工作階段
當FPGA整體電路配置完成后，編程選擇控制管Ml始終關閉，該配置單元電源電壓接回 VDD0對于已編程的反熔絲單元FUSE，表現(xiàn)為低阻特性，此時編程隔離管M2打開，F(xiàn)PGA布線開關管M3由已編程的反熔絲單元FUSE接到地GND，從而該布線開關管M3關閉，輸出邏輯低電平“0”，該邏輯電平與配置碼點相對應。對于未被編程的反熔絲單元FUSE，雖然編程選擇控制管Ml關閉，但MOS管固有的亞閾值漏電特性可使反熔絲單元FUSE柵端充電至VDD，在正常工作階段，編程隔離管M2打開，布線開關管M3也同時被充電到VDD，布線開關管M3開啟，輸出邏輯高電平“ 1 ”，這也與先前編程階段該配置單元碼點數(shù)據(jù)為“1”使編程選擇控制管Ml關閉反熔絲單元FUSE不被編程相對應。本發(fā)明所述的柵氧擊穿反熔絲配置單元結構可應用于反熔絲FPGA電路中，具有結構簡單、集成度高、配置信息非易失性、可靠性好、功耗低和壽命長等技術優(yōu)點，可以滿足集成電路工程應用的要求。
權利要求
1.適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是包括一個基于柵氧擊穿反熔絲存儲單元(FUSE)、一個編程選擇控制管(Ml)、一個保護內(nèi)部邏輯與編程高壓隔離的編程隔離管(M2)，和一個控制FPGA布線通道的開關管(M3);所述基于柵氧擊穿反熔絲存儲單元(FUSE)柵極連接編程選擇控制管(Ml)漏極和編程隔離管(M2)源極，基于柵氧擊穿反熔絲存儲單元(FUSE)的有源區(qū)接地；編程選擇控制管(Ml)柵極由外部配置信號控制，編程選擇控制管(Ml)源極與襯底接電源電壓；編程隔離管(M2)柵極由外部控制信號控制開啟與否，編程隔離管(M2)襯底接電源，編程隔離管(M2)漏極連接控制FPGA布線通道的開關管 (M3)柵極，控制FPGA布線通道的開關管(M3)源極與漏極連接在外部信號通道中，控制FPGA 布線通道的開關管(M3)襯底接地。
2.根據(jù)權利要求1所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，所述電源電壓分為配置單元正常工作電壓VDD和反熔絲存儲單元編程電壓VPP，且VPP>VDD。
3.根據(jù)權利要求2所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，由所述外部配置信號的配置碼點對單元進行配置，并輸出配置存儲信息。
4.根據(jù)權利要求3所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，編程選擇控制管(Ml)由FPGA配置軟件產(chǎn)生的碼流控制開啟與否，當配置碼點的數(shù)據(jù)為“1”時， 編程選擇控制管(Ml)關閉，基于柵氧擊穿反熔絲存儲單元(FUSE)未被編程；當配置碼點數(shù)據(jù)為“0”時，編程選擇控制管(Ml)打開，此時基于柵氧擊穿反熔絲存儲單元(FUSE)—端為電壓VPP，另一端接地，當維持一段有效編程時間后，所述基于柵氧擊穿反熔絲存儲單元 (FUSE)被編程，實現(xiàn)低阻連接。
5.根據(jù)權利要求4所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，在工作階段，已編程的基于柵氧擊穿反熔絲存儲單元(FUSE)通過低阻連接使所述控制FPGA布線通道的開關管(M3)柵極連接至地，維持所述控制FPGA布線通道的開關管(M3)關閉；未編程的基于柵氧擊穿反熔絲存儲單元(FUSE)由于編程選擇控制管(Ml)的亞閾值漏電特性， 使基于柵氧擊穿反熔絲存儲單元(FUSE)柵端充電至電壓VDD，保持所述控制FPGA布線通道的開關管(M3)開啟。
6.根據(jù)權利要求1所述適用于FPGA的柵氧擊穿反熔絲配置單元結構，其特征是，所述編程選擇控制管(Ml)和編程隔離管(M2)均為高壓PMOS管，所述控制FPGA布線通道的開關管(M3)為NMOS管。
全文摘要
本發(fā)明涉及一種適用于FPGA的柵氧擊穿反熔絲配置單元結構，其包括一個基于柵氧擊穿反熔絲存儲單元，一個編程選擇控制管，一個編程隔離管，一個控制FPGA布線通道的開關管。該配置單元在反熔絲編程階段電源接編程高壓VPP，當FPGA完成配置后電源接標準電壓VDD。反熔絲存儲單元一端即柵極接編程選擇控制管，另一端即有源區(qū)接地，反熔絲數(shù)據(jù)輸出連接編程隔離管，編程隔離管下一級為FPGA布線通道開關管，實現(xiàn)對FPGA電路布局布線的控制。本發(fā)明優(yōu)點是采用四管柵氧擊穿反熔絲配置單元結構，可以在普通的CMOS工藝線上實現(xiàn)FPGA的反熔絲配置單元功能，具有電路密度高、低功耗、非易失性編程和高可靠性、高壽命的特點。
文檔編號H01L27/02GK102427076SQ201110374130
公開日2012年4月25日 申請日期2011年11月22日 優(yōu)先權日2011年11月22日
發(fā)明者宣志斌, 封晴, 王曉玲, 胡凱, 胡小琴, 馬金龍 申請人:中國電子科技集團公司第五十八研究所