專利名稱：一種半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種用于高k-金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法。
背景技術(shù)：
在傳統(tǒng)的32nm高k_金屬柵工藝中，在虛擬柵極結(jié)構(gòu)兩側(cè)的源/漏區(qū)中形成Σ狀鍺硅層時(shí)，需要聯(lián)合采用干法蝕刻和濕法蝕刻在PMOS的源/漏區(qū)形成Σ狀凹槽，同時(shí)需要使用濕法清洗工藝以去除蝕刻過程所產(chǎn)生的殘留物質(zhì)。在上述蝕刻以及清洗的過程中，所述虛擬柵極兩側(cè)的間隙壁結(jié)構(gòu)以及頂部的硬掩蔽層(二者的構(gòu)成材料通常為SiN)也會(huì)被部分去除，從而暴露出所述虛擬柵極結(jié)構(gòu)頂部的一部分。隨后，在形成源/漏區(qū)的自對(duì)準(zhǔn)硅化物時(shí)，在所述虛擬柵極結(jié)構(gòu)頂部的一部分也會(huì)相應(yīng)形成自對(duì)準(zhǔn)硅化物，由此給后續(xù)去除所述虛擬柵極結(jié)構(gòu)以填充高k-金屬柵材料的工藝過程造成阻礙。因此，需要提出一種方法，以解決上述問題。

發(fā)明內(nèi)容
針對(duì)現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)兩側(cè)形成有間隙壁結(jié)構(gòu)；在所述半導(dǎo)體襯底的源/漏區(qū)部分形成嵌入式鍺硅層；形成一自對(duì)準(zhǔn)硅化物阻擋層，以覆蓋所述柵極結(jié)構(gòu)；蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層，以露出所述嵌入式鍺硅層；在所述嵌入式鍺娃層上形成一自對(duì)準(zhǔn)娃化物。進(jìn)一步，形成所述嵌入式鍺硅層的工藝步驟包括:采用先干法蝕刻再濕法蝕刻的工藝在所述半導(dǎo)體襯底的源/漏區(qū)部分形成Σ狀凹槽；然后，采用外延生長工藝在所述Σ狀凹槽中形成嵌入式鍺硅層。進(jìn)一步，所述自對(duì)準(zhǔn)硅化物阻擋層由自下而上依次層疊的氧化物層和氮化硅層組成。進(jìn)一步，所述氧化物層的厚度為50-100埃。進(jìn)一步，所述氮化硅層的厚度為80-150埃。進(jìn)一步，所述自對(duì)準(zhǔn)硅化物阻擋層由自下而上依次層疊的氧化物層和氮氧化硅層組成。進(jìn)一步，采用先干法蝕刻再濕法蝕刻的工藝蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層。進(jìn)一步，所述干法蝕刻直到露出所述嵌入式鍺硅層上方的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層為止。進(jìn)一步，在所述干法蝕刻終止后，所述間隙壁結(jié)構(gòu)上殘留的所述自對(duì)準(zhǔn)硅化物阻擋層中上層的氮化硅層的厚度為20-40埃。進(jìn)一步，所述濕法蝕刻去除暴露出來的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層。
進(jìn)一步，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。進(jìn)一步，在所述自對(duì)準(zhǔn)硅化物形成之后，還包括:去除所述柵極結(jié)構(gòu)的柵極硬掩蔽層，以露出下方的柵極材料層。根據(jù)本發(fā)明，在所述柵極結(jié)構(gòu)兩側(cè)的源/漏區(qū)中形成Σ狀鍺硅層之后，通過形成一自對(duì)準(zhǔn)硅化物阻擋層以在所述源/漏區(qū)形成自對(duì)準(zhǔn)硅化物時(shí)避免在所述柵極結(jié)構(gòu)的頂部形成自對(duì)準(zhǔn)硅化物。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。附圖中:
圖1A-圖1E為本發(fā)明提出的用于高k-金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法的各步驟的示意性剖面 圖2為本發(fā)明提出的用于高k-金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法的流程圖。
具體實(shí)施例方式在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對(duì)本發(fā)明更為徹底的理解。然而，對(duì)于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對(duì)于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的用于高k_金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實(shí)施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時(shí)，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個(gè)或多個(gè)其他特征、整體、步驟、操作、元件、組件和/或它們的組合。下面，以PMOS為例，參照?qǐng)D1A-圖1E和圖2來描述本發(fā)明提出的用于高k_金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法的詳細(xì)步驟。參照?qǐng)D1A-圖1E，其中示出了本發(fā)明提出的用于高k-金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法的各步驟的示意性剖面圖。首先，如圖1A所示，提供半導(dǎo)體襯底100，所述半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI)等。作為示例，在本實(shí)施例中，半導(dǎo)體襯底100選用單晶硅材料構(gòu)成。在所述半導(dǎo)體襯底100中還可以形成有隔離槽、埋層(圖中未示出)等。此外，對(duì)于PMOS而言，所述半導(dǎo)體襯底100中還可以形成有N阱(圖中未示出)，并且在形成柵極結(jié)構(gòu)之前，可以對(duì)整個(gè)N阱進(jìn)行一次小劑量硼注入，用于調(diào)整PMOS的閾值電壓Vth。在所述半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)，作為一個(gè)示例，所述柵極結(jié)構(gòu)可包括自下而上依次層疊的柵極介電層101、柵極材料層102和柵極硬掩蔽層103。柵極介電層101可包括氧化物，如，二氧化硅(SiO2)層。柵極材料層102可包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層可包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層可包括氧化銥(IrO2)層；金屬硅化物層可包括硅化鈦(TiSi)層。柵極硬掩蔽層103可包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層可包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(zhì)(S0D);氮化物層可包括氮化硅(Si3N4)層；氮氧化物層可包括氮氧化硅(SiON)層。此外，作為示例，在所述半導(dǎo)體襯底100上還形成有位于柵極結(jié)構(gòu)兩側(cè)且緊靠柵極結(jié)構(gòu)的間隙壁結(jié)構(gòu)104。其中，間隙壁結(jié)構(gòu)104可以包括至少一層氧化物層和/或至少一層氮化物層。接著，如圖1B所示，在所述半導(dǎo)體襯底100的源/漏區(qū)部分形成嵌入式鍺硅層105。其中，形成所述嵌入式鍺硅層105的步驟包括:先在所述半導(dǎo)體襯底100的源/漏區(qū)部分形成用于外延生長鍺硅層的Σ狀凹槽，通常采用先干法蝕刻再濕法蝕刻的工藝形成所述Σ狀凹槽；然后，采用外延生長工藝在所述Σ狀凹槽中形成嵌入式鍺硅層105，所述外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。由于在形成所述嵌入式鍺硅層105的過程中需要應(yīng)用干法和濕法蝕刻以及濕法清洗工藝，因此，在所述嵌入式鍺硅層105形成以后，所述間隙壁結(jié)構(gòu)104受到一定程度的損耗，從而使所述柵極材料層102的頂部拐角部分暴露出來。接著，如圖1C所示，在所述半導(dǎo)體襯底100上形成一自對(duì)準(zhǔn)硅化物阻擋層，以覆蓋所述柵極結(jié)構(gòu)。該自對(duì)準(zhǔn)硅化物阻擋層由自下而上依次層疊的氧化物層106和氮化硅層107組成，其中所述氧化物層106的厚度為50-100埃，所述氮化硅層107的厚度為80-150埃。在其它實(shí)施例中，所述氮化硅層也可以替換為由其它材料構(gòu)成的介質(zhì)層，例如氮氧化硅層。所述自對(duì)準(zhǔn)硅化物阻擋層的形成工藝可以采用本領(lǐng)域技術(shù)人員熟知的任何現(xiàn)有技術(shù)，比較優(yōu)選的為化學(xué)氣相沉積法，例如低壓等離子體化學(xué)氣相沉積或者等離子體增強(qiáng)化學(xué)氣相沉積工藝。接著，如圖1D所示，蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層，以露出所述嵌入式鍺硅層
105。所述蝕刻的工藝步驟包括:先采用干法蝕刻工藝縱向蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層中上層的氮化硅層107，所述干法蝕刻直到露出所述嵌入式鍺硅層105上方的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層106為止；再用濕法蝕刻工藝去除暴露出來的所述氧化物層
106。由于所述干法蝕刻工藝是縱向蝕刻，因此，在露出所述嵌入式鍺硅層105上方的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層106時(shí)，在所述間隙壁結(jié)構(gòu)104上仍留有部分氮化硅層107。其中，所述間隙壁結(jié)構(gòu)104上殘留的所述氮化硅層107的厚度為20-40埃。所述干法蝕刻工藝所使用的蝕刻氣體包括含氟氣體(CF4、CHF3> CH2F2等)、稀釋氣體(抱、隊(duì)等)以及氧氣。所述濕法蝕刻工藝的腐蝕液為稀釋的氫氟酸。接著，如圖1E所示，在所述嵌入式鍺硅層105上形成一自對(duì)準(zhǔn)硅化物108，并在所述自對(duì)準(zhǔn)硅化物108形成之后，去除所述柵極結(jié)構(gòu)的柵極硬掩蔽層，以露出下方的柵極材料層。形成所述自對(duì)準(zhǔn)硅化物108的工藝為本領(lǐng)域技術(shù)人員所公知，在此不再加以贅述。
至此，完成了根據(jù)本發(fā)明示例性實(shí)施例的方法實(shí)施的全部工藝步驟，接下來，可以通過后續(xù)工藝完成高k_金屬柵的制作，所述后續(xù)工藝與傳統(tǒng)的半導(dǎo)體器件加工工藝完全相同。根據(jù)本發(fā)明，在所述柵極結(jié)構(gòu)兩側(cè)的源/漏區(qū)中形成Σ狀鍺硅層之后，通過形成一自對(duì)準(zhǔn)硅化物阻擋層以在所述源/漏區(qū)形成自對(duì)準(zhǔn)硅化物時(shí)避免在所述柵極結(jié)構(gòu)的頂部形成自對(duì)準(zhǔn)硅化物，以利于后續(xù)高k-金屬柵的制作。參照?qǐng)D2，其中示出了本發(fā)明提出的用于高k_金屬柵工藝中形成自對(duì)準(zhǔn)硅化物的方法的流程圖，用于簡(jiǎn)要示出整個(gè)制造工藝的流程。在步驟201中，提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)兩側(cè)形成有間隙壁結(jié)構(gòu)；
在步驟202中，在所述半導(dǎo)體襯底的源/漏區(qū)部分形成嵌入式鍺硅層；
在步驟203中，形成一自對(duì)準(zhǔn)硅化物阻擋層，以覆蓋所述柵極結(jié)構(gòu)；
在步驟204中，蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層，以露出所述嵌入式鍺硅層；
在步驟205中，在所述嵌入式鍺硅層上形成一自對(duì)準(zhǔn)硅化物，去除所述柵極結(jié)構(gòu)的柵極硬掩蔽層，以露出下方的柵極材料層。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)兩側(cè)形成有間隙壁結(jié)構(gòu)； 在所述半導(dǎo)體襯底的源/漏區(qū)部分形成嵌入式鍺硅層； 形成一自對(duì)準(zhǔn)硅化物阻擋層，以覆蓋所述柵極結(jié)構(gòu)； 蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層，以露出所述嵌入式鍺硅層； 在所述嵌入式鍺硅層上形成一自對(duì)準(zhǔn)硅化物。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，形成所述嵌入式鍺硅層的工藝步驟包括:采用先干法蝕刻再濕法蝕刻的工藝在所述半導(dǎo)體襯底的源/漏區(qū)部分形成Σ狀凹槽；然后，采用外延生長工藝在所述Σ狀凹槽中形成嵌入式鍺硅層。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述自對(duì)準(zhǔn)硅化物阻擋層由自下而上依次層疊的氧化物層和氮化硅層組成。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述氧化物層的厚度為50-100埃。
5.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述氮化硅層的厚度為80-150埃。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述自對(duì)準(zhǔn)硅化物阻擋層由自下而上依次層疊的氧化物層和氮氧化硅層組成。
7.根據(jù)權(quán)利要求3所述的方法，其特征在于，采用先干法蝕刻再濕法蝕刻的工藝蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述干法蝕刻直到露出所述嵌入式鍺硅層上方的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層為止。
9.根據(jù)權(quán)利要求8所述的方法，其特征在于，在所述干法蝕刻終止后，所述間隙壁結(jié)構(gòu)上殘留的所述自對(duì)準(zhǔn)硅化物阻擋層中上層的氮化硅層的厚度為20-40埃。
10.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述濕法蝕刻去除暴露出來的所述自對(duì)準(zhǔn)硅化物阻擋層中下層的氧化物層。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，在所述自對(duì)準(zhǔn)硅化物形成之后，還包括:去除所述柵極結(jié)構(gòu)的柵極硬掩蔽層，以露出下方的柵極材料層。
全文摘要
本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，且在所述柵極結(jié)構(gòu)兩側(cè)形成有間隙壁結(jié)構(gòu)；在所述半導(dǎo)體襯底的源/漏區(qū)部分形成嵌入式鍺硅層；形成一自對(duì)準(zhǔn)硅化物阻擋層，以覆蓋所述柵極結(jié)構(gòu)；蝕刻所述自對(duì)準(zhǔn)硅化物阻擋層，以露出所述嵌入式鍺硅層；在所述嵌入式鍺硅層上形成一自對(duì)準(zhǔn)硅化物，去除所述柵極結(jié)構(gòu)的柵極硬掩蔽層，以露出下方的柵極材料層。根據(jù)本發(fā)明，在所述柵極結(jié)構(gòu)兩側(cè)的源/漏區(qū)中形成∑狀鍺硅層之后，通過形成一自對(duì)準(zhǔn)硅化物阻擋層以在所述源/漏區(qū)形成自對(duì)準(zhǔn)硅化物時(shí)避免在所述柵極結(jié)構(gòu)的頂部形成自對(duì)準(zhǔn)硅化物。
文檔編號(hào)H01L21/336GK103137451SQ201110376940
公開日2013年6月5日 申請(qǐng)日期2011年11月23日 優(yōu)先權(quán)日2011年11月23日
發(fā)明者李鳳蓮, 韓秋華, 劉暢 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司