專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法，特別涉及一種能夠抑制襯底漏電的半導(dǎo)體器件和用于制造半導(dǎo)體器件的方法。
背景技術(shù)：
相變存儲器(PHASE-CHANGERANDOM ACCESS MEMORY，簡稱:PCRAM)是近年來出現(xiàn)的非易失性存儲器技術(shù)，它具有優(yōu)越的升級能力、數(shù)據(jù)保持能力、快速讀寫能力，因此被廣泛地認(rèn)為是最具競爭優(yōu)勢的半導(dǎo)體存儲器技術(shù)。目前，對PCRAM的訪問主要是通過互補(bǔ)金屬氧化物半導(dǎo)體(COMPLEMENTARYMETAL-OXIDE SEMICONDUCTOR,簡稱:CM0S)、雙極結(jié)晶體管(BIP0L0R JUNCTIONTRANSISTOR，簡稱:BJT)或二極管中的一個來控制的。其中對于二極管來說，由于二極管占有較小的單元尺寸，并可提供較高的編程電流，因此在單元尺寸方面，基于二極管選擇的PCRAM是最優(yōu)的。本發(fā)明的發(fā)明人對現(xiàn)有的基于二極管選擇的PCRAM進(jìn)行了深入研究，發(fā)現(xiàn)由于縱向BJT的寄生效應(yīng)會出現(xiàn)襯底漏電的問題。下面以雙淺溝道隔離的外延二極管陣列為例進(jìn)行說明。為了進(jìn)一步提高PCRAM的密度，目前已出現(xiàn)使用雙淺溝道隔離的外延二極管陣列來制造PCRAM的技術(shù)。圖1是制造雙淺溝道隔離的外延二極管陣列的半導(dǎo)體器件基本結(jié)構(gòu)的示意圖。如圖1所示，在P型襯底101上形成埋置N+層(buried N+layer，簡稱:BNL) 102，在BNL層102上通過外延沉積形成外延半導(dǎo)體層(Epitaxial layer,簡稱:EPI) 103。其中EPI層103的上部被摻雜為P+型區(qū)，EPI層103的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。隨后使用光刻法對該半導(dǎo)體器件基本結(jié)構(gòu)進(jìn)行半導(dǎo)體工藝處理，從而得到雙淺溝道隔離的外延二極管陣列。圖2是描述在圖1中在P型襯底上形成BNL層和EPI層的流程圖。首先，在步驟201中，對P型襯底進(jìn)行光刻，以便在P型襯底上限定要形成BNL層的區(qū)域。在步驟202中，在P型襯底的上述區(qū)域中形成BNL層，并對BNL層進(jìn)行離子注入。一般情況下，注入的離子為砷As,注入劑量為1.0X 1014/cm2,電壓為75Kev。在步驟203中，對BNL層進(jìn)行退火處理。一般情況下，采用快速熱退火處理，其中退火溫度為950°C，退火時間為30秒。在步驟204中，通過外延沉積，在BNL層上形成EPI層。圖3是描述雙淺溝道隔離的外延二極管陣列的示意圖。如圖3所示，P型襯底301上依次形成有BNL層302和EPI層。EPI層中的P+型區(qū)303和其下的N-型區(qū)304構(gòu)成外延二極管。EPI層中的P+型區(qū)303與位線306電連接，BNL層302與字線305電連接，在EPI層中的各P+型區(qū)303之間以及P+型區(qū)303與BNL層302之間設(shè)有淺溝道隔離307，在BNL層302的兩側(cè)還設(shè)有深溝道308。本發(fā)明的發(fā)明人注意到，在圖3所示的結(jié)構(gòu)中，產(chǎn)生了 BJT寄生效應(yīng)。具體說來，EPI層中的P+型區(qū)303構(gòu)成縱向BJT(PNPS)的發(fā)射區(qū)，EPI層中的N-型區(qū)304和BNL層302構(gòu)成縱向BJT的基區(qū)，P型襯底301構(gòu)成縱向BJT的集電區(qū)。由于BNL層302為N+型區(qū)，因此在縱向上形成P+/N-/N+/P-結(jié)構(gòu)，從而導(dǎo)致縱向BJT寄生效應(yīng)的出現(xiàn)。當(dāng)通過字線305在N+型BNL層302上施加一定的電壓時，導(dǎo)致在縱向方向上出現(xiàn)襯底漏電的問題。對于二極管陣列來說，襯底漏電不僅減少了二極管的可編程電流，而且還增加了二極管陣列的功耗。將襯底漏電率定義為P型襯底漏電流(IPSUB)與可編程二極管的電流(IBLO)的比值。在基準(zhǔn)條件下，由于縱向BJT的寄生效應(yīng)，在正向偏置電壓為2V時，襯底漏電率大約為8%。

發(fā)明內(nèi)容
本發(fā)明的發(fā)明人發(fā)現(xiàn)上述現(xiàn)有技術(shù)中存在問題，并因此針對所述問題中的至少一個問題提出了一種新的技術(shù)方案。本發(fā)明的一個目的是提供一種用于制造半導(dǎo)體器件的方法以及半導(dǎo)體器件的技術(shù)方案。根據(jù)本發(fā)明的第一方面，提供了一種制造半導(dǎo)體器件的方法，所述方法包括以下步驟:在P型襯底上部形成埋置N+層；對埋置N+層進(jìn)行離子注入，其中離子的注入劑量大于1.0X IO1Vcm2 ;對埋置N+層進(jìn)行退火；通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。優(yōu)選地，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；蝕刻所述條狀外延半導(dǎo)體層以形成柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。優(yōu)選地，離子的注入劑量范圍是5.0X IO1Vcm2至5.0X 1016/cm2。優(yōu)選地，注入的離子為砷As、銻Sb、或磷P。優(yōu)選地，所述對埋置N+層進(jìn)行退火的步驟包括:對埋置N+層進(jìn)行快速熱退火。優(yōu)選地，所述對埋置N+層進(jìn)行退火的步驟還包括:在對埋置N+層進(jìn)行快速熱退火后，對埋置N+層進(jìn)行高溫退火，退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。優(yōu)選地，所述對埋置N+層進(jìn)行退火的步驟包括:對埋置N+層進(jìn)行高溫退火，退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。根據(jù)本發(fā)明的第二方面，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟:在P型襯底上部形成埋置N+層；對埋置N+層進(jìn)行離子注入；對埋置N+層進(jìn)行高溫退火，其中退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘；通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。優(yōu)選地，在所述對埋置N+層進(jìn)行高溫退火的步驟之前還包括:對埋置N+層進(jìn)行快速熱退火。優(yōu)選地，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；將所述條狀外延半導(dǎo)體層蝕刻為柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。根據(jù)本發(fā)明的第三方面，提供一種制造半導(dǎo)體器件的方法，該方法包括以下步驟:在P型襯底上部形成埋置N+層；對埋置N+層進(jìn)行離子注入；對埋置N+層進(jìn)行退火；通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)；其中，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；將所述條狀外延半導(dǎo)體層蝕刻為柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。優(yōu)選地，所述對埋置N+層進(jìn)行退火的步驟包括:對埋置N+層進(jìn)行快速熱退火。根據(jù)本發(fā)明的第四方面，提供一種半導(dǎo)體器件，其包括:P型襯底；埋置N+層，位于所述P型襯底之上，所述埋置N+層的離子注入劑量大于1.0X IO1Vcm2;外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。優(yōu)選地，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。優(yōu)選地，離子注入劑量范圍是5.0X IO1Vcm2至5.0 X 1016/cm2。優(yōu)選地，所述注入的離子為砷As、銻Sb、或磷P。優(yōu)選地，所述埋置N+層中的N型離子在縱向方向上的分布寬度為200nm至800nm。優(yōu)選地，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。根據(jù)本發(fā)明的第五方面，提供一種半導(dǎo)體器件，其包括:P型襯底；埋置N+層，位于所述P型襯底之上，所述埋置N+層中的N型離子在縱向方向上的分布寬度為200nm至SOOnm ;外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。優(yōu)選地，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。優(yōu)選地，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。根據(jù)本發(fā)明的第六方面，提供一種半導(dǎo)體器件，其包括:P型襯底；埋置N+層，位于所述P型襯底之上；外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)；其中，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。優(yōu)選地，所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。優(yōu)選地，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。優(yōu)選地，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。根據(jù)本發(fā)明的上述各個方面，通過采用增大的離子注入劑量，或者調(diào)整對埋置N+層進(jìn)行退火的方式以增大埋置N+層的寬度，或者增大外延半導(dǎo)體層的厚度，可以有效地抑制縱向雙極結(jié)晶體管的寄生效應(yīng)，從而抑制襯底漏電問題。通過以下參照附圖對本發(fā)明的示例性實(shí)施例的詳細(xì)描述，本發(fā)明的其它特征及其優(yōu)點(diǎn)將會變得清楚。


構(gòu)成說明書的一部分的附圖描述了本發(fā)明的實(shí)施例，并且連同說明書一起用于解釋本發(fā)明的原理。參照附圖，根據(jù)下面的詳細(xì)描述，可以更加清楚地理解本發(fā)明，其中:圖1是示出制造雙淺溝道隔離的外延二極管陣列的半導(dǎo)體器件基本結(jié)構(gòu)的示意圖。圖2是示出在P型襯底上形成BNL層和EPI層的流程圖。圖3是示出雙淺溝道隔離的外延二極管陣列的示意圖。圖4是示出本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的流程圖。圖5是示出襯底漏電率隨BNL層離子注入劑量變化的示意圖。圖6是示出本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的流程圖。圖7是示出在不同熱預(yù)算條件下的BNL層雜質(zhì)分布示意圖。圖8是示出本發(fā)明第三實(shí)施例的制造半導(dǎo)體器件的流程圖。圖9是示出襯底漏電率隨EPI層厚度變化的示意圖。圖10是示出本發(fā)明第四實(shí)施例的制造半導(dǎo)體器件的流程圖。圖11是示出制造雙淺溝道隔離的外延二極管陣列的流程圖。
具體實(shí)施例方式現(xiàn)在將參照附圖來詳細(xì)描述本發(fā)明的各種示例性實(shí)施例。應(yīng)注意到:除非另外具體說明，否則在這些實(shí)施例中闡述的部件和步驟的相對布置、數(shù)字表達(dá)式和數(shù)值不限制本發(fā)明的范圍。同時，應(yīng)當(dāng)明白，為了便于描述，附圖中所示出的各個部分的尺寸并不是按照實(shí)際的比例關(guān)系繪制的。以下對至少一個示例性實(shí)施例的描述實(shí)際上僅僅是說明性的，決不作為對本發(fā)明及其應(yīng)用或使用的任何限制。對于相關(guān)領(lǐng)域普通技術(shù)人員已知的技術(shù)、方法和設(shè)備可能不作詳細(xì)討論，但在適當(dāng)情況下，所述技術(shù)、方法和設(shè)備應(yīng)當(dāng)被視為授權(quán)說明書的一部分。在這里示出和討論的所有示例中，任何具體值應(yīng)被解釋為僅僅是示例性的，而不是作為限制。因此，示例性實(shí)施例的其它示例可以具有不同的值。應(yīng)注意到:相似的標(biāo)號和字母在下面的附圖中表示類似項(xiàng)，因此，一旦某一項(xiàng)在一個附圖中被定義，則在隨后的附圖中不需要對其進(jìn)行進(jìn)一步討論。如上文所述，本發(fā)明的發(fā)明人注意到P型襯底、BNL層以及外延半導(dǎo)體層一同構(gòu)成了縱向寄生BJT，導(dǎo)致襯底漏電的問題。本發(fā)明的發(fā)明構(gòu)思在于通過對埋置N+層(BNL)和外延半導(dǎo)體(EPI)層的形成工藝進(jìn)行調(diào)整，降低寄生BJT的電流增益，從而抑制襯底漏電。本發(fā)明的發(fā)明人經(jīng)過深入研究發(fā)現(xiàn)，在PCRAM制造工藝期間，通過增大BNL層的離子注入劑量、調(diào)整對BNL層進(jìn)行退火的方式以增大BNL層的寬度、或增大EPI層的厚度，都可以降低寄生BJT的電流增益，有效抑制縱向BJT的寄生效應(yīng)，從而抑制襯底漏電。第一實(shí)施例現(xiàn)參照圖4描述本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的方法。其中在圖4中:步驟401，在P型襯底上部形成BNL層。步驟402，對BNL層進(jìn)行離子注入，其中離子的注入劑量大于1.0 X 1014/cm2。優(yōu)選地，離子注入劑量范圍可以是5.0X IO1Vcm2至5.0X 1016/cm2。更優(yōu)選地，離子注入劑量范圍可以是 5.0XlO1Vcm2 至 5.0X 1016/cm2。步驟403，對埋置N+層進(jìn)行退火。步驟404，通過外延沉積，在BNL層上形成EPI層，其中EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。通過圖4所示的本發(fā)明第一實(shí)施例的制造半導(dǎo)體器件的方法，由于增加了對BNL層的離子注入劑量，從而增大了縱向BJT基區(qū)的濃度。隨著縱向BJT基區(qū)N型離子濃度的增加，縱向BJT的電流增益減小，從而有效地抑制了襯底的漏電流。根據(jù)本實(shí)施例的一個具體實(shí)施方式
，注入的離子為砷As、銻Sb、或磷P。圖5是描述襯底漏電率隨BNL層離子注入劑量變化的示意圖。從圖5中可以看出，隨著BNL層離子注入劑量的增大，襯底漏電率顯著下降。根據(jù)該實(shí)施例的方法得到的半導(dǎo)體器件包括P型襯底、BNL層、以及EPI層。其中BNL層位于P型襯底之上，BNL層的離子注入劑量大于1.0X1014/cm2。優(yōu)選地，離子注入劑量范圍可以是5.0X IO1Vcm2至5.0X 1016/cm2。更優(yōu)選地，離子注入劑量范圍可以是 5.0XlO1Vcm2 至 5.0X 1016/cm2。EPI層位于BNL層之上。EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。第二實(shí)施例現(xiàn)參照圖6描述本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的方法。其中在圖6中:步驟601，在P型襯底上部形成BNL層。步驟602，對BNL層進(jìn)行離子注入。步驟603，對BNL層進(jìn)行高溫退火，其中退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。步驟604，通過外延沉積，在BNL層上形成EPI層，其中EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。通過圖6所示的本發(fā)明第二實(shí)施例的制造半導(dǎo)體器件的方法，由于對BNL層進(jìn)行高溫退火，從而增大了 BNL層的寬度。其中BNL層的寬度指的是BNL層在縱向上的寬度，SP通過離子注入形成的雜質(zhì)分布區(qū)的縱向?qū)挾?。由于隨著BNL層寬度的增加，縱向BJT基區(qū)的寬度也隨之增加，從而縱向BJT的電流增益減小。因此有效地抑制了襯底的漏電流。根據(jù)本實(shí)施例的一個具體實(shí)施方式
，BNL層中的N型離子在縱向方向上的分布寬度為 200nm 至 800nm。根據(jù)本實(shí)施例的另一具體實(shí)施方式
，在執(zhí)行步驟603之前，先對BNL層進(jìn)行快速熱退火。圖7是描述在不同熱預(yù)算條件下的BNL層雜質(zhì)分布示意圖。在圖7中，注入到BNL層中的離子是砷As，熱預(yù)算條件包括以下三種情況:沒有進(jìn)行高溫退火、以退火溫度為1050°C和退火時間為10分鐘進(jìn)行高溫退火(以下簡稱第一高溫退火)、以退火溫度為1050°C和退火時間為60分鐘進(jìn)行高溫退火(以下簡稱第二高溫退火)。從圖7中可以看出，在沒有進(jìn)行高溫退火的情況下，砷的濃度在較小的BNL層寬度上保持較高的水平，例如砷濃度在較小的BNL層寬度上大于1.0X IO16原子/立方厘米(atom/cm3)。而在第一高溫退火條件下，砷的濃度可以在較大的BNL層寬度上大于
1.0X IO16原子/立方厘米。在第二高溫退火條件下，砷的濃度可以在更大的BNL層寬度上大于1.0X IO16原子/立方厘米。由于BNL層寬度增大，縱向BJT基區(qū)的寬度也隨之增大，從而縱向BJT的電流增益減小，因此有效地抑制了襯底的漏電流。根據(jù)該實(shí)施例的方法得到的半導(dǎo)體器件包括P型襯底、BNL層、以及EPI層。其中BNL層位于所述P型襯底之上。BNL層中的N型離子在縱向方向上的分布寬度為 200nm 至 800nm。EPI層位于BNL層之上。EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。第三實(shí)施例現(xiàn)參照圖8描述本發(fā)明第三實(shí)施例的制造半導(dǎo)體器件的方法。其中在圖8中:步驟801，在P型襯底上部形成BNL層。
步驟802，對BNL層進(jìn)行離子注入。步驟803，對BNL層進(jìn)行退火。步驟804，通過外延沉積，在BNL層上形成EPI層，其中EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。其中，P+型區(qū)和N-型區(qū)形成二極管，并且EPI層的厚度大于或等于P+型區(qū)和N-型區(qū)在縱向方向上的總長度。應(yīng)當(dāng)理解的是，在EPI層的厚度大于P+型區(qū)和N-型區(qū)在縱向方向上的總長度的情況下，EPI層還包括位于N-型區(qū)之下的未用于形成P+型區(qū)和N-型區(qū)的部分。通過圖8所示的本發(fā)明第三實(shí)施例的制造半導(dǎo)體器件的方法，由于EPI層中的P+型區(qū)構(gòu)成縱向BJT的發(fā)射區(qū)，EPI層中的N-型區(qū)、EPI層中位于N-型區(qū)之下(即N-型區(qū)和BNL層之間)的未用于形成P+型區(qū)和N-型區(qū)的部分(如果有的話)和BNL層構(gòu)成縱向BJT的基區(qū)，因此增加EPI的厚度必然會增加縱向BJT的基區(qū)寬度。而增加縱向BJT的基區(qū)寬度會減小縱向BJT的電流增益，因此有效地抑制襯底的漏電流。根據(jù)本實(shí)施例的一個具體實(shí)施方式
，EPI的厚度范圍是1000埃至6000埃。根據(jù)本實(shí)施例的另一具體實(shí)施方式
，EPI層中P+型區(qū)和N-型區(qū)的寬度可以根據(jù)器件的不同性能要求而進(jìn)行調(diào)整。圖9是描述襯底漏電率隨EPI層厚度變化的示意圖。從圖9中可以看出，隨著EPI層厚度的增大，襯底漏電率顯著下降。根據(jù)該實(shí)施例的方法得到的半導(dǎo)體器件包括P型襯底、BNL層、以及EPI層。其中BNL層位于P型襯底之上。EPI層位于BNL層之上。EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。其中，P+型區(qū)和N-型區(qū)形成二極管，并且EPI層的厚度大于或等于P+型區(qū)和N-型區(qū)在縱向方向上的總長度。如上所述，在EPI層的厚度大于P+型區(qū)和N-型區(qū)在縱向方向上的總長度的情況下，EPI層還包括位于N-型區(qū)之下的未用于形成P+型區(qū)和N-型區(qū)的部分。上面通過三個實(shí)施例分別介紹了通過增大BNL層的離子注入劑量、調(diào)整對BNL層進(jìn)行退火的方式以增大BNL層的寬度、或增大EPI層的厚度，都可以有效抑制縱向BJT的寄生效應(yīng)，從而可以有效抑制襯底漏電問題。第四實(shí)施例實(shí)際上，為了解決襯底漏電問題，可以將上述三個實(shí)施例分別采用的三種方式中的任意兩種進(jìn)行組合，也可以將三種方式全部組合在一個實(shí)施例中。下面將僅描述結(jié)合了上述三種方式的實(shí)施例，而不再描述結(jié)合兩種方式的實(shí)施例?，F(xiàn)參照圖10描述本發(fā)明第四實(shí)施例的制造半導(dǎo)體器件的方法。其中該實(shí)施例將上述三個實(shí)施例進(jìn)行組合。其中在圖10中:步驟1001，在P型襯底上部形成BNL層。步驟1002，對BNL層進(jìn)行離子注入，其中離子的注入劑量大于1.0X 1014/cm2。優(yōu)選地，離子注入劑量范圍可以是5.0XlO1Vcm2至5.0X IOlfVcm2。更優(yōu)選地，離子注入劑量范圍可以是 5.0XlO1Vcm2 至 5.0XlO1Vcm2O步驟1003，對BNL層進(jìn)行高溫退火，其中退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。步驟1004，通過外延沉積，在埋置N+層上形成EPI層，其中EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。其中，P+型區(qū)和N-型區(qū)形成二極管，并且EPI層的厚度大于或等于P+型區(qū)和N-型區(qū)在縱向方向上的總長度。通過圖10所示的本發(fā)明第四實(shí)施例的制造半導(dǎo)體器件的方法，由于增大BNL層的離子注入劑量、調(diào)整對BNL層進(jìn)行退火的方式以增大BNL層的寬度、或增大EPI層的厚度，都會減小縱向BJT的電流增益，因此可有效地抑制襯底的漏電流。從上述各實(shí)施例可以了解，本發(fā)明與現(xiàn)有的CMOS制造工藝完全兼容，同時在進(jìn)行處理時較為簡單，不需要使用額外的掩模。由于本發(fā)明有效地抑制了襯底漏電現(xiàn)象，因此提高了較高的可編程電流，同時也降低了二極管陣列的功耗。第五實(shí)施例上述各實(shí)施例在P型襯底上依次形成BNL層和EPI層后，可采用光刻法進(jìn)行半導(dǎo)體工藝處理，從而得到雙淺溝道隔離的外延二極管陣列。下面將參照圖11描述制造雙淺溝道隔離的外延二極管陣列一個示例性的實(shí)施例。其中在圖11中:步驟1101，利用上述實(shí)施例在P型襯底上依次形成BNL層和EPI層，其中EPI層的上部被摻雜為P+型區(qū)，EPI層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。步驟1102，將BNL層和EPI層蝕刻為條狀BNL層和條狀EPI層。步驟1103，蝕刻條狀EPI層以形成柱狀EPI層。步驟1104，將EPI層的P+型區(qū)電連接到相變存儲單元陣列的位線，將BNL層電連接到相變存儲單元陣列的字線。通過上述步驟，從而可以得到能夠抑制襯底漏電的雙淺溝道隔離的外延二極管陣列。至此，已經(jīng)詳細(xì)描述了根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法和所形成的半導(dǎo)體器件。為了避免遮蔽本發(fā)明的構(gòu)思，沒有描述本領(lǐng)域所公知的一些細(xì)節(jié)。本領(lǐng)域技術(shù)人員根據(jù)上面的描述，完全可以明白如何實(shí)施這里公開的技術(shù)方案。雖然已經(jīng)通過示例對本發(fā)明的一些特定實(shí)施例進(jìn)行了詳細(xì)說明，但是本領(lǐng)域的技術(shù)人員應(yīng)該理解，以上示例僅是為了進(jìn)行說明，而不是為了限制本發(fā)明的范圍。本領(lǐng)域的技術(shù)人員應(yīng)該理解，可在不脫離本發(fā)明的范圍和精神的情況下，對以上實(shí)施例進(jìn)行修改。本發(fā)明的范圍由所附權(quán)利要求來限定。
權(quán)利要求
1.一種制造半導(dǎo)體器件的方法，其特征在于: 在P型襯底上部形成埋置N+層； 對埋置N+層進(jìn)行離子注入，其中離子的注入劑量大于1.0X IO1Vcm2 ； 對埋置N+層進(jìn)行退火； 通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，還包括: 將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層； 蝕刻所述條狀外延半導(dǎo)體層以形成柱狀外延半導(dǎo)體層。
4.根據(jù)權(quán)利要求3所述的方法，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
5.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的方法，其特征在于，離子的注入劑量范圍是5.0X IO1Vcm2 至 5.0X 1016/cm2。
6.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的方法，其特征在于，在注入步驟中，注入的離子為砷As、銻Sb、或磷P。
7.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的方法，其特征在于，所述對埋置N+層進(jìn)行退火的步驟包括: 對埋置N+層進(jìn)行快速熱退火。
8.根據(jù)權(quán)利要求7所述的方法，其特征在于，所述對埋置N+層進(jìn)行退火的步驟還包括: 在對埋置N+層進(jìn)行快速熱退火后，對埋置N+層進(jìn)行高溫退火，退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。
9.根據(jù)權(quán)利要求1-4中任一項(xiàng)所述的方法，其特征在于，所述對埋置N+層進(jìn)行退火的步驟包括: 對埋置N+層進(jìn)行高溫退火，退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘。
10.一種制造半導(dǎo)體器件的方法，包括: 在P型襯底上部形成埋置N+層； 對埋置N+層進(jìn)行離子注入； 對埋置N+層進(jìn)行高溫退火，其中退火溫度的范圍是800°C至1350°C，退火時間的范圍是5分鐘至120分鐘； 通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。
11.根據(jù)權(quán)利要求10所述的方法，其特征在于，在所述對埋置N+層進(jìn)行高溫退火的步驟之前還包括: 對埋置N+層進(jìn)行快速熱退火。
12.根據(jù)權(quán)利要求10或11所述的方法，其特征在于，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
13.根據(jù)權(quán)利要求12所述的方法，其特征在于，還包括: 將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層； 將所述條狀外延半導(dǎo)體層蝕刻為柱狀外延半導(dǎo)體層。
14.根據(jù)權(quán)利要求13所述的方法，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
15.一種制造半導(dǎo)體器件的方法，包括: 在P型襯底上部形成埋置N+層； 對埋置N+層進(jìn)行離子注入； 對埋置N+層進(jìn)行退火； 通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)， 其中，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
16.根據(jù)權(quán)利要求15所述的方法，其特征在于，還包括: 將所述埋置N+層和所述外延半導(dǎo)體層蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層； 將所述條狀外延半導(dǎo)體層蝕刻為柱狀外延半導(dǎo)體層。
17.根據(jù)權(quán)利要求16所述的方法，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
18.根據(jù)權(quán)利要求15-17中任一項(xiàng)所述的方法，其特征在于，所述對埋置N+層進(jìn)行退火的步驟包括: 對埋置N+層進(jìn)行快速熱退火。
19.一種半導(dǎo)體器件，其特征在于，包括: P型襯底； 埋置N+層，位于所述P型襯底之上，所述埋置N+層的離子注入劑量大于1.0X IO14/cm2 ； 外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。
20.根據(jù)權(quán)利要求19所述的半導(dǎo)體器件，其特征在于，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
21.根據(jù)權(quán)利要求20所述的半導(dǎo)體器件，其特征在于: 所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且 所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體器件，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
23.根據(jù)權(quán)利要求19-22中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，離子注入劑量范圍是 5.0 X IO1Vcm2 至 5.0 X IO1Vcm2。
24.根據(jù)權(quán)利要求19-22中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述注入的離子為砷As、銻Sb、或磷P。
25.根據(jù)權(quán)利要求19-22中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述埋置N+層中的N型離子在縱向方向上的分布寬度為200nm至800nm。
26.根據(jù)權(quán)利要求19-22中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。
27.—種半導(dǎo)體器件，包括: P型襯底； 埋置N+層，位于所述P型襯底之上，所述埋置N+層中的N型離子在縱向方向上的分布寬度為200nm至800nm ； 外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)。
28.根據(jù)權(quán)利要求27所述的半導(dǎo)體器件，其特征在于，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
29.根據(jù)權(quán)利要求28所述的半導(dǎo)體器件，其特征在于， 所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且 所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。
30.根據(jù)權(quán)利要求29所述的半導(dǎo)體器件，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
31.根據(jù)權(quán)利要求27-30中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。
32.—種半導(dǎo)體器件，包括: P型襯底； 埋置N+層，位于所述P型襯底之上； 外延半導(dǎo)體層，位于所述埋置N+層之上，所述外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，所述外延半導(dǎo)體層的位于所述P+型區(qū)之下的部分被摻雜為N-型區(qū)； 其中，所述P+型區(qū)和所述N-型區(qū)形成二極管，并且所述外延半導(dǎo)體層的厚度大于或等于所述P+型區(qū)和所述N-型區(qū)在縱向方向上的總長度。
33.根據(jù)權(quán)利要求32所述的半導(dǎo)體器件，其特征在于， 所述埋置N+層和所述外延半導(dǎo)體層被蝕刻為條狀埋置N+層和條狀外延半導(dǎo)體層；并且 所述條狀外延半導(dǎo)體層被進(jìn)一步蝕刻以形成柱狀外延半導(dǎo)體層。
34.根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其特征在于，所述P+型區(qū)電連接到相變存儲單元陣列的位線，所述埋置N+層電連接到所述相變存儲單元陣列的字線。
35.根據(jù)權(quán)利要求32-34中任一項(xiàng)所述的半導(dǎo)體器件，其特征在于，所述外延半導(dǎo)體層的厚度為1000埃至6000埃。`
全文摘要
本發(fā)明公開了一種用于制造半導(dǎo)體器件的方法以及半導(dǎo)體器件。該方法包括以下步驟在P型襯底上部形成埋置N+層；對埋置N+層進(jìn)行離子注入；對埋置N+層進(jìn)行退火；通過外延沉積，在埋置N+層上形成外延半導(dǎo)體層，外延半導(dǎo)體層的上部被摻雜為P+型區(qū)，外延半導(dǎo)體層的位于P+型區(qū)之下的部分被摻雜為N-型區(qū)。其中，通過采用增大的離子注入劑量，例如以大于1.0×1014/cm2的劑量進(jìn)行離子注入，或者調(diào)整對埋置N+層進(jìn)行退火的方式以增大埋置N+層的寬度，或者增大外延半導(dǎo)體層的厚度，可以有效地抑制縱向雙極結(jié)晶體管的寄生效應(yīng)，從而有效抑制襯底漏電。
文檔編號H01L21/329GK103137470SQ20111037913
公開日2013年6月5日 申請日期2011年11月25日 優(yōu)先權(quán)日2011年11月25日
發(fā)明者張超, 吳關(guān)平, 劉波, 宋志棠 申請人:中芯國際集成電路制造(北京)有限公司