專利名稱：具有空氣側(cè)墻的cmos 制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別涉及一種具有空氣側(cè)墻的CMOS制作方法。
背景技術(shù)：
隨著半導(dǎo)體器件集成度的持續(xù)增加以及與這些器件相關(guān)的臨界尺寸的持續(xù)減小， 如何減小CMOS的能耗以減少發(fā)熱和降低能耗成為人們關(guān)注的焦點。人們通過采用銅互連以取代鋁互連以及采用鎳硅化物取代鈷硅化物等等措施來減小CMOS的能耗，提高互連速度。但隨著技術(shù)的不斷發(fā)展進(jìn)步，需要有更多的新技術(shù)以取得更多的好處。目前的CMOS工藝中普遍采用了二氧化硅或者氮化硅的側(cè)墻，以控制離子注入的區(qū)域。現(xiàn)有技術(shù)中CMOS晶體管的制作方法，步驟如下如圖Ia所示，在ρ型半導(dǎo)體襯底100 上外延ρ型硅101，在外延ρ型硅中制作N阱102、P阱103以及隔離P阱103和N阱102 的淺溝槽隔離104，在P阱103和N阱102中分別形成N+源/漏區(qū)105、P+源/漏區(qū)106和兩側(cè)具有氮化硅側(cè)墻107的柵極108，如圖Ib所示，在上述結(jié)構(gòu)上沉積介質(zhì)層109，如圖Ic 所示，采用光刻刻蝕，形成分別連通至N+源/漏區(qū)105、P+源/漏區(qū)106的接觸孔110，圖Id 所示，在接觸孔110內(nèi)填充金屬形成互連111。現(xiàn)有CMOS中的側(cè)墻使得器件的寄生電容增大，器件瞬態(tài)響應(yīng)慢，影響反轉(zhuǎn)延遲， 開關(guān)所需能量大、能耗大。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種具有空氣側(cè)墻的CMOS制作方法，以減小反轉(zhuǎn)延遲，降低開關(guān)所需能量，減小能耗，提高CMOS的速度。本發(fā)明的技術(shù)解決方案是一種具有空氣側(cè)墻的CMOS制作方法，包括以下步驟所述硅晶片包括匪OS區(qū)和PMOS區(qū)，所述匪OS區(qū)形成有P+源/漏區(qū)和匪OS柵極， 所述PMOS區(qū)形成有N+源/漏區(qū)和PMOS柵極，所述NMOS柵極和PMOS柵極兩側(cè)都具有側(cè)墻；在上述結(jié)構(gòu)上沉積第一介質(zhì)層；化學(xué)機(jī)械研磨第一介質(zhì)層，直至去除所述側(cè)墻頂部的一部分，在側(cè)墻頂部形成釋放口 ；濕法刻蝕去除NMOS柵極和PMOS柵極兩側(cè)的側(cè)墻；在上述結(jié)構(gòu)上沉積第二介質(zhì)層；采用光刻、刻蝕工藝，形成分別連通至N+源/漏區(qū)、P+源/漏區(qū)的接觸孔；在接觸孔內(nèi)填充金屬形成互連。作為優(yōu)選所述側(cè)墻的材料為氮化硅或二氧化硅。作為優(yōu)選所述第一介質(zhì)層為二氧化硅或低介電常數(shù)薄膜，其厚度為3000-9000埃。作為優(yōu)選所述第二介質(zhì)層為二氧化硅或低介電常數(shù)薄膜，其厚度為3000-6000埃。
作為優(yōu)選所述釋放口的寬度小于lOnm。作為優(yōu)選所述濕法刻蝕去除NMOS柵極和PMOS柵極兩側(cè)的側(cè)墻采用磷酸。與現(xiàn)有技術(shù)相比，本發(fā)明在CMOS制作過程中去除柵極兩側(cè)的二氧化硅或者氮化硅側(cè)墻，形成空氣側(cè)墻，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，從而減小反轉(zhuǎn)延遲；降低開關(guān)所需能量，減小能耗，提高CMOS的速度。


圖Ia-Id是現(xiàn)有技術(shù)CMOS的制作流程中各個工藝步驟的剖面圖。圖2是本發(fā)明具有空氣側(cè)墻的CMOS的制作流程圖。圖3a_3g是本發(fā)明具有空氣側(cè)墻的CMOS的制作流程中各個工藝步驟的剖面圖。
具體實施例方式本發(fā)明下面將結(jié)合附圖作進(jìn)一步詳述在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以很多不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖2示出了本發(fā)明的具有空氣側(cè)墻的CMOS的制作流程。請參閱圖2所示，在本實施例中，具體步驟如下在步驟201中，如圖3a所示，所述硅晶片包括NMOS區(qū)和PMOS區(qū)，所述NMOS區(qū)形成有P+源/漏區(qū)和NMOS柵極，所述PMOS區(qū)形成有N+源/漏區(qū)和PMOS柵極，所述NMOS柵極和PMOS柵極兩側(cè)都具有側(cè)墻，所述步驟具體如下在ρ型半導(dǎo)體襯底300上外延ρ型硅 301，在外延ρ型硅301中制作N阱302、P阱303以及隔離P阱303和N阱302的淺溝槽隔離304，在P阱303上方形成PMOS柵極308，在P阱303中形成N+源/漏區(qū)305，在N阱302 上方形成NMOS柵極308，在N阱302中形成P+源/漏區(qū)306，所述PMOS柵極308和NMOS柵極308兩側(cè)具有側(cè)墻307，所述側(cè)墻307為氮化硅或二氧化硅；在步驟202中，如圖北所示，在上述結(jié)構(gòu)上沉積第一介質(zhì)層309，所述第一介質(zhì)層 309為二氧化硅或低介電常數(shù)薄膜，所述第一介質(zhì)層309的厚度為3000-9000埃；在步驟203中，如圖3c所示，化學(xué)機(jī)械研磨第一介質(zhì)層309，直至去除所述側(cè)墻 307頂部的一部分，在側(cè)墻307頂部形成釋放口 310，所述釋放口 310的寬度小于IOnm ；在步驟204中，如圖3d所示，濕法刻蝕去除PMOS柵極308和NMOS柵極308兩側(cè)的氮化硅側(cè)墻307，所述濕法刻蝕采用磷酸，所述磷酸對氮化硅的刻蝕選擇比大于介質(zhì)層和娃；在步驟205中，如圖!Be所示，在上述結(jié)構(gòu)上沉積第二介質(zhì)層311，所述第二介質(zhì)層 311為二氧化硅或低介電常數(shù)薄膜，所述第二介質(zhì)層311的厚度為3000-6000埃，所述第二介質(zhì)層311的沉積在開始階段為快速沉積，使去除側(cè)墻的部分仍然保留著孔隙；在步驟206中，如圖3f所示，采用光刻、刻蝕工藝，形成分別連通至N+源/漏區(qū)305、P+源/漏區(qū)306的接觸孔312 ；在步驟207中，如圖3g所示，在接觸孔312內(nèi)填充金屬形成互連313。本發(fā)明在CMOS制作過程中去除柵極兩側(cè)的氮化硅側(cè)墻，形成空氣側(cè)墻，空氣側(cè)墻的引入能有效減小器件的寄生電容，提高器件瞬態(tài)響應(yīng)特性，CMOS的性能得到很大的提高。 采用了空氣側(cè)墻之后，CMOS反轉(zhuǎn)延遲相對于氮化硅側(cè)墻能夠減小45%，相對于二氧化硅側(cè)墻能夠減小30% ；開關(guān)的能耗相對于氮化硅側(cè)墻能夠減小46%，相對于二氧化硅側(cè)墻能夠減小33%。從而減小反轉(zhuǎn)延遲；降低開關(guān)所需能量，減小能耗，提高CMOS的速度。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明權(quán)利要求的涵蓋范圍。
權(quán)利要求
1.一種具有空氣側(cè)墻的CMOS制作方法，其特征在于，包括以下步驟提供一硅晶片，所述硅晶片包括NMOS區(qū)和PMOS區(qū)，所述NMOS區(qū)形成有P+源/漏區(qū)和 NMOS柵極，所述PMOS區(qū)形成有N+源/漏區(qū)和PMOS柵極，所述NMOS柵極和PMOS柵極兩側(cè)都具有側(cè)墻；在上述結(jié)構(gòu)上沉積第一介質(zhì)層；化學(xué)機(jī)械研磨第一介質(zhì)層，直至去除所述側(cè)墻頂部的一部分，在側(cè)墻頂部形成釋放Π ；濕法刻蝕去除NMOS柵極和PMOS柵極兩側(cè)的側(cè)墻； 在上述結(jié)構(gòu)上沉積第二介質(zhì)層；采用光刻、刻蝕工藝，形成分別連通至N+源/漏區(qū)、P+源/漏區(qū)的接觸孔； 在接觸孔內(nèi)填充金屬形成互連。
2.根據(jù)權(quán)利要求1所述的具有空氣側(cè)墻的CMOS制作方法，其特征在于所述側(cè)墻的材料為氮化硅或二氧化硅。
3.根據(jù)權(quán)利要求1所述的具有空氣側(cè)墻的CMOS制作方法，其特征在于所述第一介質(zhì)層為二氧化硅或低介電常數(shù)薄膜，其厚度為3000-9000埃。
4.根據(jù)權(quán)利要求1所述的具有空氣側(cè)墻的CMOS制作方法，其特征在于所述第二介質(zhì)層為二氧化硅或低介電常數(shù)薄膜，其厚度為3000-6000埃。
5.根據(jù)權(quán)利要求1所述的具有空氣側(cè)墻的CMOS制作方法，其特征在于所述釋放口的寬度小于10nm。
6.根據(jù)權(quán)利要求1所述的具有空氣側(cè)墻的CMOS制作方法，其特征在于所述濕法刻蝕去除NMOS柵極和PMOS柵極兩側(cè)的側(cè)墻采用磷酸。
全文摘要
本發(fā)明涉及一種具有空氣側(cè)墻的CMOS制作方法，步驟如下提供一硅晶片，所述硅晶片包括NMOS區(qū)和PMOS區(qū)，所述NMOS區(qū)形成有P+源/漏區(qū)和NMOS柵極，所述PMOS區(qū)形成有N+源/漏區(qū)和PMOS柵極，所述NMOS柵極和PMOS柵極兩側(cè)都具有側(cè)墻；在上述結(jié)構(gòu)上沉積第一介質(zhì)層；直至去除所述側(cè)墻頂部的一部分，在側(cè)墻頂部形成釋放口；濕法刻蝕去除NMOS柵極和PMOS柵極兩側(cè)的側(cè)墻；在上述結(jié)構(gòu)上沉積第二介質(zhì)層；采用光刻、刻蝕工藝，形成分別連通至N+源/漏區(qū)、P+源/漏區(qū)的接觸孔；在接觸孔內(nèi)填充金屬形成互連，本發(fā)明在CMOS制作過程中去除柵極兩側(cè)的二氧化硅或者氮化硅側(cè)墻，形成空氣側(cè)墻，從而減小反轉(zhuǎn)延遲；降低開關(guān)所需能量，減小能耗，提高CMOS的速度。
文檔編號H01L21/8238GK102376647SQ20111037953
公開日2012年3月14日 申請日期2011年11月24日 優(yōu)先權(quán)日2011年11月24日
發(fā)明者周軍 申請人:上海華力微電子有限公司