專利名稱：半導(dǎo)體器件及制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本文討論的實施例涉及一種包括橫向擴散金屬氧化物半導(dǎo)體(LDMOS)晶體管和靜電放電(ESD)保護元件的半導(dǎo)體器件以及制造該半導(dǎo)體器件的方法。
背景技術(shù)：
迄今為止，化合物半導(dǎo)體元件已經(jīng)主要用于處理高頻帶(微波頻帶)的信號。然而，在最近幾年，已經(jīng)使用形成在半導(dǎo)體基底中的橫向擴散金屬氧化物半導(dǎo)體(LDMOS)晶體管來取代這些化合物半導(dǎo)體元件。LDMOS晶體管的優(yōu)勢在于與化合物半導(dǎo)體元件相比，可以以更低的成本制造LDMOS晶體管。此外，LDMOS晶體管的優(yōu)勢還在于可以相對容易地提高其擊穿電壓。均在內(nèi)部包括LDMOS晶體管的半導(dǎo)體器件(集成電路)廣泛用于移動電話、無線LAN設(shè)備、車載電子設(shè)備等中。此外，存在許多在芯片中包括靜電放電(ESD)保護元件的半導(dǎo)體器件，其中ESD保護元件用于防止器件的靜電擊穿。還開發(fā)了實現(xiàn)較高放電性能的晶閘管類型的ESD，其具有與LDMOS晶體管幾乎相同的結(jié)構(gòu)。專利文獻(xiàn)1 :US 專利 No. 5903032專利文獻(xiàn)2 US 專利 No. 6144070專利文獻(xiàn)3 :日本特開No. 2001-320047專利文獻(xiàn)4 日文特開No. 2002-9406
發(fā)明內(nèi)容
實施例的一個目的是提供一種半導(dǎo)體器件及一種制造半導(dǎo)體器件的方法，所述半導(dǎo)體器件包括LDMOS晶體管和ESD保護元件，所述半導(dǎo)體器件在確保期望特性的同時能夠以簡單的制造工藝制造并能夠?qū)崿F(xiàn)較高的集成。根據(jù)所公開的技術(shù)的一個方案，提供了一種包括LDMOS(橫向擴散M0S)晶體管和ESD(靜電放電)保護元件的半導(dǎo)體器件。所述LDMOS晶體管包括第一柵電極，其形成在半導(dǎo)體基底上，絕緣膜介于所述第一柵電極和所述半導(dǎo)體基底之間；第一主體區(qū)域，其通過將第一導(dǎo)電類型的雜質(zhì)注入所述半導(dǎo)體基底而形成，并布置在所述第一柵電極的一個邊緣側(cè)；第二導(dǎo)電類型的第一源極區(qū)域，其布置在所述第一主體區(qū)域的上部中；第一元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置成與所述第一柵電極重疊；第一漏極區(qū)域，其形成在所述半導(dǎo)體基底的內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且被布置在與所述第一元件隔離膜的邊緣部分接觸并與所述第一柵電極分開的位置；以及第一漂移區(qū)域，其形成在所述半導(dǎo)體基底的內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第一主體區(qū)域和所述第一漏極區(qū)域接觸。同時，所述ESD保護元件包括第二柵電極，其形成在所述半導(dǎo)體基底上，絕緣膜介于所述第二柵電極和所述半導(dǎo)體基底之間；第二主體區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第一導(dǎo)電類型的雜質(zhì)，并且被布置在所述第二柵電極的一個邊緣側(cè)；所述第二導(dǎo)電類型的第二源極區(qū)域，其布置在所述第二主體區(qū)域的上部中;第二元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置成與所述第二柵電極重疊；陽極區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第一導(dǎo)電類型的雜質(zhì)，并且被布置在與所述第二元件隔離膜的邊緣部分接觸并與所述第二柵電極分開的位置；第三元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置為鄰近所述陽極區(qū)域；第二漏極區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第三元件隔離膜接觸；以及第二漂移區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第二主體區(qū)域、所述陽極區(qū)域和所述第二漏極區(qū)域接觸。所述半導(dǎo)體器件具有Al 3A2并且BI < B 2的關(guān)系，其中Al表示所述第一柵電極和所述第一元件隔離膜的重疊長度；A2表示所述第二柵電極和所述第二元件隔離膜的重疊長度表示所述第一柵電極和所述第一漏極區(qū)域之間的距離；并且B2表示所述第二柵電極與所述陽極區(qū)域之間的距離。根據(jù)以上方案的半導(dǎo)體器件，可以同時形成LDMOS晶體管和ESD保護元件，這避免了增加制造工藝數(shù)量。此外，所述半導(dǎo)體器件獲得了期望的特性，同時抑制了元件區(qū)域的擴大。因而，可以獲得半導(dǎo)體器件的更高集成。


圖I是第一實施例的半導(dǎo)體器件的剖面視圖；圖2是第一實施例的半導(dǎo)體器件的布局；圖3的視圖說明了在LDMOS晶體管形成區(qū)域中元件隔離膜和該元件隔離膜上的柵電極的重疊長度Al以及該柵電極的邊緣部分和漏極區(qū)域之間的距離BI ;與在ESD保護元件形成區(qū)域中元件隔離膜和該元件隔離膜上的柵電極的重疊長度A2以及該柵電極的邊緣區(qū)域和陽極區(qū)域之間的距離B2之間的關(guān)系；圖4是說明ESD保護元件的操作的圖；圖5是例示擊穿電壓與柵電極和元件隔離膜的重疊長度之間的關(guān)系的圖；圖6A是根據(jù)實施例和比較例的半導(dǎo)體器件的剖面視圖，圖6B是實施例的半導(dǎo)體器件中的ESD保護元件的剖面視圖，并且圖6C是比較例的半導(dǎo)體器件中的ESD保護元件的首1J面視圖；圖I是例示了實施例中的ESD保護元件和比較例中的ESD保護元件的擊穿電壓特性的仿真結(jié)果的圖；圖8是示出了包括實施例中的半導(dǎo)體器件的電子電路的例子的電路圖；圖9A至圖91是示出了制造第一實施例的半導(dǎo)體器件的方法的剖面視圖；圖IOA至圖IOD示出了制造第二實施例的半導(dǎo)體器件的方法的剖面視圖；圖11是第二實施例的半導(dǎo)體器件的俯視圖；圖12A至圖12D是示出了制造第三實施例的半導(dǎo)體器件的方法的剖面圖；圖13是第三實施例的半導(dǎo)體器件的俯視圖；圖14是根據(jù)第四實施例的半導(dǎo)體器件的剖面視圖；以及圖15是第四實施例的半導(dǎo)體器件的俯視圖。
具體實施例方式下文中，將通過參考附圖來描述實施例。
(第一實施例)圖I是第一實施例的半導(dǎo)體器件的剖面視圖，并且圖2是該半導(dǎo)體器件的布局。在下面的描述中，第一導(dǎo)電類型是P型，第二導(dǎo)電類型是n型。然而，第一導(dǎo)電類型可以是n型，而第二導(dǎo)電類型可以是p型。如圖I和圖2中所示，元件隔離膜Ila形成在p型(第一導(dǎo)電類型)硅半導(dǎo)體基底10的預(yù)定區(qū)域中，并且限定了 LDMOS晶體管形成區(qū)域(在附圖中表示為LDMOS形成區(qū)域在下文中將應(yīng)用相同的術(shù)語)和ESD保護元件形成區(qū)域。LDMOS晶體管形成在LDMOS晶體管形成區(qū)域中，并且晶閘管型的ES D保護元件形成在ESD保護元件形成區(qū)域中。首先描述LDMOS晶體管的結(jié)構(gòu)。LDMOS晶體管形成區(qū)域被元件隔離膜Ila包圍。這種LDMOS晶體管形成區(qū)域具有通過將n型(第二導(dǎo)電類型)的雜質(zhì)引入到半導(dǎo)體基底10中而形成的漂移區(qū)域14a。此外，在半導(dǎo)體基底10的上部中的預(yù)定區(qū)域中形成跨越LDMOS晶體管形成區(qū)域的元件隔離膜lib。在半導(dǎo)體基底10上形成柵極絕緣膜17，該柵極絕緣膜17幾乎沿著LDMOS晶體管形成區(qū)域的中心延伸。柵極絕緣膜17的一部分(在圖I中是右側(cè)部分)布置在元件隔離膜Ilb上?？缭絃DMOS晶體管形成區(qū)域的柵電極18a以及布置在柵電極18a的寬度方向上的兩側(cè)的側(cè)壁21形成在柵極絕緣膜17上。此外，在柵電極18a的上表面上形成硅化物膜25b。通過弓IA P型的雜質(zhì)而形成的主體區(qū)域16a布置在柵電極18a在寬度方向的一側(cè)(在圖I和圖2中是左側(cè))。通過引入n型的雜質(zhì)而形成的源極區(qū)域19a布置在主體區(qū)域16a的上部中。在源極區(qū)域19a的上部中設(shè)置了 n型的高濃度雜質(zhì)區(qū)域23a，該高濃度雜質(zhì)區(qū)域23a中引入了比源極區(qū)域19a中更高濃度的n型的雜質(zhì)。在主體區(qū)域16a的介于n型的高濃度雜質(zhì)區(qū)域23a和元件隔離膜Ila之間的上部中設(shè)置了 p型的高濃度雜質(zhì)區(qū)域22a，高濃度雜質(zhì)區(qū)域22a中引入了比主體區(qū)域16a中更高濃度的p型的雜質(zhì)。在n型的高濃度雜質(zhì)區(qū)域23a和p型的高濃度雜質(zhì)區(qū)域22a的表面上形成硅化物膜25a。n型的高濃度雜質(zhì)區(qū)域23a和p型的高濃度雜質(zhì)區(qū)域22a通過硅化物膜25a彼此電連接。在這個實施例中，n型的高濃度雜質(zhì)區(qū)域23a和p型的高濃度雜質(zhì)區(qū)域22a彼此接觸，但是可以在這些雜質(zhì)區(qū)域23a、22a之間形成元件隔離膜。這同樣可以應(yīng)用在其它實施例中。在LDMOS晶體管形成區(qū)域中，在元件隔離膜Ilb和位于其在寬度方向上的對側(cè)(在圖I中是右側(cè))的元件隔離膜Ila之間布置了通過引入n類型雜質(zhì)而形成的漏極區(qū)域20a。在漏極區(qū)域20a的上部中設(shè)置了 n類型的高濃度雜質(zhì)區(qū)域23b，該n型的高濃度雜質(zhì)區(qū)域23b中引入了比漏極區(qū)域20a中更高濃度的n型的雜質(zhì)，并且在該n型的高濃度雜質(zhì)區(qū)域23b的表面上形成了硅化物膜25c。在LDMOS晶體管形成區(qū)域中，在半導(dǎo)體基底10的頂部形成了層間絕緣膜27，并且用該層間絕緣膜27覆蓋柵電極18a。娃化物膜25a、25b、25c分別通過導(dǎo)電插頭(conductiveplug)26a、26b、26c連接到位于層間絕緣膜27上的互連線28。接下來，描述ESD保護元件的結(jié)構(gòu)。ESD保護元件形成區(qū)域也被元件隔離膜I Ia所包圍。ESD保護元件形成區(qū)域也具有通過將n型的雜質(zhì)引入到半導(dǎo)體基底10中形成的漂移區(qū)域14b。此外，在半導(dǎo)體基底10的上部的預(yù)定區(qū)域中形成跨越ESD保護元件形成區(qū)域的元件隔離膜llc、lld。元件隔離膜IlcUld彼此平行地布置。在半導(dǎo)體基底10上形成跨越ESD保護元件形成區(qū)域的柵極絕緣膜17。將柵極絕緣膜17的一部分(在圖I中是右側(cè))布置在元件隔離膜Ilc上。在柵極絕緣膜17上形成跨越ESD保護元件形成區(qū)域的柵電極18b以及布置在柵電極18b在寬度方向上的兩側(cè)的側(cè)壁21。此外,在柵電極18b的上表面形成娃化物膜25e。通過引入p型雜質(zhì)而形成的主體區(qū)域16b布置在柵電極18b在寬度方向上的一側(cè)(在圖I和圖2中是左側(cè))。通過引入n型雜質(zhì)而形成的源極區(qū)域19b布置在主體區(qū)域16b的上部中。在源極區(qū)域19b的上部設(shè)置了 n型高濃度雜質(zhì)區(qū)域23c，該n型高濃度雜質(zhì)區(qū)域 23c引入了比源極區(qū)域19b中更高濃度的n型雜質(zhì)。在主體區(qū)域16b的位于n型高濃度雜質(zhì)區(qū)域23c和元件隔離膜Ila之間的上部中設(shè)置了 p型高濃度雜質(zhì)區(qū)域22b，該p型高濃度雜質(zhì)區(qū)域22b中引入了比主體區(qū)域16b中更高濃度的p型雜質(zhì)。在n型高濃度雜質(zhì)區(qū)域23c和p型高濃度雜質(zhì)區(qū)域22b的表面上形成硅化物膜25d。n型高濃度雜質(zhì)區(qū)域23c和p型高濃度雜質(zhì)區(qū)域22b通過該硅化物膜25d與彼此電連接。在這個實施例中，n型高濃度雜質(zhì)區(qū)域23c和p型高濃度雜質(zhì)區(qū)域22b彼此接觸，但是可以在這些雜質(zhì)區(qū)域23c、22b之間形成元件隔離膜。這同樣應(yīng)用于其它實施例。在ESD保護元件形成區(qū)域中，在元件隔離膜Ilc和元件隔離膜Ild之間形成通過引入P型雜質(zhì)而形成的陽極區(qū)域22c。在陽極區(qū)域22c的表面形成硅化物膜25f。在ESD保護元件形成區(qū)域中，在元件隔離膜Ild和位于其對側(cè)(在圖I中是右側(cè))的元件隔離膜Ila之間布置了通過引入n型雜質(zhì)而形成的漏極區(qū)域20b。在漏極區(qū)域20b的上部中設(shè)置了 n型高濃度雜質(zhì)區(qū)域23d，該n型高濃度雜質(zhì)區(qū)域23d中引入了比漏極區(qū)域20b中更高濃度的n型雜質(zhì)，并且在n型高濃度雜質(zhì)區(qū)域23d的表面上形成硅化物膜25g。在ESD保護元件形成區(qū)域中，也在半導(dǎo)體基底10的頂部中形成層間絕緣膜27，并且用該層間絕緣膜27覆蓋柵電極18b。硅化物膜25d、25e、25f、25g分別通過導(dǎo)電插頭26d、26e、26f、26g電連接到位于中間絕緣膜27上的互連線28。這里，如圖2和圖3所示，在LDMOS晶體管形成區(qū)域中，Al表示元件隔離膜Ilb與元件隔離膜Ilb上的柵電極18a重疊的部分的長度，而BI表示柵電極18a的邊緣部分和漏極區(qū)域20a之間的距離(即，與基底表面平行的方向上的距離)。此外，在ESD保護元件形成區(qū)域中，A2表示元件隔離膜Ilc與元件隔離膜Ilc上的柵電極18b重疊的部分的長度，而B2表示柵電極18b的邊緣部分與陽極區(qū)域22c之間的距離(即，與基底表面平行的方向上的距離)。在這種情況下，本實施例的半導(dǎo)體器件具有Al彡A2并且BI < B2的關(guān)系。下文中，將更詳細(xì)地描述具有上述結(jié)構(gòu)的ESD保護元件。例如，如圖3中所示的，ESD保護元件中的源極區(qū)域19b、主體區(qū)域16b和柵電極18b連接到單個端子Tl。此外，陽極區(qū)域22c和漏極區(qū)域20b連接到單個端子T2。例如，端子Tl連接到內(nèi)部電路(包括LDMOS晶體管的電路)的低電勢端子，并且端子T2連接到內(nèi)部電路的高電勢端子。圖4是說明ESD保護元件的操作的圖，其中電壓在橫軸上，電流在縱軸上。這里，半導(dǎo)體器件的內(nèi)部電路中的操作電壓(在正常操作中施加在端子Tl和端子T2之間的最高電壓)由Vdd表示，ESD保護元件的操作開始電壓由Vtl表示，并且擊穿內(nèi)部電路的電壓(下文中稱為擊穿電壓)由Vddmax表示。重要的是，ESD保護元件的操作開始電壓Vtl高于內(nèi)部電路的操作電壓Vdd并小于擊穿電壓
Vddmax °
當(dāng)施加到內(nèi)部電路的電壓小于操作開始電壓Vtl時，ESD保護元件處于斷開狀態(tài)。當(dāng)由于靜電等將更高的電壓施加在端子Tl和端子T2之間時，ESD保護元件變成導(dǎo)通狀態(tài)，并且電流流入ESD保護元件。此時，流過ESD保護元件的電流使得端子Tl和端子T2之間的電壓發(fā)生改變。這里，重要的是，即使端子Tl和端子T2之間的峰值電壓也不超過擊穿電
壓 Vddmx。當(dāng)在端子Tl和端子T2之間施加電壓時,耗盡層(depletion layer)在主體區(qū)域16b和漂移區(qū)域14b之間擴展，并且耗盡層在漂移區(qū)域14b和陽極區(qū)域22c之間擴展。因此，更有可能發(fā)生穿通(punch-through)。穿通是一種介于主體區(qū)域16b和漂移區(qū)域14b之間的耗盡層與介于漂移區(qū)域14b與陽極區(qū)域22c之間的耗盡層彼此連接以使得大電流流入的現(xiàn)象。用于阻止穿通的一個可能方法是使得ESD保護元件形成區(qū)域中的漂移區(qū)域14b的雜質(zhì)濃度高于LDMOS晶體管形成區(qū)域中的漂移區(qū)域14a的雜質(zhì)濃度。然而，在這種情況中，由于降低了主體區(qū)域16b和漂移區(qū)域14b之間的結(jié)擊穿電壓(junction breakdownvoltage)，所以雖然阻止了穿通，但ESD保護元件的操作開始電壓Vtl可能變得小于LDMOS晶體管的操作電壓VDD。此外，還引起了另一個問題，即制造工藝的數(shù)量的增加。用于阻止穿通的另一可能的方法是增加主體區(qū)域16b和陽極區(qū)域22c之間的距離。然而，主體區(qū)域16b和陽極區(qū)域22c之間的距離的簡單增加可能會提高主體區(qū)域16b和漂移區(qū)域14b之間的結(jié)擊穿電壓，從而使的ESD保護元件的操作開始電壓Vtl高于內(nèi)部電路的擊穿電壓VDDMAX。另外，這種方法會阻止實現(xiàn)半導(dǎo)體器件的更高集成。在LDMOS晶體管中，主體區(qū)域和漂移區(qū)域之間的結(jié)擊穿電壓在很大程度上取決于元件隔離膜與柵電極重疊的部分的長度(重疊長度)。圖5是例示了擊穿電壓與柵電極和元件隔離膜的重疊長度之間的關(guān)系的圖，其中擊穿電壓在垂直軸上，重疊長度在水平軸上。從圖5可以看出，主體區(qū)域16a或16b和漂移區(qū)域14a或14b之間的結(jié)擊穿電壓取決于柵電極18a或18b和元件隔離膜Ilb或Ilc的重疊長度。這是因為，施加到柵電極18a或18b的電壓大大地影響了耗盡層在漂移區(qū)域14a或14b中的擴展。當(dāng)使重疊長度A2大于重疊長度Al (Al < A2)時，ESD保護元件中的漂移區(qū)域14b和主體區(qū)域16b之間的結(jié)擊穿電壓變得大于LDMOS晶體管中的漂移區(qū)域14a和主體區(qū)域16a之間的結(jié)擊穿電壓。因此，在一些情況中，ESD保護元件的操作開始電壓Vtl可以變得大于內(nèi)部電路的擊穿電壓V
DDMAX0在本實施例中，為了阻止這一點，將ESD保護元件中的柵電極18b和元件隔離膜IlC的重疊長度A2設(shè)置為等于或略小于LDMOS中的柵電極18a和元件隔離膜Ilb的重疊長度A2(A1彡A2)。采用這種設(shè)置，使得ESD保護元件中的主體區(qū)域16b和漂移區(qū)域14b之間的結(jié)擊穿電壓等于或略小于LDMOS晶體管中的主體區(qū)域16a和漂移區(qū)域14a之間的結(jié)擊穿電壓。
在本實施例中，增 加了柵電極18b的邊緣部分與陽極區(qū)域22c之間的距離，以阻止穿通的出現(xiàn)。在一些情況中，根據(jù)制造條件，柵電極18b的邊緣部分與陽極區(qū)域22c之間的距離的增加可能提高主體區(qū)域16b和漂移區(qū)域14b之間的結(jié)擊穿電壓。然而，與改變柵電極和元件隔離膜的重疊長度的情況相比，這種影響會更小。如上文所描述的，增加了柵電極18b的邊緣部分與陽極區(qū)域22c之間的距離。與簡單地增加主體區(qū)域和陽極區(qū)域之間的距離的情況相比，這種增加更能抑制ESD保護元件形成區(qū)域的擴大。以這種方式，半導(dǎo)體器件獲得了期望的特性，同時實現(xiàn)了較高的集成。下文中，將與比較例進行比較地說明根據(jù)實施例的半導(dǎo)體器件的ESD保護元件的特性。圖6A是實施例和比較例中的半導(dǎo)體器件的LDMOS晶體管的剖面視圖，圖6B是實施例中的半導(dǎo)體器件的ESD保護元件的剖面視圖，并且圖6C是比較例中的半導(dǎo)體器件的ESD保護元件的剖面視圖。在圖6A至圖6C中，與圖I中的部分相同的部分由相同的附圖標(biāo)記表示。此外，在圖6A至圖6C中，省略了對硅化物膜、層間絕緣膜等的說明。下文中，實施例中的半導(dǎo)體器件的ESD保護元件簡單地稱為實施例中的ESD保護元件，并且比較例中的半導(dǎo)體器件的ESD保護元件簡單地稱為比較例中的ESD保護元件。實施例和比較例中的半導(dǎo)體器件的ESD保護元件在形狀和大小方面相同。在實施例中的ESD保護元件中(參見圖6B)，陽極區(qū)域22c與元件隔離膜IlcUld接觸。另一方面，在比較例中的ESD保護元件中(參見圖6C)，因為元件隔離膜Ilc具有較小的寬度，所以陽極區(qū)域22d與元件隔離膜Ilc分開。實施例中的ESD保護元件和比較例子中的ESD保護元件在其它部分是相同的。圖7是示出了實施例中的ESD保護元件以及比較例中的ESD保護元件的擊穿電壓特性的仿真結(jié)果的圖，其中，柵電極和陽極區(qū)域之間的距離在水平軸上，并且擊穿電壓在垂直軸上。這里，在實施例的ESD保護元件和比較例中的ESD保護元件中，柵電極18b和元件隔離膜Ilc的重疊長度都是0.75pm。圖7還例示了 LDMOS晶體管的擊穿電壓特性。在LDMOS晶體管的情況中，水平軸表示柵電極和漏極區(qū)域之間的距離。從圖7可以看出，如果將柵電極18b和陽極區(qū)域22c之間的距離設(shè)置為大約
I.Oym或更長，則阻止了實施例中的ESD保護元件產(chǎn)生穿通。相反，當(dāng)柵電極18b和陽極區(qū)域22d之間的距離大約為I. Oiim時，比較例中的ESD保護元件產(chǎn)生穿通，因此可能需要將該ESD保護元件構(gòu)造成在柵電極18b和陽極區(qū)域22d之間具有被設(shè)置為大約I. 5 y m或更長的距離以阻止穿通。這是因為，在比較例中的ESD保護元件中，陽極區(qū)域22d與元件隔離膜Ilc分開，因而與實施例中的ESD保護元件相比，漂移區(qū)域14b和陽極區(qū)域22d之間的耗盡層更可能向著主體區(qū)域16b擴展。從圖7可以看出，即使在改變了柵電極18b和陽極區(qū)域22c之間的距離時，實施例中的ESD保護元件也具有幾乎恒定的操作開始電壓Vtl ( = BVsd)。換句話說,操作開始電壓Vtl由柵電極18b和元件隔離膜Ilc的重疊長度決定，而與柵電極18b與陽極區(qū)域22c之間的距離無關(guān)。圖8是示出了包括本實施例中的半導(dǎo)體器件的電子電路的例子的電路圖。輸出電路30包括p型LDMOS晶體管31a和n型LDMOS晶體管31b。p型LMOS晶體管31a的源極、柵極和主體連接到高電勢電源端子33，而n型LMOS晶體管31b的源極、柵極和主體連接到低電勢電源端子35。P型LDMOS晶體管31a的漏極和n型晶體管31b的漏極都連接到輸出端子34。 第一 ESD保護元件32a和第二 ESD保護元件32b布置在輸出電路30的前級(在端子33、35側(cè))中。第一 ESD保護元件32a連接在高電勢電源端子33和輸出端子34之間，而第二 ESD保護元件32b連接在輸出端子34和低電勢電源端子35之間。在圖8中，在第一 ESD保護元件32a中，節(jié)點NI表示陽極區(qū)域22c上的硅化物膜25f(參見圖I)，并且節(jié)點N2表示漏極區(qū)域20b上的硅化物膜25g。此外，節(jié)點N3表示漂移區(qū)域14b，并且節(jié)點N4表示主體區(qū)域16b。節(jié)點N5、N6分別表示p型高濃度雜質(zhì)區(qū)域22b和n型高濃度雜質(zhì)區(qū)域23c上的硅化物膜25d。晶體管Ql由陽極區(qū)域22c、漂移區(qū)域14b和主體區(qū)域16b形成，而晶體管Q2由漂移區(qū)域14b、主體區(qū)域16b和源極區(qū)域19b形成。此外，電阻器Rl由漂移區(qū)域14b形成，而電阻器R2由主體區(qū)域16b形成。在圖8的電路中，當(dāng)在高電勢電源端子33和輸出端子34之間，或者在輸出端子34和低電勢電源端子35之間施加正常電壓(內(nèi)部電路的操作電壓)時，晶體管Q1、Q2處于斷開狀態(tài)。此時，向內(nèi)部電路(輸出電路30和后續(xù)電路)供應(yīng)正常電壓。當(dāng)由于例如靜電等在高電勢電源端子33和輸出端子34之間，或者在輸出端子34和低電勢電源端子35之間施加高電壓時，開啟晶體管Ql、Q2，并且電流流入ESD保護元件31a、31b。這降低了施加到內(nèi)部電路的電壓，并避免了內(nèi)部電路的擊穿。圖9A至圖91的剖面視圖按照制造工藝的順序示出了制造第一實施例的半導(dǎo)體器件的方法。將通過參考這些附圖來描述制造第一實施例的半導(dǎo)體器件的方法。開始，如圖9A所示，準(zhǔn)備p型硅半導(dǎo)體基底10。然后，通過使用已知的淺溝隔離(STI)方法來在半導(dǎo)體基底10中形成限定LDMOS晶體管形成區(qū)域和ESD保護元件形成區(qū)域的元件隔離膜11a。同時，在LDMOS晶體管形成區(qū)域中形成元件隔離膜11b，并且在ESD保護元件形成區(qū)域中形成元件隔離膜llc、lld。具體地，通過使用光刻方法和蝕刻方法，在半導(dǎo)體基底10中按預(yù)定模式形成例如深度為350nm的溝道。然后，將諸如氧化硅或氮化硅的絕緣物質(zhì)填入這些溝道中，以形成元件隔離膜Ila和元件隔離膜I lb、I lc、I Id。在本實施例中，在LDMOS晶體管形成區(qū)域中，元件隔離膜Ilb和一側(cè)(在圖9A中是左側(cè))的元件隔離膜Ila之間的距離是2.8 iim，并且元件隔離膜Ilb和另一側(cè)(在圖9A中是右側(cè))的元件隔離膜Ila之間的距離是1.62 iim。此外，元件隔離膜Ilb的寬度是L 5 u m0此外，在本實施例中，在ESD保護元件形成區(qū)域中，元件隔離膜Ilc和一側(cè)(在圖9A中是左側(cè))的元件隔離膜Ila之間的距離是2. 8 y m，并且元件隔離膜Ilc和元件隔離膜Ild之間的距離是1.62 iim，并且元件隔離膜Ild和另一側(cè)(在圖9A中是右側(cè))的元件隔離膜Ila之間的距離是1.62iim。此外，元件隔離膜Ilc的寬度是3 y m，而元件隔離膜Ild的寬度是0. 24 u mo在如上所述地形成元件隔離膜Ila和元件隔離膜llb、llc、lld之后，對半導(dǎo)體基底10的表面進行熱氧化，以形成厚度例如為IOnm的氧化膜13。
接下來，將說明為了獲得圖9B中的結(jié)構(gòu)所執(zhí)行的工藝。在上面的工藝中形成氧化膜13之后，將光刻膠施敷到氧化膜13上，以形成光刻膠膜(未示出)。然后，在光刻膠膜上執(zhí)行曝光和顯影工藝，以在與LDMOS晶體管形成區(qū)域和ESD保護元件形成區(qū)域相對應(yīng)的位置處向光刻膠膜提供開口部分。之后，通過開口部分向半導(dǎo)體基底10注入n型雜質(zhì)離子。在上面的工藝中，將P(磷)離子作為n型雜質(zhì)兩次注入到半導(dǎo)體基底10中。例如，第一次離子注入條件是注入能量為2. OMeV和劑量為2. 5 X IO12CnT2，第二次離子注入條件是注入能量為500KeV和劑量為1.5X1012cm_2。順便提及，可以通過執(zhí)行兩次或更多次的上述的離子注入或通過執(zhí)行一次離子注入來完成向半導(dǎo)提基底10注入離子的工藝。以這種方式，在LDMOS晶體管形成區(qū)域中形成了 n型漂移區(qū)域14a，并且在ESD保護元件形成區(qū)域中形成了 n型漂移區(qū)域14b。然后，移除光刻膠膜。下文中，將描述為了獲得圖9C中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成漂移區(qū)域14a、14b之后，將光刻膠施敷到氧化物膜13上，以形成光刻膠膜15。然后，通過曝光和顯影工藝來處理光刻膠膜15，并在預(yù)定的區(qū)域向光刻膠膜15提供開口部分。之后，通過開口部分向半導(dǎo)體基底10 (漂移區(qū)域14a、14b)注入p型雜質(zhì)離子。以這種方式，在LDMOS晶體管形成區(qū)域中形成P型主體區(qū)域16a，并且在ESD保護元件形成區(qū)域中形成p型主體區(qū)域16b。在上面的工藝中，通過將B(硼)用作p型雜質(zhì)來執(zhí)行三次離子注入。例如，第一次離子注入條件是注入能量為420keV和劑量為I X IO13Cm-2,第二次離子注入條件是注入能量為150KeV和劑量為5 X IO12CnT2，并且第三次離子注入條件是注入能量為15KeV和劑量為I X IO13Cm 2O注入到各個主體區(qū)域16a、16b中的劑量對晶體管的閾值電壓具有影響?？梢酝ㄟ^執(zhí)行兩次或更多次上述的離子注入或通過執(zhí)行一次離子注入來完成用于形成主體區(qū)域16a、16b的離子注入。LDMOS晶體管形成區(qū)域中的主體區(qū)域16a與元件隔離膜Ila接觸，但是與元件隔離膜Ilb分開。ESD保護元件形成區(qū)域中的主體區(qū)域16b也與元件隔離膜Ila接觸，但是與隔尚膜Ilc分開。接下來，將描述為了獲得圖9D中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成主體區(qū)域16a、16b之后，移除用于形成主體區(qū)域16a、16b的光刻膠膜15。然后，執(zhí)行溫度例如為1000°C的熱處理以激活雜質(zhì)。隨后，移除被離子注入等破壞的絕緣膜13。之后，再次對半導(dǎo)體基底10的表面進行熱氧化，以形成柵極絕緣膜17。在本實施例中，柵極絕緣膜17的厚度為 16nm。接下來，通過使用CVD方法，在柵極絕緣膜17上形成厚度例如為180nm的多晶硅膜。然后，通過使用光刻方法和蝕刻方法來對多晶硅膜進行構(gòu)圖，從而在LDMOS晶體管形成區(qū)域中形成柵電極18a，并在ESD保護元件形成區(qū)域中形成柵電極18b。在該工藝中，形成柵電極18a，使得當(dāng)從上面觀看柵電極18a時，其在寬度方向上 的一個端部與主體區(qū)域16a重疊，而其另一個端部與元件隔離膜Ilb重疊。此外，形成柵電極18b，使得當(dāng)從上面觀看柵電極18b時，其一個端部與主體區(qū)域16b重疊，而其另一個端部與元件隔離膜Ilc重疊。這里，將柵電極18b和元件隔離膜Ilc的重疊長度設(shè)置為等于柵電極18a和元件隔離膜Ilb的重疊長度?？梢詫烹姌O18b和元件隔離膜Ilc的重疊長度設(shè)置為略小于柵電極18a和元件隔離膜Ilb的重疊長度。下文中，將說明為了獲得圖9E中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成柵電極18a、18b之后，在半導(dǎo)體基底10的頂部形成具有預(yù)定圖案的開口部分的光刻膠膜(未示出)。然后，然后通過光刻膠膜的開口部分將n型雜質(zhì)離子注入到半導(dǎo)體基底10中，以形成源極區(qū)域19a、19b和漏極區(qū)域20a、20b。這里，在注入能量例如為35keV且劑量為3. 7 X IO1W2的條件下，通過將P (磷)用作n型雜質(zhì)來執(zhí)行離子注入。 在主體區(qū)域16a的上部中在從上面觀看時鄰近于柵電極18a并與元件隔離膜Ila分開的位置處，形成源極區(qū)域19a。類似地，在主體區(qū)域16b的上部中在從上面觀看時鄰近于柵電極18b并與元件隔離膜Ila分開的位置處，形成源極區(qū)域1%。此外，在元件隔離膜Ilb和元件隔離膜Ila之間形成漏極區(qū)域20a，并且在元件隔離膜Ild和元件隔離膜Ila之間形成漏極區(qū)域20b。接下來，將說明為了獲得圖9F中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b之后，移除用于形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b的光刻膠膜。然后，例如通過使用CVD方法在半導(dǎo)體基底10的整個上側(cè)形成由氧化硅、氮化硅等制成的厚度為IOOnm的絕緣膜。之后，利用各向異性蝕刻來處理該絕緣膜，并且留下的絕緣膜成為柵電極18a、18b中每一方的兩側(cè)的側(cè)壁21。之后，通過蝕刻將柵極絕緣膜的未被柵電極18a、18b和側(cè)壁21覆蓋的部分移除。隨后，將說明為了獲得圖9G中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中對柵極絕緣膜17進行蝕刻之后，在半導(dǎo)體基底10上形成具有預(yù)定圖案的開口部分的光刻膠膜(未示出)。之后,通過光刻膠膜的開口部分將P型雜質(zhì)注入到半導(dǎo)體基底10中，以形成p型高濃度雜質(zhì)區(qū)域22a、22b和陽極區(qū)域22c。在注入能量為5keV且劑量為2 X IO15CnT2的條件下，通過將B (硼)用作p型雜質(zhì)來執(zhí)行這里的離子注入。在LDMOS晶體管形成區(qū)域中，在主體區(qū)域16a的介于源極區(qū)域19a和元件隔離膜Ila之間的表面部分上形成p型高濃度雜質(zhì)區(qū)域22a。此外，在ESD保護元件形成區(qū)域中，在主體區(qū)域16b的介于源極區(qū)域19b和元件隔離膜Ila之間的表面部分上形成P型高濃度雜質(zhì)區(qū)域22b，并且在元件隔離膜Ilc和元件隔離膜Ild之間形成陽極區(qū)域22c。接下來，將說明為了獲得圖9中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成p型高濃度雜質(zhì)區(qū)域22a、22b以及陽極區(qū)域22c之后，移除用于形成p型高濃度雜質(zhì)區(qū)域22a、22b和陽極區(qū)域22c的光刻膠膜。然后，在形成覆蓋半導(dǎo)體基底10的整個上側(cè)的光刻膠膜之后，在光刻膠膜上執(zhí)行曝光和顯影工藝，以在光刻膠膜中提供開口部分。之后，通過開口部分將n型雜質(zhì)注入到半導(dǎo)體基底10的表面中，以形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d。在注入能量為5keV且劑量為2X IO15CnT2的條件下，通過將P(磷)用作n型雜質(zhì)來執(zhí)行這里的離子注入。在源極區(qū)域19a的在p型高濃度雜質(zhì)區(qū)域22a和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23a，并且在漏極區(qū)域20a的表面部分中形成n型高濃度雜質(zhì)區(qū)域23b。此外，在源極區(qū)域19b的介于p型高濃度雜質(zhì)區(qū)域22b和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23c，并且在漏極區(qū)域20b的表面部分中形成n型高濃度雜質(zhì)區(qū)域23d。接下來，將說明為了獲得圖91中的接口所執(zhí)行的工藝。在上述工藝中形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d之后，移除用于形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d的光刻膠膜。然后，執(zhí)行溫度例如為10 00°C的熱處理以激活雜質(zhì)。之后，在半導(dǎo)體基底10的整個上側(cè)形成由Co(鈷)等制成的金屬膜，并利用熱處理來處理該金屬膜。通過這種熱處理，半導(dǎo)體基底10的表面以及柵電極18a、18b的表面中的硅與金屬膜中的金屬元素進行反應(yīng)，以生成硅化物(siliside)。然后，移除留下來的未反應(yīng)的金屬膜。以這種方式，在LDMOS晶體管形成區(qū)域中，在p型高濃度雜質(zhì)區(qū)域22a和n型高濃度雜質(zhì)區(qū)域23a的表面上形成硅化物膜25a，并且在柵電極18a的上表面上形成硅化物膜25b。此外，在n型高濃度雜質(zhì)區(qū)域23b的表面上形成硅化物膜25c。同時，在ESD保護元件形成區(qū)域中，在p型高濃度雜質(zhì)區(qū)域22b和n型高濃度雜質(zhì)區(qū)域23c的表面上形成硅化物膜25d，并且在柵電極18b的上表面上形成硅化物膜25c。此夕卜，在陽極區(qū)域22c的表面上形成硅化物膜25f，并且在n型高濃度雜質(zhì)區(qū)域23d的表面上形成娃化物膜25g。然后，通過使用CVD方法等，在半導(dǎo)體基底10的整個上側(cè)上沉積例如諸如氧化硅或氮化硅之類的絕緣物質(zhì)，從而形成層間絕緣膜27。層間絕緣膜27可以由單個絕緣膜或由兩個或更多個絕緣膜得層疊形成。之后，通過CMP方法對層間絕緣膜27的表面進行拋光(polishing)和平坦化(flattening)。之后，通過使用光刻方法和蝕刻方法，形成接觸孔(contact hall)，所述接觸孔分別從層間絕緣膜27向下延伸到硅化物膜25a、25b、25c、25d、25e、25f、25g。然后，將如W (鎢)的導(dǎo)電材料填入這些接觸孔中，以形成導(dǎo)電插頭26a、26b、26c、26d、26e、26f、26g。然后，在半導(dǎo)體基底10的整個上側(cè)上由鋁等形成導(dǎo)電膜，并且之后，通過使用光刻方法和蝕刻方法來對導(dǎo)電膜進行構(gòu)圖。以這種方式，以預(yù)定圖案形成互連線28的第一層。隨后，反復(fù)地執(zhí)行層間絕緣膜形成工藝、導(dǎo)電插頭形成工藝和互連線層形成工藝，以形成多層互連線結(jié)構(gòu)。然后，在多層互連線結(jié)構(gòu)上形成保護膜。之后，通過使用光刻方法和蝕刻方法，來對引出電極(lead electrode)上的保護膜進行蝕刻。以這種方式，完成了根據(jù)本實施例的包括LDMOS晶體管和ESD保護元件的半導(dǎo)體器件。由于LDMOS晶體管和ESD保護元件同時形成，因此本實施例涉及少量的制造工藝。因而，本實施例產(chǎn)生了降低制造成本的效果。(第二實施例)圖IOA到圖IOD是按照制造工藝的順序示出制造第二實施例的半導(dǎo)體器件的方法的剖面視圖。圖11是根據(jù)第二實施例的半導(dǎo)體器件的俯視圖。開始，如圖IOA所示，準(zhǔn)備p型硅半導(dǎo)體基底10。然后，按照與第一實施例相同的方法，在半導(dǎo)體基底10中形成元件隔離膜11a，用于限定LDMOS晶體管形成區(qū)域和ESD保護元件形成區(qū)域。而且同時，在LDMOS晶體管形成區(qū)域中形成元件隔離膜11b，并且在ESD保護元件形成區(qū)域中形成元件隔離膜llc、lld。然后，對半導(dǎo)體基底10的表面進行熱氧化，以形成氧化物膜13。
接下來，將說明為了獲得圖IOB中的結(jié)構(gòu)所執(zhí)行的工藝。在上面的工藝中形成氧化物膜13之后，在氧化物膜13上形成光刻膠膜(未示出)。然后，通過曝光和顯影工藝來處理光刻膠膜，并因而在預(yù)定區(qū)域中向光刻膠膜提供開口部分。之后，通過開口部分向半導(dǎo)體基底10注入n型雜質(zhì)離子。在注入能量為300keV到2. OMeV且劑量為IO12CnT2到3 X IO13CnT2條件下，通過將P(磷)用作n型雜質(zhì)來之執(zhí)行此處的離子注入。這種離子注入可以通過執(zhí)行一次離子注入或者兩次或更多次離子注入來完成。然后，移除光刻膠膜。以這種方式，在LDMOS晶體管形成區(qū)域中形成漂移區(qū)域34a，并且在ESD保護元件形成區(qū)域中形成漂移區(qū)域34b。如圖IOB所示，LDMOS晶體管形成區(qū)域中的漂移區(qū)域34a包圍著元件隔離膜11b，并且與一側(cè)(在圖IOB中是左側(cè))的元件隔離膜Ila分開，但是與另一側(cè)(在圖IOB中是右側(cè))的元件隔離膜Ila接觸。此外，如圖IOB所示，ESD保護元件形成區(qū)域中的漂移區(qū)域34b包圍著元件隔離膜llc、lld，并且與一側(cè)(在圖IOB中是左側(cè))的元件隔離膜Ila分開，但是與另一側(cè)(在圖IOB中是右側(cè))的元件隔離膜Ila接觸。接下來，將說明為了獲得圖IOC中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成漂移區(qū)域34a、34b之后，在氧化物膜13上形成光刻膠膜(未示出)，并且通過曝光和顯影工藝來處理光刻膠膜，從而在預(yù)定區(qū)域向光刻膠膜提供開口部分。之后，通過開口部分將P型雜質(zhì)離子注入到半導(dǎo)體基底10中。由此，在LDMOS半導(dǎo)體形成區(qū)域中形成p型主體區(qū)域16a，并且在ESD保護元件形成區(qū)域中形成p型主體區(qū)域16b。這里，在注入能量為150keV到500keV且劑量為IO12CnT2到3 X IO13CnT2條件下，通過將B(硼)用作p型雜質(zhì)來將離子注入到半導(dǎo)體基底10中。這種離子注入可以通過執(zhí)行一次離子注入或者兩次或更多次離子注入來完成。在本實施例中，在LDMOS晶體管形成區(qū)域中，在漂移區(qū)域34a和位于其一側(cè)(在圖IOC中是左側(cè))的元件隔離膜Ila之間形成主體區(qū)域16a。在ESD保護元件形成區(qū)域中，在漂移區(qū)域34b和位于其一側(cè)(在圖IOC中是左側(cè))的元件隔離膜Ila之間形成主體區(qū)域16b。隨后，將說明為了獲得圖IOD中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成主體區(qū)域16a、16b之后,移除用于形成主體區(qū)域16a、16b的光刻膠膜。然后，以與第一實施例相同的方式，執(zhí)行溫度例如為1000°C的熱處理以激活雜質(zhì)。在移除絕緣膜13之后，再次執(zhí)行熱處理，以對基底10的表面進行熱氧化，從而形成柵極絕緣膜17。之后，在柵極絕緣膜17上形成例如由多晶硅制成的柵電極18a、18b。在這種情況中，形成柵電極18a，使得當(dāng)從上面觀看柵電極18a時，其在寬度方向上的一個端部與主體區(qū)域16a重疊，而其另一個端部與元件隔離膜Ilb重疊。同時，形成柵電極18b，使得當(dāng)從上面觀看柵電極18b時，其在寬度方向上的一個端部與主體區(qū)域16b重疊，而其另一個端部與元件隔離膜Ilc重疊。還是在本實施例中，重要的是，柵電極18b和元件隔離膜Ilc的重疊長度(在圖11中是A2)等于或略小于柵電極18a和元件隔離膜Ilb的重疊長度(在圖11中是Al)(Al彡A2)。此外，同樣重要的是，柵電極18b的邊緣部分和另一側(cè)上的元件隔離膜Ilc的邊緣部分之間的距離(在圖11中是B2)大于柵電極18a的邊緣部分與另一側(cè)上的元件隔離膜Ilb的邊緣部分之間的距離(在圖11中是BI) (BI < B2) o然后，在半導(dǎo)體基底10上形成光刻膠膜，然后通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。之后，通過開口部分將n型雜質(zhì)離子注入到半導(dǎo)體基底10中，以形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b。在主體區(qū)域16 a的上部中，在當(dāng)從上面觀看時鄰近于柵電極18a并與元件隔離膜Ila分開的位置處形成源極區(qū)域19a。類似地，在主體區(qū)域16b的上部中，在當(dāng)從上面觀看時鄰近于柵電極18b并與元件隔離膜Ila分開的位置處形成源極區(qū)域1%。同時，在元件隔離膜Ilb和元件隔離膜Ila之間形成漏極區(qū)域20a，并且在元件隔離膜Ild和元件隔離膜Ila之間形成漏極區(qū)域20b。在移除用于形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b的光刻膠膜之后，在半導(dǎo)體基底10的整個上側(cè)形成絕緣膜。通過各向異性蝕刻來處理該絕緣膜，以在各柵電極18a、18b的兩側(cè)形成側(cè)壁21。之后，通過蝕刻來移除柵極絕緣膜17的未被柵電極18a、18b和側(cè)壁21覆蓋的部分。隨后，在半導(dǎo)體基底10上形成光刻膠膜，并通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。之后，通過開口部分將P型雜質(zhì)離子注入到半導(dǎo)體基底10中，以形成p型高濃度雜質(zhì)區(qū)域22a、22b以及陽極區(qū)域22c。在這種情況中，在LDMOS晶體管形成區(qū)域中，在主體區(qū)域16a的介于源極區(qū)域19a與元件隔離膜Ila之間的表面部分中形成p型高濃度雜質(zhì)區(qū)域22a。同時，在ESD保護元件形成區(qū)域中，在主體區(qū)域16b的介于源極區(qū)域19b與元件隔離膜Ila之間的表面部分中形成P型高濃度雜質(zhì)區(qū)域22b。在元件隔離膜Ilc和元件隔離膜Ild之間形成陽極區(qū)域22c。在形成p型高濃度雜質(zhì)區(qū)域22a、22b以及陽極區(qū)域22c之后，移除用于形成p型高濃度雜質(zhì)區(qū)域22a、22b以及陽極區(qū)域22c的光刻膠膜。然后，在半導(dǎo)體基底10上形成光刻膠膜，然后通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。之后，通過開口部分將n型雜質(zhì)注入到半導(dǎo)體基底10中，以形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d。在這種情況中，在源極區(qū)域19a的介于p型高濃度雜質(zhì)區(qū)域22a和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23a，并且在漏極區(qū)域20a的表面部分中形成n型高濃度雜質(zhì)區(qū)域23b。同時，在源極區(qū)域19b的介于p型高濃度雜質(zhì)區(qū)域22b和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23c。在漏極區(qū)域20b的表面部分中形成n型高濃度雜質(zhì)區(qū)域23d。在形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d之后，移除用于形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d的光刻膠膜，然后，執(zhí)行溫度例如為1000°C的熱處理以激活雜質(zhì)。后續(xù)的硅化物膜形成工藝、層間絕緣膜形成工藝以及導(dǎo)電插頭和互連線形成工藝與第一實施例相同，并且因此在本文省略對它們的描述。還是在本實施例中，將ESD保護元件中的柵電極18b和元件隔離膜Ilc的重疊長度A2設(shè)置為等于或略小于LDMOS晶體管中的柵電極18a和元件隔離膜Ilb的重疊長度Al (Al彡A2)。此外，將ESD保護元件中的柵電極18b的邊緣部分和陽極區(qū)域22c之間的距離B2設(shè)置為大于LDMOS晶體管中的柵電極18a的邊緣部分與漏極區(qū)域20a之間的距離BI (BI < B2)。與第一實施例的情況相同，這些設(shè)置可以使得ESD保護元件能夠阻止內(nèi)部電路由于靜電等被擊穿，并且還允許半導(dǎo)體器件實現(xiàn)更高的集成。此外，在本實施例的半導(dǎo)體器件中，LDMOS晶體管和ESD保護元件同時形成，這產(chǎn)生了避免制造工藝數(shù)量增加從而降低了制造成本的效果。(第三實施例)圖12A至圖12D是按照制造工藝的順序示出了制造第三實施例的半導(dǎo)體器件的方法的剖面視圖。圖13是第三實施例的半導(dǎo)體器件的俯視圖。首先，如圖12A所示，準(zhǔn)備p型硅半導(dǎo)體基底10。然后，與第一實施例的情況相同， 在半導(dǎo)體基底10中形成元件隔離膜11a，以限定LDMOS晶體管形成區(qū)域和ESD保護元件形成區(qū)域。還是在該工藝中，在LDMOS晶體管形成區(qū)域中形成元件隔離膜11b，并且在ESD保護元件區(qū)域中形成元件隔離膜llc、lld。然后，對半導(dǎo)體基底10的表面進行熱氧化以形成氧化物膜13。接下來，將說明為了獲得圖12B中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成氧化物膜13之后，在氧化物膜13上形成光刻膠膜(未示出)。然后，通過曝光和顯影工藝來處理光刻膠膜，以在預(yù)定區(qū)域向光刻膠膜提供開口部分。之后，通過開口部分向半導(dǎo)體基底10注入P型雜質(zhì)離子。在該工藝中，在注入能量為1501 ^至1.0116￥且劑量為IO12CnT2到3X IO13CnT2條件下，通過將B(硼)用作p型雜質(zhì)來執(zhí)行離子注入。這種離子注入可以通過執(zhí)行一次離子注入或者兩次或更多次離子注入來完成。之后，移除光刻膠膜。以這種方式，在LDMOS晶體管形成區(qū)域中形成p型主體區(qū)域46a，并且在ESD保護元件形成區(qū)域中形成p型主體區(qū)域46b。接下來，將說明為了獲得圖12C中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成主體區(qū)域46a、46b之后，在氧化物膜13上形成光刻膠膜，然后通過曝光和顯影工藝來處理光刻膠膜，以在預(yù)定區(qū)域向光刻膠膜提供開口部分。之后，通過開口部分向主體區(qū)域46a、46b注A n型雜質(zhì)離子，以在LDMOS晶體管形成區(qū)域中形成n型漂移區(qū)域44a，并在ESD保護元件區(qū)域中形成n型漂移區(qū)域44b。如圖12C所示，LDMOS晶體管形成區(qū)域中的漂移區(qū)域44a包圍著元件隔離膜11b，并且與一側(cè)(在圖12C中是左側(cè))的元件隔離膜Ila分開，但是與另一側(cè)(在圖12C中是右側(cè))的元件隔離膜Ila接觸。此外，如圖12C所示，ESD保護元件形成區(qū)域中的漂移區(qū)域44b包圍著元件隔離膜llc、lld，并且與一側(cè)(在圖12C中是左側(cè))的元件隔離膜Ila分開，但是與另一側(cè)(在圖12C中是右側(cè))的元件隔離膜Ila接觸。接下來，將說明為了獲得圖12D中的結(jié)構(gòu)所執(zhí)行的工藝。在上述工藝中形成漂移區(qū)域44a、44b之后，移除用于形成漂移區(qū)域44a、44b的光刻膠膜。然后，與第一實施例的情況相同，執(zhí)行溫度例如為1000°C的熱處理以激活雜質(zhì)。然后，移除絕緣膜13，并且再次執(zhí)行熱處理以對基底10的表面進行熱氧化，從而形成柵極絕緣膜17。隨后，在柵極絕緣膜17上形成例如由多晶硅制成的柵電極18a、18b。在這種情況中，形成柵電極18a，使得當(dāng)從上面觀看柵電極18a時，其在寬度方向上的一個端部與主體區(qū)域46a重疊，而其另一個端部與元件隔離膜Ilb重疊。同時，形成柵電極18b，使得當(dāng)從上面觀看柵電極18b時，其在寬度方向上的一個端部與主體區(qū)域46b重疊，而其另一個端部與元件隔離膜Ilc重疊。還是在本實施例中，重要的是，柵電極18b和元件隔離膜Ilc的重疊長度(在圖13中是A2)等于或略小于柵電極18a和元件隔離膜Ilb的重疊長度(在圖13中是Al)(Al≥A2)。此外，同樣重要的是，柵電極18b的邊緣部分和另一側(cè)上的元件隔離膜Ilc的邊緣部分之間的距離(在圖13中是B2)大于柵電極18a的邊緣部分與另一側(cè)上的元件隔離膜Ilb的邊緣部分之間的距離(在圖13中是BI) (BI < B2) o然后，在半導(dǎo)體基底10上形成光刻膠膜，然后通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。之后，通過開口部分將n型雜質(zhì)離子注入到半導(dǎo)體基底10中，以形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b。在主體區(qū)域46a的上部中，在當(dāng)從上面觀看時鄰近于柵電極18a并與元件隔離膜Ila分開的位置處形成源極區(qū)域19a。類似地，在主體區(qū)域46b的上部中，在當(dāng)從上面觀看時鄰近于柵電極18b并與元件隔離膜Ila分開的位置處形成源極區(qū)域1%。同時，在元件隔離膜Ilb和元件隔離膜Ila之間形成漏極區(qū)域20a，并且在元件隔離膜Ild和元件隔離膜Ila之間形成漏極區(qū)域20b。在移除用于形成源極區(qū)域19a、19b以及漏極區(qū)域20a、20b的光刻膠膜之后，在半導(dǎo)體基底10的整個上側(cè)形成絕緣膜。通過各向異性蝕刻來處理該絕緣膜，以在各柵電極18a、18b的兩側(cè)形成側(cè)壁21。之后，通過蝕刻來移除柵極絕緣膜17的未被柵電極18a、18b和側(cè)壁21覆蓋的部分。隨后，在半導(dǎo)體基底10上形成光刻膠膜，通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。之后，通過開口部分將P型雜質(zhì)注入到半導(dǎo)體基底10中，以形成p型高濃度雜質(zhì)區(qū)域22a、22b以及陽極區(qū)域22c。在這種情況中，在LDMOS晶體管形成區(qū)域中，在主體區(qū)域46a的介于源極區(qū)域19a與元件隔離膜Ila之間的表面部分中形成p型高濃度雜質(zhì)區(qū)域22a。同時，在ESD保護元件形成區(qū)域中，在主體區(qū)域46b的介于源極區(qū)域19b與元件隔離膜Ila之間的表面部分中形成P型高濃度雜質(zhì)區(qū)域22b。在元件隔離膜Ilc和元件隔離膜Ild之間形成陽極區(qū)域22c。然后，在半導(dǎo)體基底10上形成光刻膠膜，然后通過曝光和顯影工藝處理該光刻膠膜，從而在預(yù)定區(qū)域向該光刻膠膜提供開口部分。然后，通過開口部分將n型雜質(zhì)注入到半導(dǎo)體基底10中，以形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d。在這種情況中，在源極區(qū)域19a的介于n型高濃度雜質(zhì)區(qū)域22a和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23a，并且在漏極區(qū)域20a的表面部分中形成n型高濃度雜質(zhì)區(qū)域23b。同時，在源極區(qū)域19b的介于n型高濃度雜質(zhì)區(qū)域22b和一個側(cè)壁21之間的表面部分中形成n型高濃度雜質(zhì)區(qū)域23c。在漏極區(qū)域20b的表面部分中形成n型高濃度雜質(zhì)區(qū)域23d。在形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d之后，移除用于形成n型高濃度雜質(zhì)區(qū)域23a、23b、23c、23d的光刻膠膜，然后，執(zhí)行溫度例如為1000°C的熱處理以激活雜質(zhì)。后續(xù)的硅化物膜形成工藝、層間絕緣膜形成工藝以及導(dǎo)電插頭和互連線形成工藝與第一實施例相同，并且因此在本文省略對它們的描述。
還是在本實施例中，將ESD保護元件中的柵電極18b和元件隔離膜Ilc的重疊長度A2設(shè)置為等于或略小于LDMOS晶體管中 的柵電極18a和元件隔離膜Ilb的重疊長度Al (Al彡A2)。此外，將ESD保護元件中的柵電極18b的邊緣部分和陽極區(qū)域22c之間的距離B2設(shè)置為大于LDMOS晶體管中的柵電極18a的邊緣部分與漏極區(qū)域20a之間的距離BI (BI < B2)。與第一實施例的情況相同，這些設(shè)置可以使得ESD保護元件能夠阻止內(nèi)部電路由于靜電等被擊穿，并且還允許半導(dǎo)體器件實現(xiàn)更高的集成。此外，在本實施例的半導(dǎo)體器件中，LDMOS晶體管和ESD保護元件同時形成，這產(chǎn)生了避免制造工藝數(shù)量增加從而降低了制造成本的效果。(第四實施例)圖14是示出了根據(jù)第四實施例的半導(dǎo)體器件的剖面視圖。圖15是第四實施例的半導(dǎo)體器件的俯視圖。在圖14和圖15中，將相同的附圖標(biāo)記用于與圖I和圖2中的部分相同的部分，并且省略對它們的詳細(xì)描述。順便提一句提及，在圖14和圖15中，省略了對硅化物膜、層間絕緣膜等的說明。在半導(dǎo)體基底10中，與第一實施例的情況相同地形成元件隔離膜11a，從而由元件隔離膜Ila限定LDMOS晶體管形成區(qū)域和ESD保護元件形成區(qū)域。此外，在LDMOS晶體管形成區(qū)域中形成元件隔離膜11b，在ESD保護元件形成區(qū)域中形成元件隔離膜llc、lld。此外，在LDMOS晶體管形成區(qū)域中，形成n型漂移區(qū)域14a、p型主體區(qū)域16a、n型源極區(qū)域19a、n型漏極區(qū)域20a、p型高濃度雜質(zhì)區(qū)域22a以及n型高濃度雜質(zhì)區(qū)域23a、23b。同時，在ESD保護元件形成區(qū)域中，形成n型漂移區(qū)域14b、p型主體區(qū)域16b、n型源極區(qū)域19b、p型陽極區(qū)域22c、n型漏極區(qū)域20b、p型高濃度雜質(zhì)區(qū)域22b以及n型高濃度雜質(zhì)區(qū)域23c、23d。在LDMOS晶體管形成區(qū)域中，在半導(dǎo)體基底10上形成矩形環(huán)形狀的柵電極58a，柵極絕緣膜17介于半導(dǎo)體基底10與柵電極58a之間。如圖15所示，以環(huán)狀將p型高濃度雜質(zhì)區(qū)域22a和n型高濃度雜質(zhì)區(qū)域23a設(shè)置在柵電極58b內(nèi)部。類似地，在ESD保護元件形成區(qū)域中，在半導(dǎo)體基底10上形成矩形環(huán)形狀的柵電極58b，其中柵極絕緣膜17介于它們之間。如圖15中所示出的，在環(huán)狀的柵電極58b內(nèi)設(shè)置P型高濃度雜質(zhì)區(qū)域22b和n型高濃度雜質(zhì)區(qū)域23c。還是在本實施例中，將柵電極58b和元件隔離膜Ilc的重疊長度(在圖15中是A2)設(shè)置為等于或略小于柵電極58a和元件隔離膜Ilb的重疊長度(在圖15中是Al)(Al ^ A2)。此外，將柵電極58b的邊緣部分和另一側(cè)上的元件隔離膜Ilc的邊緣部分之間的距離(在圖15中是B2)設(shè)置為大于柵電極18a的邊緣部分與另一側(cè)上的元件隔離膜Ilb的邊緣部分之間的距離(在圖15中是BI) (BI < B2)。與第一實施例的情況相同，這些設(shè)置可以使得ESD保護元件能夠阻止內(nèi)部電路由于靜電等被擊穿，并且還允許半導(dǎo)體器件實現(xiàn)更高的集成。此外，在本實施例的半導(dǎo)體器件中，LDMOS晶體管和ESD保護元件同時形成，這產(chǎn)生了避免制造工藝數(shù)量增加從而降低了制造成本的效果。此外,在本實施例中，柵電極58a、58b是以環(huán)狀形成的。由于柵電極58a、58b的偏壓，耗盡層以相對較高的濃度在漂移區(qū)域14a、14b中擴展。這產(chǎn)生了獲得半導(dǎo)體器件的期望的特性(結(jié)擊穿電壓)的有益效果。此處敘述的全部示例和條件性語言旨在出于教育目的而幫助讀者理解本發(fā)明以及發(fā)明人對現(xiàn)有技術(shù)做出貢獻(xiàn)的原理，并且應(yīng)當(dāng)被解釋為不限于如此具體敘述的示例和條件，并且說明書中對這種示例的組織也與展示本發(fā)明的優(yōu)點和缺點無關(guān)。盡管已經(jīng)詳細(xì)描述了本發(fā)明的實施例，但應(yīng)當(dāng)理解的是在不偏離本發(fā)明的精神和范圍的情況下可對其做出各種變化、替換和修改 。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 橫向擴散金屬氧化物半導(dǎo)體晶體管；以及 靜電放電保護元件，其中， 所述橫向擴散金屬氧化物半導(dǎo)體晶體管包括 第一柵電極，其形成在半導(dǎo)體基底上，絕緣膜介于所述半導(dǎo)體基底和所述第一柵電極之間； 第一主體區(qū)域,其通過將第一導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體基底中而形成,并且布置在所述第一柵電極的一個邊緣側(cè)； 第二導(dǎo)電類型的第一源極區(qū)域，其布置在所述第一主體區(qū)域的上部中； 第一元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置成與所述第一柵電極重疊； 第一漏極區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且被布置在與所述第一元件隔離膜的邊緣部分接觸并與所述第一柵電極分開的位置；以及第一漂移區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第一主體區(qū)域和所述第一漏極區(qū)域接觸，并且所述靜電放電保護元件包括 第二柵電極，其形成在所述半導(dǎo)體基底上，絕緣膜介于所述半導(dǎo)體基底和所述第二柵電極之間； 第二主體區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第一導(dǎo)電類型的雜質(zhì)，并且被布置在所述第二柵電極的一個邊緣側(cè)； 所述第二導(dǎo)電類型的第二源極區(qū)域，其布置在所述主體區(qū)域的上部中； 第二元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置成與所述第二柵電極重疊； 陽極區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第一導(dǎo)電類型的雜質(zhì)，并且被布置在與所述第二元件隔離膜的邊緣部分接觸并與所述第二柵電極分開的位置； 第三元件隔離膜，其形成在所述半導(dǎo)體基底的上部中，并且被布置為鄰近所述陽極區(qū)域； 第二漏極區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第三元件隔離膜接觸；以及 第二漂移區(qū)域，其形成在所述半導(dǎo)體基底內(nèi)部，包括所述第二導(dǎo)電類型的雜質(zhì)，并且與所述第二主體區(qū)域、所述陽極區(qū)域和所述第二漏極區(qū)域接觸，其中 所述半導(dǎo)體器件具有Al ^ A2并且BI < B2的關(guān)系，其中，Al表示所述第一柵電極和所述第一元件隔離膜的重疊長度；A2表示所述第二柵電極和所述第二元件隔離膜的重疊長度表示所述第一柵電極和所述第一漏極區(qū)域之間的距離；并且B2表示所述第二柵電極與所述陽極區(qū)域之間的距離。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件，其中， 所述第一元件隔離膜、所述第二元件隔離膜和所述第三元件隔離膜是通過使用淺溝隔離方法形成的氧化物膜。
3.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體器件，其中， 所述第一主體區(qū)域被所述第一漂移區(qū)域包圍，并且所述第二主體區(qū)域被所述第二漂移區(qū)域包圍。
4.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體器件，其中， 所述第一主體區(qū)域和所述第一漂移區(qū)域在垂直方向上彼此不重疊，并且 所述第二主體區(qū)域和所述第二漂移區(qū)域在所述垂直方向上彼此不重疊。
5.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體器件，其中， 所述第一漂移區(qū)域被所述第一主體區(qū)域包圍，并且 所述第二漂移區(qū)域被所述第二主體區(qū)域包圍。
6.根據(jù)權(quán)利要求I或2所述的半導(dǎo)體器件，其中， 所述第一柵電極和所述第二柵電極都形成為環(huán)形。
7.—種制造半導(dǎo)體器件的方法，該方法包括 在第一導(dǎo)電類型的半導(dǎo)體基底中限定橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域和靜電放電保護元件形成區(qū)域，并且在所述橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域中形成第一元件隔離膜，在所述靜電放電保護元件形成區(qū)域中形成彼此分開的第二元件隔離膜和第三元件隔離膜； 在所述橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域中通過將第二導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體基底中形成第一漂移區(qū)域，并且在所述靜電放電保護區(qū)域中通過將所述第二導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體基底中形成第二漂移區(qū)域； 在所述橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域中，通過將所述第一導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體基底中，在與所述第一元件隔離膜分開的位置處形成第一主體區(qū)域，并且在所述靜電放電保護元件形成區(qū)域中，通過將所述第一導(dǎo)電類型的雜質(zhì)注入到所述半導(dǎo)體基底中，在與所述第二元件隔離膜和所述第三元件隔離膜分開的位置處形成第二主體區(qū)域； 在所述橫向擴散金屬氧化物半導(dǎo)體晶體管區(qū)域中，在所述半導(dǎo)體基底上形成第一柵極絕緣膜，并且在所述靜電放電保護元件形成區(qū)域中，在所述半導(dǎo)體基底上形成第二柵極絕緣膜； 在所述第一柵極絕緣膜上，在與所述第一主體區(qū)域和所述第一元件隔離膜重疊的位置處形成第一柵電極，并且在所述第二柵極絕緣膜上，在與所述第二主體區(qū)域和所述第二元件隔離膜重疊的位置處形成第二柵電極； 通過將所述第二導(dǎo)電類型的雜質(zhì)注入所述橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域中的所述第一主體區(qū)域的上部以及所述第一元件隔離膜與所述橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域的邊緣部分之間的部分中，形成第一源極區(qū)域和第一漏極區(qū)域，并且通過將所述第二導(dǎo)電類型的雜質(zhì)注入所述靜電放電保護元件形成區(qū)域中的所述第二主體區(qū)域的上部以及所述第三元件隔離膜與所述靜電放電保護元件形成區(qū)域的邊緣部分之間的部分中，形成第二源極區(qū)域和第二漏極區(qū)域；以及 通過將所述第一導(dǎo)電類型的雜質(zhì)注入到所述靜電放電保護元件形成區(qū)域的介于所述第二元件隔離膜與所述第三元件隔離膜之間的部分中，形成陽極區(qū)域，其中 形成所述第一柵電極、所述第一元件隔離膜、所述第一漏極區(qū)域、所述第二柵電極、所述第二元件隔離膜和所述陽極區(qū)域以滿足Al 3A2且BI <B2的關(guān)系，其中，Al表示所述第一柵電極和所述第一元件隔離膜的重疊長度；A2表示所述第二柵電極和所述第二元件隔離膜的重疊長度；B1表示所述第一柵電極和所述第一漏極區(qū)域之間的距離；并且B2表示所述第二柵電極與所述陽極區(qū)域之間的距離。
8.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中， 通過將雜質(zhì)注入所述第一漂移區(qū)域的上部，形成所述第一主體區(qū)域，并且 通過將雜質(zhì)注入所述第二漂移區(qū)域的上部，形成所述第二主體區(qū)域。
9.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中 與所述第一漂移區(qū)域鄰近地形成所述第一主體區(qū)域，并且 與所述第二漂移區(qū)域鄰近地形成所述第二主體區(qū)域。
10.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法，其中 在形成所述第一主體區(qū)域和所述第二主體區(qū)域之后，通過將雜質(zhì)注入所述第一主體區(qū)域的上部和所述第二主體區(qū)域的上部，形成所述第一漂移區(qū)域和所述第二漂移區(qū)域。
全文摘要
本發(fā)明涉及半導(dǎo)體器件及制造半導(dǎo)體器件的方法。形成橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域中的柵電極、元件隔離膜和漏極區(qū)域以及靜電放電保護元件形成區(qū)域中的柵電極、元件隔離膜和陽極區(qū)域，以滿足A1≥A2并且B1＜B2的關(guān)系，其中，橫向擴散金屬氧化物半導(dǎo)體晶體管形成區(qū)域的柵電極和元件隔離膜的重疊長度為A1，柵電極和漏極區(qū)域之間的距離為B1，并且靜電放電保護元件形成區(qū)域的柵電極和元件隔離膜的重疊長度為A2，柵電極和陽極區(qū)域之間的距離為B2。
文檔編號H01L29/423GK102623489SQ201110387820
公開日2012年8月1日 申請日期2011年11月29日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者三谷純一, 淺野正義 申請人:富士通半導(dǎo)體股份有限公司