專利名稱：一種形成厚金屬的單大馬士革方法
技術領域：
本發(fā)明涉及涉及半導體制造領域，尤其涉及一種形成厚金屬的單大馬士革方法。
背景技術：
在半導體集成電路工業(yè)中，高性能的集成電路芯片需要高性能的后段電學互連。 由于金屬銅具有低電阻率特性，而在先進集成電路芯片中得到了越來越廣泛的應用。從鋁線到銅線，材料的變革帶來了電阻率的巨大降低。隨著集成電路技術的進步，芯片復雜程度的增加，后段互連的復雜度和長度越來越大，這意味著芯片內的后段互連線的電阻成為性能的瓶頸之一。有效地降低電阻成為集成電路中的一個重要研究課題。
Ol QX L電阻計算公式為R = I = ^7，其中R為電阻，P為材料的電阻率，L為導線長
s W^H
度，W為互連線寬度，H為互連線的厚度。隨著芯片尺寸的縮小，密度的提高和芯片復雜度的提高，互連線的寬度不斷減小，互連線的總長度L也無可避免的增大。由此嗎，可以減少電阻的因素只剩下電阻率和厚度。而從使用金屬鋁互連切換到金屬銅互連，就是從降低互連線的電阻率從而實現(xiàn)總體電阻的降低的。而對于同種材料而言，其電阻率基本是固定的。 因此，可以用于降低高端銅互連線的電阻的唯一因素就只有提高互連線的厚度H。為了更準確的表征厚度對電阻的影響，半導體技術中采用方塊電阻(Sheet Resistance，也叫薄層電
阻，其計算公式為，R = Rsx f)來表征，這樣對于不同形狀的互連線，方塊電阻
能精確的表征出厚度對電阻的影響，而不受導線長度和寬度的影響。實際上，由于金屬填充工藝和刻蝕工藝的限制，嵌入式的銅互連結構要成功實現(xiàn)， 其基本工藝條件要求高寬比不能過大，即對于某一寬度的銅互連線，其厚度不能太厚。因為厚度太厚，意味著溝槽結構深度很大，將不利于刻蝕工藝控制蝕刻的形貌和尺寸，而金屬填充工藝也比較難完成完全填充，這樣反而會增大方塊電阻，降低互連的可靠性，帶來非常不利的影響。因此不可能無限制的增大互連線的整體厚度來降低方塊電阻。

發(fā)明內容
本發(fā)明根據(jù)現(xiàn)有技術中存在的問題，提供一種形成厚金屬的單大馬士革方法來實現(xiàn)選擇性降低銅互連方塊電阻。通過采用在單大馬士革銅互連工藝在通孔層中，利用一次光刻和刻蝕分別形成需要通孔結構和降低方塊電阻的導線的部分結構。隨后在其上方采用單大馬士革工藝再進行正常的金屬溝槽的制作。由于正常區(qū)域只有溝槽層中有結構，而降低電阻的互連線包含通孔層和金屬溝槽層的兩部分結構，相當于實現(xiàn)不同區(qū)域不同的銅互連線厚度，降低了定義區(qū)域銅互連線的方塊電阻。為了實現(xiàn)上述的目的，提供一種形成厚金屬的單大馬士革方法，包括以下順序步驟步驟1 在下層金屬互連結構層上先后淀積一刻蝕阻擋層、第一 SiOCH低k介電層
和第一 SiA介電保護層，在第一 SiA介電保護層上旋涂第一光阻層，在第一光阻層上光刻
3形成通孔和可加厚金屬導線槽的圖形，對通孔和可加厚金屬導線槽的圖形進行刻蝕，刻蝕至通孔和金屬導線槽中暴露出刻蝕阻擋層為止，除去第一光阻層，所述通孔位于下層金屬互結構層中的互聯(lián)結構上方。步驟2 在第一 SiO2介電保護層表面、通孔和金屬導線槽的底部和側部先后淀積第一金屬阻擋層和第一銅籽晶層，研磨除去第一 S^2介電保護層以及覆蓋在其上的第一金屬阻擋層和第一銅籽晶層并露出第一 SiOCH低k介電層表面，所述第一金屬阻擋層和互聯(lián)結構相接觸。步驟3 在第一 SiOCH低k介電層表面先后淀積一刻蝕阻擋層、第二 SiOCH低k介電層和第二 SW2介電保護層，在第二 SW2介電保護層上旋涂第二光阻層，在第二光阻層上光刻成全部金屬導線的圖形，對全部金屬導線圖形進行刻蝕，刻蝕至露出第一 siooHSk 介電層為止并形成全部金屬導線槽，在金屬導線槽中暴露出第一金屬阻擋層和第一銅籽晶層，除去第二光阻層。步驟4 在第二 SiA介電保護層表面和全部金屬導線槽的底部和側壁先后淀積第二金屬阻擋層和第二銅籽晶層，所述第二金屬阻擋層與第一金屬阻擋層、第一銅籽晶層相接觸。步驟5 研磨去除第二 SiO2介電保護層以及覆蓋在其上的第二金屬阻擋層和第二銅籽晶層。在上述提供方的方法中，其中所述金屬阻擋層為TaN/Ta材料。在上述提供方的方法中，其中所述光阻層由光刻膠材料組成。在上述提供方的方法中，其中所述SiOCH低k介電層的相對介電常數(shù)的范圍為 2 4. 2。可以選擇的SiOCH低k介電層材料為氟摻雜氧化硅玻璃、摻碳氧化硅、多孔低介電常數(shù)材料、氧化硅、硼磷氧化硅玻璃中的一種或多種。在上述提供方的方法中，其中所述刻蝕阻擋層為SiCN。在上述提供方的方法中，其中所述研磨采用化學機械研磨法。在上述提供方的方法中，其中所述刻蝕采用等離子體干法刻蝕。在上述提供方的方法中，其中所述刻蝕阻擋層、SiOCH低k介電層和SiO2介電保護層采用化學汽相沉積生長。在上述提供方的方法中，其中所述金屬阻擋層和銅籽晶層采用物理汽相沉積生長。本發(fā)明采用單大馬士革工藝，在通孔層增加用于降低銅互連方塊電阻的額外金屬互連，通孔結構和額外多余金屬互連合并于同一張光罩中，可以減少工藝復雜度，只需要兩次光刻刻蝕即可完成最終結構。并與后一層單大馬士革的銅金屬線相結合，最終獲得較低方塊電阻的銅互連線。通過本發(fā)明提供的方法可以對銅互連線溝槽的深度進行選擇性改變，從而使符合條件的特定區(qū)域的銅互連線方塊電阻降低，從而實現(xiàn)選擇性降低芯片互連方塊電阻的目的。在不改變整體銅互連深度、不增大工藝難度、不縮小工藝窗口的前提下， 最大程度的降低互聯(lián)方塊電阻，從而降低芯片的信號延遲，降低損耗，提高芯片整體性能。


圖1是本發(fā)明中完成淀積第一 S^2介電保護層后的結構示意圖。
圖2是本發(fā)明中形成第一光阻層上圖案后的結構示意圖。圖3是本發(fā)明中形成通孔和可加厚金屬導線槽后的結構示意圖。圖4是本發(fā)明中淀積完第一金屬阻擋層和第一銅籽晶層后的結構示意圖。圖5是本發(fā)明中淀積完第二 S^2介電保護層后的結構示意圖。圖6是本發(fā)明中形成第二光阻層圖案后的結構示意圖。圖7是本發(fā)明中形成全部金屬導線槽后的結構示意圖。圖8是本發(fā)明中淀積完第二金屬阻擋層和第二銅籽晶層后的結構示意圖。圖9是由本發(fā)明中提供方法所形成的銅互連結構。
具體實施例方式本發(fā)明提供一種形成厚金屬的單大馬士革方法。利用單大馬士革工藝在通孔層中添加需要降低方塊電阻的銅互連的下半部分，本層需要兩次光刻刻蝕工藝。隨后進行金屬填充以及化學機械研磨，得到降低方塊電阻的銅互連的第一部分。然后利用單大馬士革工藝構建金屬溝槽，該層中所有金屬導線的溝槽厚度是一樣的。由于上下層對準關系，有部分金屬導線下部還存在第一層中預先設置好的銅互連線，因此該部分銅互連線與普通互連線相比，相當于有較厚的金屬厚度，或有兩根互連線并聯(lián)存在，因此獲得較低的方塊電阻。為了獲得高性能就必須降低金屬互連的電阻，但隨著集成度和技術的進步，互連線的尺寸越來越小，所以導線截面積越來越小，電阻越來越大。而由于生長銅的阻擋層和籽晶層的物理氣象沉積工藝的限制，對于一定的寬度的溝槽，存在最大深度的限制。因此，對于整體芯片不可能采用無限制加大互聯(lián)金屬厚度的方法來實現(xiàn)方塊電阻的降低。然而，電路版圖設計中，某些特定部分的互連線，其下部不存在金屬通孔。本發(fā)明通過選擇性地針對這些特定的互連線，加厚其厚度，使其厚度大于普通的有通孔互連線，因此可以相對于普通金屬互連線降低了方塊電阻。由于本發(fā)明中采用單大馬士革工藝，單大馬士革工藝的填充深度要遠小于雙大馬士革結構，在金屬填充技術上也不存在之前的瓶頸，可以容易利用現(xiàn)有的物理氣相沉積和電鍍的方法進行銅互連的填充。以下通過實施例對本發(fā)明提供的形成厚金屬的單大馬士革方法做詳細的說明，以便更好說明本發(fā)明創(chuàng)造的內容，但實施例的內容并不限制于發(fā)明創(chuàng)造的保護范圍。本實施例選用雙層嵌入式金屬銅互連結構為作用對象，其下層存在銅互連結構， 便于表現(xiàn)出互連層間的連接關系。首先，在如圖1所示的基底結構為下層的銅互連結構上，先后采用化學氣相法淀積一 SiCN刻蝕阻擋層11、第一 SiOCH低k介電層21和第一 SW2介電保護層31。SiOCH低 k介電層的相對介電常數(shù)的范圍在2 4. 2之間，其可選的材料為氟摻雜氧化硅玻璃、摻碳氧化硅、多孔低介電常數(shù)材料、氧化硅、硼磷氧化硅玻璃中的一種或多種。薄膜的厚度根據(jù)實際工藝要求控制在幾個納米到幾百納米之間。如圖2所示，在第一 SiO2介電保護層31上旋涂第一光刻膠層41、42、43、44、45，在第一光刻膠層41、42、43、44、45上光刻形成通孔和可加厚金屬導線槽的圖形，對通孔和可加厚金屬導線槽的圖形進行刻蝕，刻蝕至通孔101、 103和中可加厚金屬導線槽102、104暴露出SiCN刻蝕阻擋層11為止，除去該光刻膠層41、 42、43、44、45，為下一步光刻做準備，所形成的通孔圖形位于下層金屬互結構層中的互聯(lián)結構上方，其結構如圖3所示。
5
其次，對通孔底部的SiCN刻蝕阻擋層11進行刻蝕，使得通孔底部暴露出互聯(lián)結構，以利于后續(xù)金屬填充時通孔與下層互連的電學接觸。接著，如圖4所示，利采用物理氣相法在第一 SiO2介電保護層31表面、通孔101、 103和可加厚金屬導線槽102、104的底部和側部先后淀積第一金屬阻擋層(TaN/Ta)61和第一銅籽晶層71。利用電鍍進行金屬銅的填充，最后采用化學機械研磨除去多余的銅，只保留所需結構。研磨除去第一 SiO2介電保護層31以及覆蓋在其上的第一金屬阻擋層(TaN/ Ta)61和第一銅籽晶層71并露出第一 SiOCH低k介電層21表面，使得第一金屬阻擋層 (TaN/Ta)61和互聯(lián)結構相接觸。研磨過程會有一定的低介電常數(shù)材料損失，這樣可以保證其上部的金屬銅、阻擋層、氧化硅保護層都完全被去除。由此，包含選擇性降低方塊電阻結構在內的單大馬士革工藝的通孔層就已經完成。之后，如圖5和6所示，在第一 SiOCH低k介電層21表面采用化學氣相法沉積生長一 SiCN刻蝕阻擋層12、第二 SiOCH低k介電層22和第二 SW2介電保護層32，進行單大馬士革金屬連線層的薄膜生長。在第二 SiO2介電保護層32上旋涂第二光刻膠層46、47、 48、49，在第二光刻膠層46、47、48、49上光刻成全部金屬導線槽的圖形，對全部金屬導線槽圖形進行等離子體干法刻蝕，刻蝕至露出第一 SiOCH低k介電層21為止，并形成全部金屬導線槽，在金屬導線槽中暴露出第一金屬阻擋層(TaN/Ta)61和第一銅籽晶層71，除去第二光刻膠層46、47、48、49，形成的結構如圖7所示。最后，如圖8所示，在第二 SiO2介電保護層表面32和金屬導線槽111、112、113 的底部和側壁利用物理氣相法沉積先后生長第二金屬阻擋層(TaN/Ta)62和第二銅籽晶層 72，使得第二金屬阻擋層(TaN/Ta)62與第一金屬阻擋層(TaN/Ta) 61、第一銅籽晶層71相接觸。電鍍銅填充所形成的結構，并達到一定的冗余銅。采用化學機械研磨法去除第二 S^2 介電保護層32以及覆蓋在其上的第二金屬阻擋層62和第二銅籽晶層72，只保留所需要的銅互連結構，所形成的銅互連結構如圖9所示。經過上述步驟，就獲得了部分降低銅互連方塊電阻的雙層銅互連結構。在圖9中， 銅互連線A區(qū)域為正常電阻區(qū)域，銅互連線B區(qū)域為降低方塊電阻的區(qū)域。Hl為正常銅互連線的厚度，H為選擇性降低方塊電阻的銅互連線的厚度，H2為整個兩層單大馬士革工藝銅線和通孔的總厚度。從圖上可以看出Hl<h<H2。由于H >H1，使得選擇性區(qū)域的銅互連線就有較大的導電截面，因此具有較低的方塊電阻。而H <H2，可以保證加厚的銅互連線能夠順利實現(xiàn)良好的填充和工藝能力上無限制。以上對本發(fā)明的具體實施例進行了詳細描述，但其只是作為范例，本發(fā)明并不限制于以上描述的具體實施例。對于本領域技術人員而言，任何對本發(fā)明進行的等同修改和替代也都在本發(fā)明的范疇之中。因此，在不脫離本發(fā)明的精神和范圍下所作的均等變換和修改，都應涵蓋在本發(fā)明的范圍內。
權利要求
1.一種形成厚金屬的單大馬士革方法，其特征在于，包括以下順序步驟步驟1 在下層金屬互連結構層上先后淀積一刻蝕阻擋層、第一 SiOCH低k介電層和第一 SiO2介電保護層，在第一 SiA介電保護層上旋涂第一光阻層，在第一光阻層上光刻形成通孔和可加厚金屬導線槽的圖形，對通孔和可加厚金屬導線槽的圖形進行刻蝕，刻蝕至通孔和金屬導線槽中暴露出刻蝕阻擋層為止，除去第一光阻層，所述通孔位于下層金屬互結構層中的互聯(lián)結構上方；步驟2 在第一 SiO2介電保護層表面、通孔和金屬導線槽的底部和側部先后淀積第一金屬阻擋層和第一銅籽晶層，研磨除去第一 SiA介電保護層以及覆蓋在其上的第一金屬阻擋層和第一銅籽晶層并露出第一 SiOCH低k介電層表面，所述第一金屬阻擋層和互聯(lián)結構相接觸；步驟3 在第一 SiOCH低k介電層表面先后淀積一刻蝕阻擋層、第二 SiOCH低k介電層和第二 SiO2介電保護層，在第二 SiA介電保護層上旋涂第二光阻層，在第二光阻層上光刻成全部金屬導線的圖形，對全部金屬導線圖形進行刻蝕，刻蝕至露出第一 SiOCH低k介電層為止并形成全部金屬導線槽，在金屬導線槽中暴露出第一金屬阻擋層和第一銅籽晶層，除去第二光阻層；步驟4 在第二 SiO2介電保護層表面和全部金屬導線槽的底部和側壁先后淀積第二金屬阻擋層和第二銅籽晶層，所述第二金屬阻擋層與第一金屬阻擋層、第一銅籽晶層相接觸；步驟5 研磨去除第二 SiO2介電保護層以及覆蓋在其上的第二金屬阻擋層和第二銅籽晶層ο
2.根據(jù)權利要求1所述的方法，其特征在于，所述金屬阻擋層為TaN/Ta材料。
3.根據(jù)權利要求1所述的方法，其特征在于，所述光阻層由光刻膠材料組成。
4.根據(jù)權利要求1所述的方法，其特征在于，所述SiOCH低k介電層的相對介電常數(shù)小于 4. 2。
5.根據(jù)權利要求1所述的方法，其特征在于，所述SiOCH低k介電層材料為氟摻雜氧化硅玻璃、摻碳氧化硅、多孔低介電常數(shù)材料、氧化硅、硼磷氧化硅玻璃中的一種或多種。
6.根據(jù)權利要求1所述的方法，其特征在于，所述刻蝕阻擋層為SiCN。
7.根據(jù)權利要求1所述的方法，其特征在于，所述研磨采用化學機械研磨法。
8.根據(jù)權利要求1所述的方法，其特征在于，所述刻蝕采用等離子體干法刻蝕。
9.根據(jù)權利要求1所述的方法，其特征在于，所述刻蝕阻擋層、SiOCH低k介電層和S^2 介電保護層采用化學汽相沉積生長。
10.根據(jù)權利要求1所述的方法，其特征在于，所述金屬阻擋層和銅籽晶層采用物理汽相沉積生長。
全文摘要
本發(fā)明提供一種形成厚金屬的單大馬士革方法。采用單大馬士革工藝在通孔層增加用于降低銅互連方塊電阻的額外金屬互連，通孔結構和額外多余金屬互連合并于同一張光罩中，可以減少工藝復雜度，只需要兩次光刻刻蝕即可完成最終結構。并與后一層單大馬士革的銅金屬線相結合，最終獲得較低方塊電阻的銅互連線。通過本發(fā)明提供的方法可以對銅互連線溝槽的深度進行選擇性改變，從而使符合條件的特定區(qū)域的銅互連線方塊電阻降低，從而實現(xiàn)選擇性降低芯片互連方塊電阻的目的。在不改變整體銅互連深度、不增大工藝難度、不縮小工藝窗口的前提下，最大程度的降低互聯(lián)方塊電阻，從而降低芯片的信號延遲，降低損耗，提高芯片整體性能。
文檔編號H01L21/768GK102446849SQ20111038837
公開日2012年5月9日 申請日期2011年11月29日 優(yōu)先權日2011年11月29日
發(fā)明者姬峰, 張亮, 李磊, 胡友存, 陳玉文 申請人:上海華力微電子有限公司