專利名稱：用于制造具有絕緣半導體臺面的半導體組件的方法
技術領域：
本發(fā)明的實施例涉及用于制造具有彼此絕緣的至少兩個半導體臺面的半導體組件的方法以及相關半導體組件。本發(fā)明的其他實施例涉及用于制造具有通過半導體本體延伸的電學導電通孔的半導體組件的方法以及具有通孔的半導體組件。
背景技術：
存在這種半導體組件或器件其在半導體本體的第一表面的區(qū)域中包括其器件結構的至少一部分且在半導體本體的第二表面包括用于電學接觸器件結構的端子。這種組件還包括通過半導體本體從第二表面的端子延伸到第一表面的電學導電通孔。電學導電通孔通常與半導體本體的周圍區(qū)域電學絕緣。這樣的通孔可以通過以下步驟制造形成溝槽，在溝槽的側壁沉積電學絕緣材料以及使用電學導電材料填充剩余溝對于提供用于制造具有通過半導體本體延伸的電學導電通孔的半導體組件的方法存在需要，該通孔與半導體本體的周期區(qū)域徹底絕緣。再者，對于基于半導體的集成電路(IC)而言，通常需要不同電子電路之間的絕緣結構。因此，可以避免或至少基本減小不同電子電路的泄露電流和不希望的相互干擾。這種器件可以使用絕緣體上硅(SOI)技術制作。然而，SOI技術是相對昂貴的。再者，使用的 SOI晶片的掩埋氧化物(BOX)的材料典型地限制為ニ氧化硅(SiO2)和藍寶石。因此，對于提供用于制造具有彼此絕緣的電路的半導體組件的靈活和低成本的方法存在需要。這還允許具有絕緣柵結構的諸如TEDFET的半導體組件的靈活和低成本的制造，該絕緣柵結構沿著整個漂移區(qū)延伸且能夠在阻斷模式期間承受電壓。

發(fā)明內(nèi)容
根據(jù)用于制造半導體組件的方法的一個實施例，該方法包括提供具有第一表面和與第一表面相対的第二表面的半導體本體；形成從第一表面進入到半導體本體的絕緣溝槽；至少在絕緣溝槽的ー個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以露出第一絕緣層的底部部分且形成背表面；以及在背表面上沉積第二絕緣層。エ藝實施為使得形成通過第一絕緣層和第二絕緣層彼此絕緣的至少兩個半導體臺面。根據(jù)用于制造半導體組件的方法的一個實施例，該方法包括提供具有第一表面和與第一表面相対的第二表面的半導體本體；蝕刻從第一表面部分地進入到半導體本體的絕緣溝槽；在絕緣溝槽的一個或更多側壁上形成第一絕緣層；通過研磨、拋光和CMPエ藝其中至少ー個處理第二表面以露出第一絕緣層；以及在處理的第二表面上沉積延伸到第一絕緣層的第二絕緣層。根據(jù)半導體組件的一個實施例，半導體組件包括具有第一表面和與第一表面相對的背表面的半導體本體。在半導體本體中形成具有從第一表面延伸到背表面的第一絕緣層的至少ー個絕緣溝槽。半導體組件還包括沉積在半導體本體的背表面上的第二絕緣層。第ニ絕緣層包括氧化硅、氮化鋁、類金剛石碳、硼硅玻璃、旋涂玻璃、有機硅電介質(zhì)、有機硅、聚酰亞胺、聚對ニ甲苯基或聚苯并環(huán)丁烯、合成材料和固化樹脂其中至少ー個。在半導體本體中形成至少兩個半導體臺面。該至少兩個半導體臺面通過第一絕緣層彼此橫向絕緣。兩個半導體臺面其中至少ー個通過第二絕緣層在背表面上完全絕緣。根據(jù)用于制造半導體組件的方法的一個實施例，該方法包括提供具有第一表面和與第一表面相対的第二表面的半導體本體；形成從第一表面延伸到半導體本體中且在半導體本體的水平平面中限定半導體本體的通孔區(qū)域的絕緣溝槽；在絕緣溝槽的ー個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以至少露出第一絕緣層的部分以至少去除第一絕緣層的部分或至少部分地留下第一絕緣層和第二表面之間厚度小于IMffl的半導體層；在第一表面的區(qū)域中在通孔區(qū)域上形成第一接觸電極；以及在第二表面的區(qū)域中在通孔區(qū)域上形成第二接觸電極。根據(jù)半導體組件的一個實施例，該組件包括具有第一表面和第二表面的半導體本體；第一表面的區(qū)域中的第一接觸電極；第二表面的區(qū)域中的第二接觸電極；在第一和第二接觸電極之間延伸的半導體通孔區(qū)域；以及在半導體本體的水平方向?qū)⑼讌^(qū)域與半導體本體的其他區(qū)域分離的絕緣層。當閱讀下面的詳細描述且當查看附圖時，本領域技術人員將意識到附加特征和優(yōu)
好、O


附圖中的組件沒有必要按比例繪制，而是將重點放在說明本發(fā)明的原理上。此外， 在附圖中，相似的附圖標記指示相應的部件。在附圖中
包括圖IA至IH的圖1說明在根據(jù)用于制造具有半導體通孔的半導體組件的第一實施例的方法期間通過半導體本體的垂直剖面；
圖2說明通過包括矩形半導體通孔區(qū)域的半導體本體的水平剖面； 圖3說明通過包括圓形半導體通孔區(qū)域的半導體本體的水平剖面； 圖4說明通過包括圈形半導體通孔區(qū)域的半導體本體的水平剖面； 包括圖5A至5C的圖5說明根據(jù)第二實施例的方法的方法步驟期間通過半導體本體的垂直剖面；
圖6說明在根據(jù)另ー實施例的方法的エ藝步驟之后通過半導體組件的垂直剖面； 包括圖7A至7E的圖7說明除了半導體通孔之外，在半導體通孔區(qū)域中制造另外的通孔的方法的方法步驟期間通過半導體本體的垂直剖面；
圖8說明通過根據(jù)圖7的方法的修改制造的半導體組件的垂直剖面； 圖9說明通過包括半導體通孔的晶體管組件的垂直剖面； 圖10說明根據(jù)第一實施例的晶體管組件的ー個表面上的頂視圖； 圖11說明根據(jù)第二實施例的晶體管組件的ー個表面上的頂視圖； 圖12說明根據(jù)第三實施例的晶體管組件的ー個表面上的頂視圖； 圖13說明其中集成了兩個晶體管組件的半導體本體的ー個表面上的頂視圖，該兩個晶體管組件均包括半導體通孔；
圖14說明其中集成了兩個晶體管組件的半導體布置的第二實施例，該兩個晶體管組
7件均包括半導體通孔；
圖15說明在橫截面C-C中通過根據(jù)圖14的組件的垂直剖面； 圖16說明通過集成了兩個晶體管組件的半導體本體的垂直剖面的一部分； 圖17說明通過圖16的布置的水平剖面；
圖18說明通過根據(jù)其中集成了兩個晶體管組件的另ー實施例的半導體本體的水平剖
圖19至27說明在根據(jù)其他實施例的方法的方法步驟期間通過半導體本體的垂直剖
圖觀至四說明在根據(jù)另外實施例的方法的方法步驟期間通過半導體本體的垂直剖
圖30說明根據(jù)ー個實施例通過具有多個半導體臺面的集成電路的半導體本體的垂直剖面，每個半導體臺面均包括相應的電子電路。圖31說明根據(jù)另ー實施例通過具有多個半導體臺面的半導體器件的半導體本體的垂直剖面，每個半導體臺面均包括相應的電子電路。圖32說明根據(jù)又ー實施例通過具有多個半導體臺面的半導體器件的半導體本體的垂直剖面，每個半導體臺面均包括相應的電子電路。圖33說明根據(jù)再ー實施例通過具有兩個半導體臺面的半導體器件的半導體本體的垂直剖面，每個半導體臺面均包括相應的電子電路。
具體實施例方式圖IA至IH說明用于制造具有通過半導體本體延伸的電學導電通孔的半導體組件的方法的第一實施例。這些圖示出在特定方法步驟期間或之后通過半導體本體的垂直剖參考圖1A，提供半導體本體100。半導體本體100包括第一表面101和與第一表面101相対的第二表面102。圖IA至IH中說明的垂直剖面是垂直于第一和第二表面101、 102的垂直截面中的剖面。半導體本體100能夠包含常規(guī)半導體材料，例如，硅(Si)、碳化硅(SiC)、砷化鎵 (GaAs)、氮化鎵(GaN)等。半導體本體100尤其是單晶半導體本體。根據(jù)第一實施例，半導體本體100具有均勻的基本摻雜。取決于需要實現(xiàn)的半導體組件的特定類型，基本摻雜可以是η摻雜或ρ摻雜。根據(jù)另ー實施例，半導體本體100包括兩個不同摻雜的半導體層第一半導體層110 ；以及第一半導體層110頂部上的第二半導體層120。第一半導體層110例如是半導體基板，且第二半導體層120例如是生長在基板 110上的外延層。兩個半導體層110、120可以具有不同的摻雜濃度和/或摻雜類型。根據(jù)一個實施例，第一層110具有比第二層120高的摻雜濃度。第一層110的摻雜濃度例如處于IO18 cm—3至IO21 cm—3的范圍內(nèi)，而第二層120的摻雜濃度例如處于IO14 cm_3至IO17 cm—3 的范圍內(nèi)。第一和第二層110、120的摻雜的摻雜類型可以相同或可以互補。參考圖1B，形成從第一表面101延伸到半導體本體100中的至少ー個絕緣溝槽。 在半導體本體100的水平平面中，至少ー個絕緣溝槽103形成封閉的環(huán)或圏，使得至少ー個絕緣溝槽103圍繞半導體本體100的區(qū)域11。在下文中，在半導體本體100的水平方向被絕緣溝槽103圍繞的區(qū)域11被稱為通孔區(qū)域。在水平平面中，絕緣溝槽103能夠以很多不同方式實現(xiàn)，即，具有很多不同幾何形狀。用于說明目的，參考圖2至4說明的實施例解釋
ー些示例。圖2示出在形成絕緣溝槽103之后半導體本體100上的頂視圖。在圖2中說明的實施例中，絕緣溝槽103具有矩形幾何形狀。在這種情況下中，絕緣溝槽103在半導體本體 100的水平平面中實現(xiàn)為矩形圈或環(huán)。因此，被絕緣溝槽103圍繞的半導體通孔區(qū)域11在水平平面中是矩形的。在圖3中說明的實施例中，絕緣溝槽103具有橢圓形且尤其是圓形幾何形狀。因此，被絕緣溝槽103圍繞的半導體通孔區(qū)域11具有橢圓形且尤其是圓形幾何形狀。在圖2和3中說明的實施例中，半導體通孔區(qū)域11由圍繞半導體通孔區(qū)域11的 ー個絕緣溝槽103限定。然而，具有矩形幾何形狀(見圖2)或橢圓形幾何形狀(見圖3)的絕緣溝槽103僅是示例性實施例。只要絕緣溝槽103形成圍繞半導體通孔區(qū)域11的封閉的環(huán)或圈，則絕緣溝槽103可以具有任意其他幾何形狀。根據(jù)圖4中說明的另ー實施例，半導體通孔區(qū)域11被均形成封閉的環(huán)的兩個絕緣溝槽圍繞第一絕緣溝槽IOS1和在由第一溝槽IOS1限定的環(huán)內(nèi)布置的第二絕緣溝槽1032。 第一和第二溝槽IOS1- 10 彼此空間隔開，使得半導體通孔區(qū)域11布置在兩個溝槽103” 1032之間。在圖4中說明的實施例中，第一和第二溝槽103^10 基本具有矩形幾何形狀。 然而，這僅是示例。這兩個溝槽103^10 也可以具有不同于矩形幾何形狀的任意其他封閉的環(huán)的幾何形狀。在圖2、3和4中說明的實施例中，溝槽103 (在水平平面中)形成環(huán)繞半導體區(qū)域的封閉的環(huán)，其中被溝槽環(huán)繞的半導體區(qū)域形成通孔區(qū)域11。具有封閉的環(huán)的幾何形狀的溝槽在水平方向?qū)⑼讌^(qū)域11與半導體本體100的其他區(qū)域分離。然而，溝槽103不必必須具有封閉的環(huán)的幾何形狀以限定通孔區(qū)域11。例如，如果溝槽103靠近半導體本體100 的邊緣布置且在半導體本體100的邊緣終止，則不需要封閉的環(huán)的幾何形狀。這在圖2中以虛線示出。在該圖中，附圖標記105指示半導體本體100的邊緣，半導體本體100在此處終止。溝槽103’(以虛線說明)在邊緣105終止且與邊緣一起形成封閉的環(huán)，使得溝槽 (與半導體本體的邊緣105 —起)限定通孔區(qū)域11。就此而言，通常作為半導體晶片(未示出) 的部分的多個半導體本體被一同處理，且晶片被分離以在該處理結束時形成各個半導體本體。因此，當分別形成溝槽103或103’吋，晶片仍未被分離。此時，晶片上的線(劃片線)限定晶片在何處被分離，且因此限定各個晶片的邊緣將在何處。在處理時，溝槽103’和劃片線限定通孔區(qū)域11。溝槽103’還能夠形成為具有封閉的環(huán)的幾何形狀，使得溝槽103’延伸到劃片線。在這種情況下，當晶片通過沿著劃片線切割而切割成各個半導體本體(管芯) 吋，該溝槽103’限定的封閉的環(huán)是“開放”的。在圖2和3中以實線繪制的實施例中，溝槽103限定被溝槽圍繞的硅通孔11。在溝槽限定的封閉的環(huán)外部，能夠布置溝槽有源組件區(qū)域，比如晶體管的有源區(qū)域。在圖2和 3的實施例中，被溝槽圍繞的半導體本體100的區(qū)域選擇為使得獲得具有合適/所需歐姆電阻的通孔。根據(jù)另ー實施例，有源組件區(qū)域布置在由溝槽103圍繞的半導體區(qū)域中且通孔由溝槽和半導體本體100的邊緣105限定。在這種情況下，通孔11 (如圖2和3中的點線所示)布置在邊緣105和溝槽103之間且形成圍繞溝槽103的封閉的環(huán)，其中溝槽103形成圍繞有源區(qū)域(比如晶體管単元的場)的封閉的環(huán)。圖IB代表通過圖2、3和4中說明的實施例中的每ー個的垂直剖面。在圖IB中，括號中的附圖標記代表用于根據(jù)圖4的實施例的附圖標記。在下文中，“至少ー個絕緣溝槽” 表示如圖2和3所示的一個溝槽103或如圖4所示的兩個溝槽IOS1UOS2tj能夠使用蝕刻方法制造在半導體本體100的垂直方向延伸的至少ー個絕緣溝槽 103。用于在半導體本體中制造垂直溝槽的蝕刻方法是公知的，所以就這方面不需要進ー步的解釋?！霸诖怪狈较蜓由臁北硎局辽侃`個溝槽103基本上在垂直方向延伸。然而，溝槽也能夠相對于第一表面101傾斜，使得溝槽103的側壁和第一表面101之間的角度能夠不同于90°。溝槽寬度可以隨著深度減小或増加。兩個側壁也可以朝相同的方向傾斜，其中溝槽寬度隨著溝槽深度例如是恒定的。溝槽103傾斜的方向例如能夠隨著晶片變化。至少ー個絕緣溝槽103制造為使得它不完全通過半導體本體100延伸到第二表面 102。絕緣溝槽103的深度例如處于5Mm至200Mm的范圍內(nèi)，尤其處于30Mm至60Mm的范圍內(nèi)，比如約50Mm。溝槽的寬度例如處于200nm至20Mm的范圍內(nèi)。參考圖1C，至少在至少ー個絕緣溝槽103的側壁上形成第一絕緣層21。在圖IC 中說明的實施例中，在至少ー個絕緣溝槽103的側壁和底部上形成第一絕緣層21。第一絕緣層21例如是氧化物層。氧化物層能夠通過熱氧化工藝和/或沉積エ藝制造。然而，該方法不限制于使用氧化物作為絕緣層21。也可以使用任意其他類型的絕緣或電介質(zhì)材料，比如氮化物、氧化鋁(Al2O3)或低k電介質(zhì)。根據(jù)ー個實施例，第一絕緣層21是包括彼此層疊的絕緣材料的兩個或更多層的復合層。可選地，在半導體本體100中于絕緣溝槽103相鄰地制造摻雜半導體區(qū)域12 (以虛線說明)。摻雜半導體區(qū)域12具有比半導體本體100的基本摻雜高的摻雜濃度，或者在半導體本體100包括較高摻雜的第一層110且較低摻雜的第二層120時具有至少高于較低摻雜的半導體層120的摻雜濃度的摻雜濃度。摻雜半導體區(qū)域12至少在通孔區(qū)域11中與溝槽103相鄰地制造，但也能夠沿著絕緣溝槽103的完整側壁和底部制造。形成高摻雜區(qū)域12例如包括沉積エ藝，其中沉積摻雜玻璃或摻雜多晶硅，接著是擴散エ藝；汽相摻雜エ 藝；或注入和/或擴散エ藝，其中摻雜劑原子經(jīng)由絕緣溝槽103的側壁(以及可選的底部)注入或擴散到半導體本體100中。在圖IC中說明的實施例中，絕緣層21沿著絕緣溝槽103的側壁和底部制造，使得在制造絕緣層21之后保留有剰余溝槽。參考圖1D，該剩余溝槽填充以填充材料22。填充材料22例如是電學導電材料，比如摻雜非晶或多晶半導體材料，諸如是多晶硅、金屬、硅化物或碳。根據(jù)另ー實施例，填充材料22是絕緣材料，使得絕緣溝槽21完全填充以絕緣材料。 根據(jù)圖6中示出的另ー實施例，絕緣層21制造為使得它完全填充絕緣溝槽103，使得在制造絕緣層21之后沒有剰余溝槽。在其他實施例中，例如如果在完全填充溝槽103之前溝槽 103的開ロ在沉積期間封閉，孔洞可以被密封在溝槽103中。絕緣和填充材料典型地還沉積在第一表面101 (例如在溝槽蝕刻掩膜上)和在圖 IC中未示出的第二表面102上。在溝槽填充之后，這些層能夠從第一和第二表面101、102 去除。參考圖1E，從第二表面102去除半導體材料，使得對應于半導體本體100的垂直維度的厚度減小。例如，在第二表面102的半導體材料的去除包括蝕刻エ藝、機械拋光エ藝或化學機械拋光(CMP)エ藝其中至少ー個。在圖IE中，附圖標記102’指示在去除エ藝之后半導體本體100的第二表面。在下文中，半導體本體100的第二表面102’也稱為背表面 102’。應當提及，在完成處理第一表面之后且在處理第二表面之前，半導體本體通常是倒裝或倒置的。然而，為了更好地理解，未說明半導體本體100的這種倒裝。參考圖IE中說明的實施例，去除エ藝能夠執(zhí)行為使得在去除エ藝結束時在第二表面102’露出第一絕緣層21。在說明的實施例中，半導體材料被向下去除到絕緣溝槽103 的底部以下，使得在去除エ藝結束吋，在絕緣溝槽底部的第一絕緣層21在第二表面露出且從第二表面102’凸出。因而，在該方法中第二表面未被平面化。在接下來的方法步驟中，在第二表面102’上形成第二絕緣層31，該第二絕緣層31 覆蓋第一絕緣層21的露出區(qū)域。參考圖IF和1G，制造第二絕緣層31例如包括形成完全覆蓋第二表面102’(見圖1F)的絕緣層31’以及在絕緣層31’中形成接觸開ロ，該接觸開ロ 延伸到通孔區(qū)域11。接觸開ロ制造為使得絕緣層31’的剰余部分31形成第二絕緣層31， 該第二絕緣層31與第二表面102’的第一絕緣層21 —起覆蓋該至少ー個絕緣溝槽103。第 ニ絕緣層31例如是氧化物層或氮化物層。第二層31尤其包括在沉積エ藝中不要求高溫(比如低于400°C的溫度)的材料。其他合適的材料例如是旋涂玻璃或酰亞胺。在去除第二表面 102的半導體材料之前，能夠完成或最終處理在第一表面和第一表面以下的器件結構。這可以包括第一表面101上的金屬化層(未示出)的沉積。然而，這種金屬化層不能承受高溫，比如高于400°C的溫度。形成第二絕緣層31是可選的。溝槽底部的絕緣層21能夠足以在溝槽的底部將通孔區(qū)域與周圍的半導體區(qū)域絕緣。為了形成與第一絕緣層12鄰接的第二絕緣層31，在圖IE中說明的去除エ藝中，不必必須露出第一絕緣層21。根據(jù)備選實施例，半導體材料并不向下去除到第一絕緣層21， 而是在第二表面102’的區(qū)域中在第一絕緣層21下方保留厚度小于IMffl的半導體材料(薄) 層。這在圖IE中以點線示出。在這種情況下，形成絕緣層31’(見圖1F)涉及將第二表面 102’和第一絕緣層21之間的半導體層轉(zhuǎn)變?yōu)榻^緣層的エ藝。這種エ藝例如是氧化工藝，比如陽極氧化工藝和/或其中氧氣經(jīng)由第二表面102’注入到半導體本體100中的エ藝。在圖IE至IG中說明的エ藝步驟之后，在水平方向半導體通孔區(qū)域11完全被具有第一絕緣層21的絕緣溝槽和第二絕緣層31圍繞。半導體通孔區(qū)域21形成半導體本體100 的第一表面和第二表面102’之間的電學導電連接，且與半導體本體100的其他區(qū)域電學絕緣。參考圖1H，在第一表面101的區(qū)域中在半導體通孔區(qū)域11上形成第一接觸電極 41且在第二表面102’的區(qū)域中在半導體通孔區(qū)域11上形成第二接觸電極42。分別在第一和第二表面101、102的區(qū)域中形成第一和第二接觸電極41、42意味著這些電極41、42能夠在相應表面101、102上形成。然而，這些溝槽中的ー個或二者也能夠在溝槽中形成，其中這些溝槽中的每ー個從表面101、102其中之一延伸到通孔區(qū)域中且包括相應溝槽中接觸通孔區(qū)域的第一和第二電極41、42其中ー個。第一接觸電極41例如是金屬、硅化物或諸如多晶硅的高摻雜多晶半導體材料?？蛇x地，在形成第一接觸電極41之前在第一表面101下方的通孔區(qū)域中形成摻雜的接觸區(qū)域CN 102543870 A
13。這種接觸區(qū)域還能夠在形成第二接觸電極42之前在第二表面102’下方形成。然而， 比如在較高摻雜第一半導體層110的區(qū)域中，當半導體本體具有高基本摻雜時，可以省略這種接觸區(qū)域。盡管以某一順序說明了用于制造具有第一和第二接觸電極41、42的半導體通孔 11的方法步驟，該方法不限制為以任意特定順序執(zhí)行這些步驟。而是，方法步驟的順序可以改變。例如，能夠在去除エ藝之前或甚至在制造絕緣溝槽103之前制造第一表面101和可選接觸區(qū)域13上的第一接觸電極41。圖5A至5C說明用于在半導體本體100中制造半導體通孔11的另ー實施例。該方法基本等同于圖IA至IH中說明的方法，不同之處在于在去除エ藝結束時或在去除エ藝期間，第二表面102’被平面化，使得絕緣溝槽103的底部區(qū)域中的第一絕緣層21被去除。 圖5A說明在這些方法步驟之后通過半導體本體100的垂直剖面。在這些方法步驟之后，在絕緣溝槽103的相對側壁上存在第一絕緣層21且在第二表面102’露出填充材料22。參考上面提供的解釋，填充材料22是可選的。這樣，絕緣溝槽103可以完全填充以第一絕緣層 21。圖5B和5C中說明的用于在第二表面102’上形成第二絕緣層31和用于形成第一和第二接觸電極41、42的方法步驟分別對應于在已經(jīng)做出引用的圖IF至IH中說明的方法步驟。第二絕緣層31在第二表面102’覆蓋絕緣溝槽103且在半導體通孔區(qū)域11之上留下接觸開ロ。圖4、5A和5B中說明的方法步驟還可以描述為用于制造具有多個半導體臺面的半導體組件的方法，該多個半導體臺面通過布置在ー個或更多絕緣溝槽103^10 上的第一絕緣層21彼此橫向絕緣。該方法包括提供具有第一表面101和與第一表面101相対的第 ニ表面102的半導體本體100 ；蝕刻從第一表面101部分地進入到半導體本體100中的一個或更多絕緣溝槽103^10 ；在絕緣溝槽103^10 的一個或更多側壁上形成第一絕緣層 21 ；通過研磨、拋光、CMPエ藝、化學蝕刻和等離子體蝕刻其中至少ー個處理第二表面102以露出第一絕緣層21 ；以及在處理的第二表面102’上沉積延伸到第一絕緣層21的第二絕緣層 31，。在圖5B中說明的示例性實施例中，示出3個半導體臺面區(qū)域，它們通過布置在絕緣溝槽的側壁上的第一絕緣層21和布置在背表面102’上的第二絕緣層31’彼此絕緣。隨后，第二絕緣層31’可以被部分地去除以在中間的半導體臺面中形成通孔區(qū)域，如圖5C所示。在其他實施例中，最終半導體組件的所有或至少多個半導體臺面區(qū)域在背表面102’上保持完全絕緣。在這些實施例中，絕緣層31’的剰余部分31形成第二絕緣層31，該第二絕緣層31與第一絕緣層21 —起形成用于相互絕緣的半導體臺面的絕緣結構。典型地，絕緣的半導體臺面包括至少形成不同電子電路的部分的分離的半導體結構。因此，可以提供具有不同電子電路間的低串擾和/或低泄露電流的集成電路。下面參考圖19至33解釋其他示例。這種半導體組件也可以通過SOI技術制造，然而成本較高。這主要是由于SOI晶片的成本典型地是沒有掩埋氧化物層的類似晶片的4至10倍。參考上面提供的解釋，第一絕緣溝槽103可以完全填充以第一絕緣層21，其中第一絕緣層21還可以制造為不同材料層的疊層且可以包含孔洞。在圖6中說明通過具有完全填充以第一絕緣層21的絕緣溝槽103的半導體本體100的垂直剖面。圖6示出在從第ニ表面102去除半導體材料之前且在制造第一和第二接觸電極41、42之前通過半導體本體 100的垂直剖面。第一和第二接觸電極41、42之間的半導體通孔區(qū)域11的歐姆電阻尤其依賴于通孔區(qū)域11的長度(該長度對應于半導體本體100的垂直厚度)、半導體通孔區(qū)域11的水平剖面的面積以及通孔區(qū)域11的摻雜濃度。半導體通孔區(qū)域11的歐姆電阻能夠通過沿著絕緣溝槽103的側壁提供高摻雜的區(qū)域12而減小。根據(jù)另ー實施例，半導體通孔區(qū)域11的歐姆電阻能夠通過在半導體通孔區(qū)域11 內(nèi)附加地提供填充以電學導電材料的接觸溝槽而減小。這種接觸溝槽能夠可選或附加地提供到高摻雜的半導體區(qū)域12。接下來參考圖7A至7E解釋用于制造具有接觸溝槽的半導體通孔區(qū)域11的方法的實施例。這些圖均示出在方法的特定步驟期間通過半導體本體100 的垂直剖面。盡管在圖中以某種順序說明這些方法步驟，該順序可以改變。參考圖7A，除了形成絕緣溝槽103和填充絕緣溝槽103之外，該方法涉及形成從第一表面101延伸到半導體本體中的接觸溝槽104以及使用電學導電材料ぬ填充接觸溝槽 104。電學導電材料23例如是摻雜非晶或多晶半導體材料，諸如多晶硅、金屬、硅化物或碳。 根據(jù)ー個實施例，接觸溝槽104填充以包括至少兩個不同電學導電層的層堆疊?？蛇x地，在使用電學導電材料23填充溝槽104之前，沿著接觸溝槽104的側壁形成擴散阻擋或第三絕緣層對。電學導電材料23形成半導體通孔區(qū)域11內(nèi)的導電通孔。接觸溝槽104能夠制造為使得它遠離絕緣溝槽103布置。半導體通孔區(qū)域11內(nèi)的接觸溝槽104的位置在圖2、 3和4中說明的實施例中以虛線說明。如圖7A所示，絕緣溝槽能夠包括第一絕緣層21和電學導電填充材料22。備選地， 如圖6所示，絕緣溝槽103能夠完全填充以第一絕緣層21。圖7B至7E中示出的剰余方法步驟分別對應于圖IE至IH中示出的方法步驟。這些方法步驟包括部分地去除第二表面102處的半導體本體100 (見圖7B)、形成與第一絕緣層21相鄰的第二絕緣層31 (見圖7C和7D)。絕緣層31’中的接觸開ロ形成為使得接觸開 ロ在第二表面102’露出接觸通孔23。參考圖7E，分別在第一表面101上和第二表面102 上在接觸通孔ぬ和半導體通孔11上形成第一和第二接觸電極41、42。形成絕緣溝槽103和接觸溝槽104可以包括公同的方法步驟。根據(jù)ー個實施例， 這些溝槽103、104通過相同的蝕刻エ藝蝕刻。而且，當絕緣溝槽103的填充材料22是電學導電材料時，絕緣溝槽103中的填充材料22和接觸溝槽104中的電學導電材料23能夠通過相同的方法步驟制造。在圖7A至7E中示出的方法中，在第二表面102部分地去除半導體本體100的エ 藝期間，在絕緣溝槽103的底部的第一絕緣層21保留。這對應圖IA至IH中示出的方法。根據(jù)ー個實施例，接觸溝槽104制造為從第一表面101延伸到半導體本體100中比絕緣溝槽103更深。當接觸溝槽104寬于絕緣溝槽103吋，能夠使用與制造絕緣溝槽103 相同的エ藝制造較深的接觸溝槽104。在接觸溝槽104填充以電學導電材料23之后且當從第二表面102去除半導體材料吋，在到達絕緣溝槽103之前，(較深)接觸溝槽104中的接觸電極23露出。這允許在不去除絕緣溝槽103的底部的絕緣層21的條件下在第二表面102’ 露出接觸電極ぬ。然而，類似于在圖5A至5C中示出的方法，在去除ェ藝期間，能夠部分地去除絕緣
13溝槽103的底部的第一絕緣層21，使得如果除了第一絕緣層22之外還存在填充材料22，則在溝槽103的底部露出填充材料22。在圖8中示出根據(jù)該修改制造的半導體組件。半導體通孔區(qū)域11和可選的接觸通孔23能夠用于連接布置在半導體本體100的第一表面101的區(qū)域中的任意類型的組件區(qū)域或器件結構與第二表面102’的第二接觸電極42。圖9示出通過晶體管、尤其是垂直MOS晶體管的垂直剖面。在包括高摻雜第一半導體層110和較低摻雜第二半導體層120的半導體本體100中實現(xiàn)MOS晶體管。MOS晶體管包括由第一半導體層110實現(xiàn)且與布置在第二表面102’上的漏電極56接觸的漏極區(qū)域討。漏電極56形成MOS晶體管的漏極端子D。MOS晶體管還包括與漏極區(qū)域M相鄰的漂移區(qū)域53。漂移區(qū)域53由第一半導體層120的具有第二層120的基本摻雜的那些部分形成。晶體管還包括具有源極區(qū)域51、布置在源極區(qū)域52和漂移區(qū)域53之間的體區(qū)域52以及與體區(qū)域52相鄰布置且通過柵極電介質(zhì)62與體區(qū)域52電學絕緣的柵電極61的至少ー 個晶體管単元。在圖9中，說明了具有源極區(qū)域51和體區(qū)域52的多個晶體管単元。在圖9中說明的實施例中，柵電極661實現(xiàn)為溝槽柵電極，其是布置在溝槽中的柵電極且從第一表面101 延伸到半導體本體100中的柵電扱。然而，實現(xiàn)柵電極61為溝槽電極僅是示例。柵電極61 還可以實現(xiàn)為平面電極，該平面電極是布置在半導體本體100的第一表面101上方的電極。 在圖9中，示出柵電極61的不同部分。柵電極61的這些部分以未說明的方式彼此電學連接。例如，柵電極61在水平平面中具有柵格形幾何形狀?；蛘撸瑘D9中示出的各個部分61 在垂直于圖9中示出的截面的方向是縱向電極部分。這些縱向柵電極部分能夠通過布置在垂直于柵電極部分61延伸的溝槽(未示出)中的連接彼此電學相連。柵電極61電學連接到第一接觸電極41，其中第一接觸電極41通過絕緣層71與通孔區(qū)域11之外的半導體本體100的區(qū)域且可選地與溝槽填充材料22介電絕緣。經(jīng)由接觸電極41和半導體通孔11，柵電極61電學連接到布置在第二表面102’上的第二接觸電極 42。在下文中，第一接觸電極41也稱為布線。在示例性實施例中，在第一表面101上僅形成ー個布線。因而，MOS晶體管的柵極端子G由布置在半導體本體的第二表面102’上的第二接觸電極42形成。各個源極區(qū)域51和體區(qū)域52電學連接到與柵電極61介電絕緣的源電極 55。源電極55布置在半導體本體的第一表面101的頂部上。這種垂直MOS晶體管具有第一表面101上方的源電極55，且具有布置在半導體本體的第二表面102’上的柵電極42和漏電極56。源電極55電學連接到布置在源電極55和柵極接觸電極41上方且通過另ー電介質(zhì)層72與柵極接觸電極41介電絕緣的電極層57，比如金屬化層。電極層57形成外部源電扱，通過其平坦的表面，該外部源電極能夠安裝到引線框架(未示出)。備選地，能夠使用具有基本平坦表面的單層金屬化且能夠使用比如高摻雜多晶硅的不同材料制造柵極接觸電極41。就此而言，應當提及，在第二表面102’上制造柵電極42和漏電極56之前，能夠執(zhí)行接觸注入，這是用于減小通孔區(qū)域11和柵電極42之間以及漏極區(qū)域M和漏電極56之間的歐姆電阻的注入。在圖9中說明的實施例中，漏極區(qū)域M由高摻半導體層110 (比如基板)形成，在其上布置比如外延層的較低摻雜層120，其中在該較低摻雜層中實現(xiàn)漂移區(qū)域53。根據(jù)另 ー實施例，半導體本體100具有對應于漂移區(qū)域53的摻雜的基本摻雜。在這種情況下，在制造漏電極56之前，通過注入和/或擴散和/或退火エ藝形成漏極區(qū)域M以及可選的IGBT 中的場停止區(qū)域。在這種情況下，半導體本體100的垂直厚度限定了漂移區(qū)域53的長度。參考圖9，鈍化層73能夠在第二表面102’或第二絕緣層31 (如果制造了第二絕緣層)上形成。鈍化層73具有柵電極41和漏電極56上方的接觸開ロ。這樣，柵電極42和漏電極能夠使用相同的方法步驟制造或者能夠是ー個結構化金屬化層的部分。MOS晶體管能夠?qū)崿F(xiàn)為η型晶體管或P型晶體管。在η型晶體管中，源極區(qū)域51 和漂移區(qū)域53是η摻雜的，而體區(qū)域52是ρ摻雜的。在ρ型晶體管中，源極區(qū)域51和漂移區(qū)域53是ρ摻雜的，而體區(qū)域52是η摻雜的。MOS晶體管能夠?qū)崿F(xiàn)為MOSFET或IGBT。 在MOSFET中，漏極區(qū)域M與源極區(qū)域51具有相同的摻雜類型，且在IGBT中，漏極區(qū)域M (也稱為集電極區(qū)域)具有與源極區(qū)域51的摻雜類型互補的摻雜類型。第二接觸電極或柵電極42和漏電極56能夠以很多不同的方式布置在半導體本體 100的第二表面102’上。接下來參考圖10至12解釋三個不同的實施例，其中每ー個示出在圖9中說明的水平截面B-B中通過第二接觸電極42和漏電極56的水平剖面。在圖10中說明的實施例中，漏電極56和柵電極52彼此相鄰布置，其中漏極區(qū)域 56具有缺ロ區(qū)域，柵電極42布置在該缺ロ區(qū)域中。漏電極56和柵電極42通過第二絕緣層 31和/或絕緣層21彼此電學絕緣。在圖11中說明的實施例中，柵電極42被漏電極56環(huán)繞，柵電極42和漏電極45 通過第二絕緣層31彼此電學絕緣。在圖12中說明的實施例中，柵電極42環(huán)繞漏電極56，這兩個電極42、56通過第 ニ絕緣層31和/或絕緣層21彼此電學絕緣。在根據(jù)圖12的實施例中，象半導體通孔區(qū)域 11，柵電極42具有圈形的幾何形狀。在其他實施例中，柵電極42和通孔區(qū)域11具有不同的形狀。漏電極56能夠與通孔區(qū)域11交疊。然而這要求柵電極42和漏極區(qū)域之間以及漏電極56與通孔區(qū)域11之間的絕緣區(qū)域。能夠在單個半導體本體中實現(xiàn)兩個MOS晶體管。圖13和14示出通過在ー個半導體本體100中實現(xiàn)的兩個MOS晶體管的柵電極和漏電極的水平剖面。在圖13中說明的實施例中，第一 MOS晶體管的第一柵電極42i和第一漏電極56i彼此相鄰布置且通過第二絕緣層 3ら彼此電學絕緣。而且，第二 MOS晶體管的第二柵電極4 和第二漏電極5 彼此相鄰布置且通過第二絕緣層312彼此電學絕緣。另外，能夠在漏電極56i和5 之間或環(huán)繞ー個或兩個MOS晶體管提供ー個或更多絕緣溝槽103以彼此橫向地絕緣漏極和源極電勢。源極區(qū)域能夠連接到公共源電極或電學絕緣的源電極。因而能夠?qū)崿F(xiàn)公共源極或公共漏極器件。在圖14中說明的實施例中，第一漏電極56i被第一柵電極4 環(huán)繞且第二漏電極 562被第二柵電極4 環(huán)繞，第一和第二柵電極42^4 在半導體本體的水平方向彼此遠離。圖15說明在垂直截面C-C中通過圖14的半導體本體100的垂直剖面。在該垂直剖面中，示出相應第一接觸電極42^4 的第一和第二柵電極42^4 和半導體通孔區(qū)域 11”112。附圖標記2ら和212指示相應的第一絕緣層。在圖15中說明的實施例中，絕緣溝槽完全填充以第一絕緣層21”212。然而，這僅是示例。這些絕緣溝槽還可以實現(xiàn)為填充以第一絕緣層和填充材料，如圖ID所示。圖15中說明的第一和第二半導體通孔Il1Ul2均分別通過兩個絕緣溝槽103n、 10312和10321、10あ2制造(限定)。在水平方向，第一和第二通孔Il1Ul2通過兩個第一絕緣層21”212和布置在兩個第一絕緣層21”212之間的半導體區(qū)域13彼此分離。圖16說明另ー實施例，其中兩個半導體通孔區(qū)域Il1Ul2僅通過具有第一絕緣層 2112的ー個絕緣溝槽分離。在該實施例中，半導體通孔Il1Ul2之間的絕緣溝槽完全填充以絕緣層2112。然而，這僅是示例，該絕緣溝槽還可以填充以第一絕緣層2112和附加填充材料， 如圖ID所示。圖17說明在水平截面D-D中通過根據(jù)圖16的布置的水平剖面。圖18說明具有在半導體本體100中集成的兩個MOS晶體管的晶體管布置的另ー 實施例。圖18說明在水平剖面中通過柵電極和漏電極的水平剖面。在該實施例中，在半導體通孔區(qū)域Il1和Il2之間布置半導體區(qū)域13，且在半導體通孔區(qū)域Il1Ul2和漏電極或漏極區(qū)域Mi、542之間布置附加半導體區(qū)域14” 142，附加半導體區(qū)域14” 142通過與絕緣溝槽 103^10 —致形成的附加絕緣溝槽與漏極區(qū)域Mi、542絕緣。這些附加絕緣溝槽填充以附加絕緣層Mi、242?？蛇x地，與圖ID中說明的絕緣溝槽103 —祥，這些附加絕緣溝槽填充以附加絕緣層Mi、242和填充材料。在該實施例中，附加半導體區(qū)域1も、142將漏極區(qū)域與通孔區(qū)域Il1Ul2分離。根據(jù)ー個實施例，半導體區(qū)域13和半導體區(qū)域14連接到用于限定電勢(諸如地或源極電勢)的端子，其中源極電勢是源電極陽的電勢。由此，兩個晶體管的柵極之間或ー個晶體管的柵極和漏極之間的電容性耦合明顯減小。參考圖19至27，說明用于制造具有至少橫向絕緣的半導體臺面的半導體組件 1000的方法的其他實施例。這些圖示出在特定方法步驟期間或之后通過半導體本體100的
垂直剖面。參考圖19，提供半導體本體100。半導體本體100包括第一表面101和與第一表面相對的第二表面102。根據(jù)ー個實施例，半導體本體100包括兩個不同摻雜的半導體層第一半導體層 110以及第一半導體層110頂部上的第二半導體層120。分別地，第一半導體層110例如是半導體基板，且第二半導體層120例如通過在基板110上生長且彼此堆疊的說明性的ー個或更多外延層2形成。如上面參考圖IA所解釋，兩個半導體層110、120可以具有不同的摻雜濃度和/或摻雜類型。第一和第二層110和120的摻雜的摻雜類型能夠相同或能夠互補， 使得在第一層110和第二層120之間形成基本水平的pn結14。備選地，半導體本體100可以具有均勻的基本摻雜。在示例性實施例中，第一半導體層110比第二半導體層120更高摻雜。參考圖20，形成從第一表面101延伸到半導體本體100中的至少ー個絕緣溝槽 IOS1UOS20典型地，絕緣溝槽103” 10 例如使用博施(Bosch)エ藝蝕刻到半導體本體100中。在水平平面中，該至少ー個絕緣溝槽103^10 可以以很多不同方式實現(xiàn)，S卩，具有很多不同幾何形狀。如上面參考圖2至4所示的實施例所解釋，所示絕緣溝槽103^10 可以是基本圈形的。因此，在垂直剖面中彼此分離的兩個絕緣溝槽103^10 可以對應于ー 個相連的絕緣溝槽103^10 的部分。
注意所示的垂直剖面典型地僅對應于通過半導體本體100的一部分。半導體組件 1000可以包括在半導體本體100中在水平平面中限定半導體臺面區(qū)域100a、100b和IOOc 的陣列的多個絕緣溝槽103^101。陣列至少在水平區(qū)域中可以是規(guī)則的。在其他實施例中，取決于需要在其中形成的半導體結構，半導體臺面區(qū)域100a、IOObUOOc在水平平面中具有不同的形狀和/或大小。如圖20所示，絕緣溝槽103^10 典型地延伸完全通過外延層120且部分地延伸到基板110中。因此，至少在所示的垂直剖面中，外延層120被細分為不同的部分h、2b和 2c。當所示的絕緣溝槽103”1032對應于單個絕緣溝槽103”1032的部分吋，外延層120的部分加、2c也典型地相連。在示例性實施例中，每個半導體臺面區(qū)域100a、IOObUOOc包括pn結14的一部分 14a、14b、14c。pn結14a、14b、14c例如可以在最終的半導體組件1000中形成相應ニ極管結構或晶體管結構的一部分。尤其是，可以不同地形成高長寬比的絕緣溝槽103^101。在第一步驟中，可以使用例如光刻膠、氧化硅或氮化硅硬掩膜的蝕刻掩膜蝕刻在所示垂直剖面的水平方向基本在所示的絕緣溝槽103^10 的外部側壁之間延伸的寬溝槽。此后，可以在寬溝槽的側壁上形成氧化物層。這典型地通過熱氧化和各向異性蝕刻完成以在第一表面101上留下硬掩膜的一部分的同時去除在寬溝槽的底部壁以及在第一表面101形成的熱氧化物。寬溝槽的側壁上的氧化物層和熱氧化物的寬度基本匹配所示絕緣溝槽103^10 的所需寬度或所需寬度的一半。此后，使用選擇性外延使用半導體材料填充寬溝槽。典型地例如通過CMPエ藝去除從第一表面101凸出的任意半導體材料。現(xiàn)在可以去除蝕刻掩膜和/或氧化物層。該エ 藝序列還導致如圖20所示的結構。如上面參考圖IE和5A所解釋，半導體本體100稍后在第二表面102至少被減薄到絕緣溝槽IOS1UOS2以形成分離的半導體臺面區(qū)域100a、100b、100c。因此，絕緣溝槽103” 1032典型地蝕刻到大于半導體本體100的最終垂直厚度約5%至約30%、更典型地約15% 至約25 %的垂直深度d2。半導體本體100的最終垂直厚度可以小于IOOMm或甚至小于50Mm。 在處理期間，這種垂直延伸的晶片典型地被支撐。因此，在減薄之前，半導體本體100的垂直擴展Cl1典型地例如大于約250Mm。在減薄之前，半導體本體100的垂直延伸Cl1典型地例如約為700Mm。此后，至少在絕緣溝槽103”1032的一個側壁上、典型地在絕緣溝槽103”1032的所有側壁上形成第一絕緣層21。圖21中說明所得的半導體組件1000。在示例性實施例中，絕緣溝槽IOS1完全填充以第一絕緣層21，而第一絕緣層21僅覆蓋絕緣溝槽10 的側壁。然而，這僅是ー個示例。典型地，在公同エ藝中形成半導體組件 1000的絕緣溝槽103^10 以減小エ藝復雜度。因此，半導體組件1000的絕緣溝槽103i、 1032可以具有相同的結構。絕緣溝槽10 的內(nèi)部部分，即剩余溝槽填充以填充材料22，如上面例如參考圖IC 所解釋，該填充材料可以是絕緣材料或電學導電材料，諸如是非晶或多晶半導體材料，例如多晶硅、比如銅或鎢的金屬、硅化物或碳。使用不同于第一絕緣層21的材料的材料填充絕緣溝槽10 的內(nèi)部部分可以減小機械應力。因而，可以減小在進ー步處理中破壞半導體本體100的風險。
第一絕緣層21可以通過熱氧化和/或通過沉積和隨后的平面化工藝形成。填充材料22典型地通過沉積和隨后的平面化工藝形成。這允許絕緣溝槽10 的基本無腔填充。 因此，可以進ー步減小在進ー步處理中破壞半導體本體100的風險。如圖22所示，絕緣溝槽103^10 可以是逐漸變細的。因此，與更靠近第一表面 101的相應上部相比，絕緣溝槽103”1032的水平延伸可以在絕緣溝槽103”1032的下部中較小。這可以通過博施工藝實現(xiàn)。取決于半導體組件1000的功能，諸如源極或發(fā)射極區(qū)域的多個半導體區(qū)域或半導體區(qū)可以附加地在外延層120的部分2a、2b和2c中由第一表面101形成。在每個半導體臺面區(qū)域IOOaUOOb和IOOc中或上，可以形成諸如電阻器、電容器、ニ極管和晶體管或甚至完整電路系統(tǒng)的有源和/或無源電組件。例如，可以在半導體臺面100a、IOOb和IOOc其中至少ー個中形成MOSFET結構。除了附加半導體區(qū)之外，可以在第一表面101上或在從第一表面101延伸到相應半導體臺面100a、100b、IOOc的溝槽中形成絕緣柵電極結構。為清楚起見，這些結構在圖22中沒有示出。此后，在第一表面101上形成具有與至少ー些半導體區(qū)接觸的導電直通接觸10a、 IObUOc的例如磷硅酸鹽玻璃(PSG)層的層間電介質(zhì)8。圖23中說明所得的半導體組件 1000。再者，可以在第一表面101上形成半導體臺面100a、IOObUOOc其中至少兩個之間的布線(在圖ぬ中未示出)。此后，可以在第一表面101上形成至少ー個金屬化或端子55以接觸分別在半導體臺面IOOaUOOb和IOOc中形成的電子組件和電路。圖M中說明所得的半導體組件1000。為清楚起見，在圖M中僅說明例如形成用于晶體管結構的源極金屬化和/或用于IGBT結構和/或ニ極管結構的發(fā)射極金屬化的ー個金屬化55。取決于最終半導體組件 1000的功能，多個金屬化可以布置在第一表面101上。例如，漏極金屬化和柵極金屬化可以附加地布置在第一表面101上。在其他實施例中，漏極金屬化和/或柵極金屬化稍后與源極金屬化陽相對布置。如上面參考圖1至18所解釋，在這些實施例中，可以附加地提供通過半導體本體的通孔區(qū)域，用于接觸靠近第一表面101形成的柵電極到與第一表面101相對形成的柵極金屬化。在其他實施例中，可以提供通過半導體本體的附加通孔區(qū)域以連接其他電極到要在背表面102’上形成的附加金屬化。現(xiàn)在，典型地完成了從第一表面101的半導體組件1000的處理。對于減薄和進ー步背面處理，半導體本體100此后典型地安裝在載體系統(tǒng)60上， 其中第一表面101例如被膠合到玻璃基板或玻璃晶片60。如果半導體本體100的最終厚度大于約200Mffl，則半導體本體100還可以安裝在箔片或者在沒有任意載體系統(tǒng)的條件下被
進ー步處理。此后，從第二表面102去除半導體本體100的半導體材料以分別露出第一絕緣層 21和絕緣溝槽103”1032的底部部分且形成背表面102’。因此，分別形成至少位于在垂直剖面中、少彼此分離且通過絕緣溝槽103”1032和第一絕緣層21彼此橫向絕緣的半導體臺面100a、100b、100c。圖25中說明所得的半導體組件1000。在示例性實施例中，半導體臺面100a、100b、IOOc其中每ー個分別包括外延層120的一部分h、2b和2c以及基板110的相應接合部分la、lb、lc。
通過去除半導體本體的半導體材料，半導體本體100被減薄到第一表面101和背表面102’之間的最終垂直厚度d3。絕緣溝槽103^10 的最下面的部分可以在該エ藝期間去除。例如，最終垂直厚度d3可以比絕緣溝槽103^10 的垂直蝕刻深度d2小約5%至 30%，更典型地小約為15%至約25%。根據(jù)ー個實施例，通過去除半導體本體100的半導體材料，半導體本體100被減薄到第一表面101和背表面102’之間的垂直厚度d3，其小于約50Mffl，例如約40Mffl。當半導體本體100附著到諸如玻璃晶片的足夠穩(wěn)定的載體系統(tǒng)60吋，能夠制造具有極薄半導體本體 100的半導體組件1000。這對于低壓應用是尤其感興趣的。去除半導體本體100的半導體材料典型地通過例如研磨或拋光、CMPエ藝等的機械減薄和化學和/或等離子體蝕刻的組合實現(xiàn)以實現(xiàn)背表面102’的足夠低的表面粗糙度。 例如，研磨エ藝用于去除半導體材料的大部分。此后，蝕刻可以用于進ー步去除半導體本體 100的半導體材料例如幾個微米，直到到達半導體本體100的所需最終垂直厚度d3。半導體材料可以被選擇性地蝕刻到第一絕緣層21和/或填充材料22。在本實施例中，第一絕緣層21和/或填充材料22可以稍微從背表面102’凸出。根據(jù)ー個實施例，去除半導體本體100的半導體材料實施為使得背表面102’基本是無劃痕的。例如，背表面102’的表面粗糙度典型地低于50nm，更典型地低于lOnm，且甚至更典型地低于lnm。因此，促進背表面102’上的稍后的沉積。根據(jù)另ー實施例，去除半導體本體100的半導體材料實施為使得第一絕緣層21和 /或填充材料22不露出。在本實施例中，在去除半導體本體100的半導體材料之后，半導體材料的薄層覆蓋第一絕緣層21和/或填充材料22。薄層可以在稍后的步驟中完全氧化。參考圖沈，第二絕緣層31’沉積在背表面102’上，使得第二絕緣層31’分別延伸到第一絕緣層21且與第一絕緣層21鄰接。因此，形成通過第一絕緣層21和第二絕緣層 31’彼此絕緣的半導體臺面100a、100b、100c。典型地，第二絕緣層31’被無掩膜地沉積在背表面102’上。因而，半導體臺面 100a、100b、IOOc在背表面102’上通過第二絕緣層31’完全絕緣。在示例性實施例中，至少中間的半導體臺面IOOb通過絕緣溝槽103”1032的側壁上的第一絕緣層21和第二絕緣層 31'形成的絕緣結構在側壁和背表面102'上完全絕緣。這還應用于這種實施例在去除半導體本體100的半導體材料之后，第一絕緣層21和/或填充材料22稍微凸出背表面102'。 在這些實施例中，第二絕緣層31'還形成在第一絕緣層21和填充材料22上且與第一絕緣層21和填充材料22直接接觸。在去除半導體本體100的半導體材料之后半導體材料的薄層覆蓋第一絕緣層21和可選的填充材料22的實施例中，第二絕緣層31'典型地通過半導體材料的陽極氧化形成，使得第二絕緣層31'鄰接第一絕緣層21和可選的填充材料22。和第二絕緣層31 —祥，第二絕緣層31'可以完全覆蓋最終制造的半導體組件中的背表面102'。備選地，沉積的第二絕緣層31'可以在稍后部分地凹陷(recess)，使得絕緣層31'的剰余部分31形成最終制造的半導體組件中的第二絕緣層31。在兩種情況中，半導體臺面100a、100b、100c其中至少ー個(例如中間的半導體臺面100b)在背表面102'被鄰接第一絕緣層21的第二絕緣層31完全覆蓋。因此，在半導體臺面IOOb中形成的半導體結構與相鄰半導體臺面IOOaUOOc絕緣。這至少減小半導體臺面100a、100b和IOOc之間的泄露電流和不希望的串擾。結合圖19至沈解釋的ェ藝因此可以用于制造集成電路，其中在絕緣半導體臺面100a、100b和IOOc或絕緣半導體阱100a、100b、IOOc中實現(xiàn)不同功能。此后，可以在第二絕緣層31上沉積例如金屬層的穩(wěn)定層56’。圖27中說明所得的半導體組件1000。在示例性實施例中，在半導體臺面IOOb中形成的半導體結構通過絕緣溝槽103” 10 的側壁上的第一絕緣層21和第二絕緣層31形成的絕緣結構與相鄰半導體臺面100a、 100c絕緣。因此，半導體臺面100a、IOOb和IOOc之間的泄露電流和不希望的串擾至少被減現(xiàn)在可以從載體系統(tǒng)60去除半導體組件1000。典型地，在公共晶片上并行地形成多個半導體組件1000，該公共晶片可以在從載體系統(tǒng)60去除公共晶片之前或之后被切割成各個半導體本體(芯片)。也可以使用SOI技術制造如圖沈和27所示的類似半導體組件。例如，深垂直溝槽可以蝕刻到SOI晶片的掩埋氧化物層且填充以電介質(zhì)材料。因此，還可以形成絕緣阱。然而，由干與正常晶片相比SOI晶片更高的價格，該制作方法更昂貴。再者，不僅僅是在SOI技術中使用的氧化硅和藍寶石可以用作此處解釋的方法中的第二絕緣層31的材料。取決于應用和半導體本體的半導體材料，可以根據(jù)機械和/或熱準則選擇第二絕緣層31的材料。例如，諸如氮化鋁(A1N)、類金剛石碳等的高熱導率的電介質(zhì)材料或諸如SiCOH等的已知為C摻雜氧化物(CDO)或有機硅玻璃(OSG)的有機硅電介質(zhì)可以用作第二絕緣層31的材料以從半導體組件1000去除過剩的熱。再者，可以更好地調(diào)適半導體材料和第二絕緣層31的材料的熱膨脹系數(shù)。因此，在半導體組件1000的操作和/ 或?qū)⑵浔趁?02’焊接到引線框架期間，熱應カ減小。例如，氮化鋁可以用作硅半導體本體 100上的第二絕緣層31的材料以在變化的溫度實現(xiàn)高熱傳導和低熱應力。如上面參考圖IF至IG所解釋，典型地在相對低的溫度，比如低于600°C或甚至低于400°C的溫度執(zhí)行沉積第二絕緣層31以保護靠近第一表面101的已經(jīng)形成的結構。用于低溫形成第二絕緣層31的其他合適的材料是硼硅玻璃、旋涂玻璃、有機硅(silicone)、聚酰亞胺、聚對ニ甲苯基或聚苯并環(huán)丁烯、固化樹脂(例如諸如SU8的固化環(huán)氧樹脂)或其他合成材料。當然，諸如氮化硅的半導體技術的其他標準電介質(zhì)材料也可以作為第二絕緣層31 沉積。再者，第二絕緣層31可以通過流電(galvanic)氧化形成。根據(jù)ー個實施例，制造的半導體組件1000包括具有第一表面101和與第一表面 101相対的背表面102’的半導體本體100以及在半導體本體100中形成的至少ー個絕緣溝槽103^101。第一絕緣層21在該至少ー個絕緣溝槽103”1032的至少ー個側壁上從第一表面101延伸到背表面102’。第二絕緣層31沉積在背表面102’上且包括氮化鋁、類金剛石碳、硼硅玻璃、旋涂玻璃、有機硅電介質(zhì)、有機硅、聚酰亞胺、聚對ニ甲苯基或聚苯并環(huán)丁烯以及固化樹脂或其他合成材料其中至少ー個。第二絕緣層31還可以是例如通過陽極氧化形成的氧化物。在半導體本體100中形成通過第一絕緣層21彼此橫向絕緣的至少兩個半導體臺面100a、100b、100c。兩個半導體臺面100a、100b、IOOc其中至少ー個通過第二絕緣層31在背表面102’上完全絕緣。因此，提供具有在半導體臺面100a、100b、100c之間的低串擾和低泄露電流的半導體組件1000，典型地是IC。典型地，至少ー個絕緣層溝槽103^10 基本是無孔洞的。例如，第一絕緣層21僅覆蓋至少ー個絕緣溝槽103^10 側壁且剰余溝槽填充以不同的電介質(zhì)材料或?qū)щ姴牧稀?br> 半導體組件1000典型地形成具有通過分別布置在相應絕緣溝槽103”1032內(nèi)和相應絕緣溝槽103”1032的側壁的第二絕緣層31和第一絕緣層21彼此絕緣的多個半導體臺面100a、100b、IOOc的集成電路。下面參考圖30至33解釋其他示例。參考圖28和四，解釋用于制造半導體組件的其他實施例。在背表面102’上沉積第 ニ絕緣層31之后，如上面參考圖沈解釋，第二絕緣層31可以部分地凹陷以在背表面102’ 上露出半導體臺面100a、IOOb和IOOc其中至少ー個。圖28中說明具有示例性露出的半導體臺面IOOb的所得半導體組件1002。在第二絕緣層32形成之前或之后，可以應用使用例如P、As、Sb、B的接觸或發(fā)射極注入。此后，可以在背面102’上形成與露出的半導體臺面IOOb歐姆接觸的金屬化56。 因此，形成背面接觸56。圖四中說明所得的半導體組件1002。背面接觸56例如可以形成用于MOSFET結構的漏電極或用于IGBT結構的集電極電極。金屬化56可以通過沉積形成且可以完全覆蓋背表面102’。在其他實施例中，金屬化56被結構化，使得在背面102’上形成不同的接觸。例如，如上面參考圖9所解釋，可以在背面102’上形成柵電極和漏電極。當絕緣溝槽10 填充以導電材料22吋，這種填充還可以在背面102’凹陷且用作布置在背面102’上的柵極金屬化和與第一表面101相鄰布置的ー個或更多柵電極之間的直通接觸。也可以使用SOI技術制造如圖四中所示的類似半導體組件。例如，深垂直溝槽可以蝕刻到SOI晶片的局域掩埋氧化物層且填充以電介質(zhì)材料。然而，由于SOI晶片的相對高的價格，該制作方法更昂貴。參考圖30，解釋可以使用此處解釋的方法制造的另一半導體組件2000。半導體組件2000類似于半導體組件1002，且還包括兩個絕緣溝槽103^10 和在背表面102’上布置且部分凹陷的第二絕緣層31。絕緣溝槽103”1032和第二絕緣層31形成將半導體臺面 IOOaUOOb和IOOc彼此絕緣的絕緣結構。然而，通過半導體組件2000的半導體本體100的
垂直剖面更加細化。由于絕緣結構，分別在半導體組件2000的相應部分200a、200b、200c和半導體臺面IOOaUOOb和IOOc中形成電學去耦(decouple)的三個不同電路。在示例性實施例中，僅半導體臺面IOOc與形成在部分200c中形成的功率n-MOSFET的金屬化的背面金屬化56歐姆接觸。背面金屬化56可以由銅(Cu)制成，其經(jīng)由可選的接觸和阻擋層M與由半導體臺面IOOc的下部Ic形成的漏極區(qū)域M接觸，且層M例如由鋁、鈦或銀制成。在垂直溝槽中布置從第一表面101延伸到半導體臺面IOOc中的多個柵電極61和場板63。柵電極61和場板63通過柵和場電介質(zhì)62與η型漂移區(qū)域2c、ρ型體區(qū)域3c和η+型源極區(qū)域51絕緣。在第一表面101上，層間電介質(zhì)8布置有連接源極和體區(qū)域51、3c到層間電介質(zhì)8上的源極金屬化55c形成的源極端子55c或源電極55c的直通接觸12c。源極金屬化55c還可以由銅制成且可以覆蓋以例如NiP的保護層11c。為清楚起見，在圖30中沒有示出MOSFET 的柵極金屬化。典型地，半導體組件2000形成包括部分200a和200b中的其他電路的IC。這些電路可以是通過直通接觸10a、10b連接到相應金屬化55a (具有可選的保護層Ila)和5 (具有可選的保護層lib)的功率電路或邏輯電路或測量電路。示例性半導體區(qū)如和4b可以是η型的且示例性半導體區(qū)3a和；3b可以是ρ型的。然而，摻雜關系可以倒置。再者，半導體臺面IOOaUOOb的詳細結構典型地依賴于IC的所需功能。為了促進IC的正面接觸， 金屬化55a、5 和55c典型地通過例如IMID層的絕緣層17彼此分離且與另外的柵極金屬化(在圖30中未示出)分離。參考圖31，解釋可以使用此處解釋的方法制造的另一半導體組件3000。半導體組件3000類似于半導體組件1002，但是在所示的垂直剖面中包括三個絕緣溝槽103^103” 10も。第二絕緣層31布置在背表面102’上且部分凹陷。絕緣溝槽103^10 , 10 和第二絕緣層31形成將半導體臺面IOOaUOOb和IOOc彼此絕緣的絕緣結構。為清楚起見，在圖31中僅說明右邊部分的半導體組件3000的有源區(qū)域。在示例性實施例中，半導體器件3000可以操作為TEDFET (溝槽延伸漏極場效應晶體管)。因此，半導體本體100包括半導體臺面IOOa中的垂直MOSFET結構。為清楚起見，在圖31中僅說明了垂直MOSFET結構的最右邊的部分。通過柵極電介質(zhì)區(qū)域62a與相鄰半導體區(qū)域2a、3a 絕緣的柵電極61a從第一表面101通過ρ型體區(qū)域3a延伸且部分地延伸到與體區(qū)域3a — 起形成pn結1 的η-型漂移區(qū)域加。η+型源極區(qū)域51和ρ+型體接觸區(qū)域(在圖31中未示出)嵌入在體區(qū)域3a中且與由符號S表示的源極金屬化歐姆接觸。漂移區(qū)域加經(jīng)由漏極接觸區(qū)域Ia與漏極金屬化56歐姆接觸。漏極接觸區(qū)域Ia典型地在減薄半導體本體 100之后例如通過注入和后續(xù)內(nèi)驅(qū)エ藝或退火エ藝由背表面102’形成。在另ー實施例中， 如圖31中的點劃線所示，可選的η+型半導體區(qū)域lb、lc還分別布置在半導體臺面IOOb和半導體臺面IOOc中。如參考圖19所解釋，例如當初始提供的半導體本體100包括η+型半導體基板和布置在其上的η型外延層時，這種半導體組件的制造甚至可以更簡単，因為不需要在背表面102’的附加注入エ藝。另外，在半導體臺面IOOb中，靠近相鄰半導體臺面IOOa中形成的MOSFET結構形成漂移溝道控制結構。可以是η-型或P-型的漂移控制區(qū)域2b與漂移區(qū)域加相鄰布置。 漂移控制區(qū)域2b通過布置在絕緣溝槽IOS1且延伸到第二絕緣層31的第一絕緣層21與漂移區(qū)域加介電絕緣。因此，漂移控制區(qū)域2b還與漏極金屬化56絕緣。漂移控制區(qū)域2b 的功能是在MOSFET結構處于其導通狀狀態(tài)時控制漂移區(qū)域加中沿著絕緣溝槽IOS1的第一絕緣層21的傳導溝道。漂移控制區(qū)域2b因此用于減小整體晶體管組件的導通電阻。不像在通常MOSFET中，不管MOS晶體管結構的類型如何，半導體組件3000的漂移區(qū)域加可以是η摻雜或ρ摻雜的。例如，如果在η型MOSFET結構中，漂移區(qū)域加是η摻雜的，則累積溝道沿著絕緣溝槽IOS1的第一絕緣層21形成且由漂移控制區(qū)域2b控制。在本實施例中，絕緣溝槽IOS1的第一絕緣層21也分別稱為累積層和累積氧化物。如果漂移區(qū)域加是η型MOSFET結構中的ρ摻雜，則如果組件處于導通狀態(tài)，反轉(zhuǎn)溝道在漂移區(qū)域加中沿著絕緣溝槽IOS1的第一絕緣層21形成。像常規(guī)MOSFET —祥，如果電壓施加在源極區(qū)域51和由半導體臺面IOOa的下部Ia形成的漏極區(qū)域M之間以及源極和漏極金屬化S、56 之間，且如果合適的電勢施加于柵電極61a(其影響源極區(qū)域51和漂移區(qū)域加之間的體區(qū)域3a中的傳導溝道)，該組件處于其導通狀態(tài)。在η型MOSFET結構中，要施加在漏極區(qū)域 54和源極區(qū)域51之間以切換組件處于其導通狀態(tài)的電壓是正電壓，且與源極電勢相比，柵極電勢是正電勢。如果半導體組件3000處于其導通狀態(tài)，在漂移控制區(qū)域2b中需要電荷載流子以在漂移區(qū)域加中沿著絕緣溝槽IOS1的第一絕緣層21形成累積或反轉(zhuǎn)溝道。在具有η型MOSFET結構的半導體組件3000中，在漂移控制區(qū)域2b中需要空穴以用于形成該傳導溝道。 僅在組件處于其導通狀態(tài)時需要漂移控制區(qū)域2b中的這些電荷載流子。如果組件處于其阻斷模式，這些電荷載流子從漂移控制區(qū)域2b去除——等效于漂移區(qū)域加，空間電荷區(qū)或耗盡區(qū)在漂移控制區(qū)域2b中形成。就此而言，應當提及，漂移控制區(qū)域2b可以與漂移區(qū)域 2a具有相同的導電類型或可以是互補導電類型。如果組件處于其阻斷模式或截止，從漂移控制區(qū)域2b移動的電荷載流子存儲在集成電容器結構中，直到組件下一次導通。這種集成電容器結構在鄰接漂移控制區(qū)域2b且對于η型組件是P摻雜的連接區(qū)域；3b中形成。而且，集成電容器結構能夠部分地延伸到漂移控制區(qū)域2b。連接區(qū)域北和漂移控制區(qū)域2b用作集成電容器結構的絕緣的電極61b的載流子層。電極61b通過電介質(zhì)層62b絕緣且在下文中也稱為絕緣的電容器電極。為了向漂移控制區(qū)2b提供電荷載流子，如果組件第一次導通，即，如果集成電容器結構還未被充電，則漂移控制區(qū)域2b可以經(jīng)由連接區(qū)域北分別耦合到柵極端子和柵極金屬化G。在這種情況下，從在半導體組件400的操作中耦合到柵極端子G的柵極驅(qū)動器電路(圖31中未示出)提供電荷載流子。在由絕緣溝槽10 的第一絕緣層21和第二絕緣層31絕緣的半導體臺面IOOc中在ρ型半導體區(qū)3c和η型半導體區(qū)如之間形成ニ極管65。ニ極管65耦合在柵極端子G和連接區(qū)域北之間且用于防止在柵極端子G的方向?qū)ζ瓶刂茀^(qū)域2b放電。 由于絕緣溝槽103”1032的第一絕緣層21和第二絕緣層31形成的絕緣結構絕緣半導體臺面100b，防止了漂移控制區(qū)域2b向相鄰半導體區(qū)域IaJa和2c的放電。在示例性實施例中，在形成集成電路的半導體組件3000的相應部分300a、300c中形成通過第一表面101上的布線電學去耦的兩個不同的電路，即TEDTFET和ニ極管65。在其他實施例中，柵極驅(qū)動器電路和其他電路也可以被集成，典型地在其他絕緣的半導體臺面中形成。參考圖32解釋示例。圖32的垂直剖面中說明的半導體組件3002類似于半導體組件3000且也使用此處解釋的方法形成。然而，半導體組件3000還包括用于對在絕緣溝槽IOS1中形成的累積氧化物21充電的電路。在示例性實施例中，在至少通過絕緣溝槽1033、10；34的第一絕緣層 21并通過鄰接的第二絕緣層31與其他半導體臺面100a、IOObUOOc絕緣的絕緣半導體臺面 IOOd中形成用于對漂移控制區(qū)域2b進行充電的電路。用于對累積氧化物充電的電路包括由電介質(zhì)區(qū)域62d絕緣的電極61d。電極61d以及ρ+型半導體區(qū)5d和鄰接的η+型半導體區(qū)^d與附圖標記D指示的漏極金屬化連接。在鄰接半導體區(qū)5d和55d的ρ型半導體區(qū)域3d以及η型半導體區(qū)域2d之間形成ニ極管67。如附圖標記DCR指示，鄰接η型半導體區(qū)域2d的η+型半導體區(qū)6d與由經(jīng)由未示出的布線對累積氧化物進行充電的電路充電的漂移控制區(qū)域2b相連。絕緣半導體臺面IOOc包括在充電柵極端子CHG和源極端子S之間連接的Z ニ極管66。注意圖32中示出的示例性電路系統(tǒng)典型地包括分別在另外的絕緣半導體臺面中布置的其他電路和組件。例如，如圖31中說明的另一二極管65典型地也集成且連接在柵極端子G和充電柵極端子CHG之間。再者，可以在相應的絕緣半導體臺面中附加地形成溫度測量電路和/或電流測量電路。因此，可以提供具有低串擾和/或低泄露電流的復雜IC。參考示出通過半導體本體100的垂直剖面的圖33，解釋其它半導體組件3004。半導體組件3002類似于半導體組件3000、3002且也可以使用此處解釋的方法形成。為清楚起見，在圖33中僅示出半導體組件3004的最右邊的部分。因為漂移控制區(qū)域2b與漏極區(qū)域(在圖33中未示出)電學絕緣且處于背表面102’，存在電荷載流子在漂移控制區(qū)域2b中累積的風險。在η摻雜漂移控制區(qū)域2b的情況下，當組件處于阻斷模式時，考慮漂移控制區(qū)域2b中的熱電荷載流子的產(chǎn)生，可以產(chǎn)生電子和空穴，空穴經(jīng)由連接區(qū)域北傳導離開， 而電子保留在漂移控制區(qū)域2b中且可以長期負充電漂移控制區(qū)21。為了防止漂移控制區(qū)域2b的這種充電，漂移控制區(qū)域2b能夠經(jīng)由例如半導體本體100的邊緣區(qū)域104中的諸如ニ極管等的整流器元件69連接到漏極金屬化56。在示例性實施例中，在布置在絕緣溝槽1032、10も之間的橫向絕緣的半導體臺面IOOf中形成邊緣區(qū)域104。類似于上面參考ニ極管65的圖31所解釋，整流器元件69也可以在半導體臺面 IOOf內(nèi)作為ニ極管69形成。典型地，沿著邊緣13存在多重晶格缺陷，缺陷帶來沿著邊緣13的半導體本體的足夠的導電性。晶格缺陷源于分割，例如，將晶片切割分開成各個半導體本體。由于絕緣溝槽 1033的第一絕緣層21，避免了晶格缺陷到有源區(qū)域的進ー步的漂移且因而増加了半導體組件3004的可靠性?？拷谝槐砻?01，半導體本體100的邊緣區(qū)域104典型地處于與背面相同的電勢，例如，處于漏電勢。當半導體組件3004處于阻斷模式時，連接區(qū)域北處于明顯低于漏極電勢的電勢。當組件處于阻斷模式時，邊緣區(qū)域104因而處于漏極電勢，而連接區(qū)域;3b 處于明顯更低的電勢。當組件處于阻斷模式時，經(jīng)由整流器元件69，連接區(qū)4b大約處于漏極電勢。考慮組件處于阻斷模式時連接區(qū)域北和連接區(qū)4b之間的電勢差，如虛線25示意性示出，在橫向在漂移控制區(qū)域2b中形成空間電荷區(qū)?？臻g電荷區(qū)承受電壓差。為了影響電場，可以提供場板10，其中一個場板連接到半導體臺面IOOb的連接區(qū)4b且ー個場板經(jīng)由 ニ極管69連接到半導體臺面IOOf的連接區(qū)6f。比漂移控制區(qū)域2b更高摻雜的可選的半導體區(qū)域Ib確保漂移控制區(qū)域2b在漏極端，即，靠近背表面102’，在所有點處于相同的電勢。應當指出，代替使用場板10的邊緣終止，可以使用原則上已知的其他邊緣終止， 例如基于場環(huán)，部分或完全可耗盡的摻雜(VLD邊緣、橫向摻雜的變化)，具有絕緣、半絕緣或電活化層的覆蓋、它們的組合以及它們與場板10的組合。整流器元件69能夠?qū)崿F(xiàn)為ニ極管，且在反方向可以不具有特別的高壓阻斷能力， 但是至少防止在漏極的方向累積電荷從漂移控制區(qū)21溢出。然而，為了防止在漂移控制區(qū) 2b中累積的電荷載流子(即在η摻雜組件的情況中為空穴)在組件驅(qū)動為導通狀態(tài)的條件下經(jīng)由整流器元件69流動離開，連接區(qū)4b能夠被極高摻雜。典型地，類似于參考圖31針對ニ極管65所解釋，整流器元件69還集成在半導體本體100中。再者，半導體組件3004的邊緣終止結構和邊緣區(qū)域104也可以分別集成到上面參考圖31和32解釋的半導體組件3000和3002中。還可以使用此處描述的方法制造所得的半導體組件。如此處解釋的用于制造半導體組件的方法具有以下公同工藝提供具有第一表面和與第一表面相対的第二表面的半導體本體；形成從第一表面延伸到半導體本體中的至少 ー個絕緣溝槽；在至少ー個絕緣溝槽的ー個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料；以及在通過從第二表面去除半導體材料形成的表面處形成延
24伸到第一絕緣層的第二絕緣層。典型地，形成通過第一絕緣層和第二絕緣層彼此絕緣的至少兩個半導體臺面。根據(jù)用于制造半導體組件的方法的一個實施例，該方法包括提供具有第一表面和與第一表面相対的第二表面的半導體本體；形成從第一表面延伸到半導體本體中的絕緣溝槽；在絕緣溝槽的一個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以至少露出第一絕緣層的部分或者至少去除第一絕緣層的部分；以及在第二表面上形成延伸到第一絕緣層的第二絕緣層。典型地，在基本正交于第一表面的垂直剖面中形成至少兩個絕緣溝槽以彼此分離半導體臺面。備選地，通過蝕刻寬溝槽、通過絕緣體覆蓋寬溝道的側壁、從溝槽的底部去除絕緣體且典型地通過選擇性外延使用單晶半導體材料填充空白空間形成兩個絕緣溝槽或ー個絕緣溝槽的2個部分。根據(jù)用于制造半導體組件的方法的一個實施例，該方法包括提供具有第一表面和與第一表面相対的第二表面的半導體本體；形成從第一表面延伸到半導體本體中且在半導體本體的水平平面中限定半導體本體的通孔區(qū)域的絕緣溝槽；至少在絕緣溝槽的ー個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以至少露出第一絕緣層的部分，以至少去除第一絕緣層的部分或在第一絕緣層和第二表面之間至少部分地留下厚度小于IMffl的半導體層；在第一表面的區(qū)域中在通孔區(qū)域上形成第一接觸電極；以及在第二表面的區(qū)域中在通孔區(qū)域上形成第二接觸電極。根據(jù)ー個實施例，該方法還包括在第二表面上形成延伸到第一絕緣層的第二絕緣広。根據(jù)ー個實施例，絕緣溝槽形成為封閉的環(huán)。典型地，通孔區(qū)域被絕緣溝槽圍繞。而且，通孔區(qū)域可以布置在被絕緣溝槽圍繞的半導體區(qū)域外部。根據(jù)ー個實施例，絕緣溝槽與半導體本體的邊緣或布置在半導體本體上的劃片線一起形成封閉的環(huán)。根據(jù)另ー實施例，從第二表面去除半導體材料，使得第一絕緣層露出。根據(jù)ー個實施例，該方法還包括形成第一絕緣溝槽，該第一絕緣溝槽形成第一封閉的環(huán)；以及形成第二絕緣溝槽，該第二絕緣溝槽形成第一封閉的環(huán)內(nèi)的第二封閉的環(huán)，其中通孔區(qū)域布置在第一絕緣溝槽和第二絕緣溝槽之間。根據(jù)ー個實施例，該方法還包括向通孔區(qū)域引入摻雜劑原子。該摻雜劑原子例如可以經(jīng)由絕緣溝槽和/或第一表面引入。根據(jù)ー個實施例，該方法還包括使用第一絕緣層完全填充絕緣溝槽。根據(jù)ー個實施例，該方法還包括在絕緣溝槽的側壁上形成第一絕緣層使得剩余溝槽保留以及使用填充材料填充剩余溝槽。填充材料可以是電學導電材料。根據(jù)ー個實施例，該方法還包括在第一表面下方的通孔區(qū)域中形成摻雜接觸區(qū)域，且制造第一接觸電極，使得它接觸摻雜接觸區(qū)域。根據(jù)ー個實施例，該方法還包括在露出第一絕緣層之后在第二表面上在絕緣溝槽上制造絕緣。
根據(jù)ー個實施例，該方法還包括在通孔區(qū)域中制造接觸溝槽；使用電學導電材料至少部分地填充接觸溝槽；在第二表面露出導電材料；以及制造第二接觸電極，使得第二接觸電極接觸導電材料。典型地，導電材料是金屬或摻雜的多晶硅半導體材料。根據(jù)ー個實施例，絕緣溝槽和接觸溝槽使用一個或更多共同的方法步驟制造。根據(jù)ー個實施例，該方法還包括制造電學連接到在第一表面的區(qū)域中的第一接觸電極的柵電扱；在第一表面下方制造源極區(qū)域以及至少部分地在第一表面之上制造電學連接到源極區(qū)域且與柵電極電學絕緣的源電極；以及制造與第二表面上的第二接觸電極電學絕緣的漏電極，從而形成MOS晶體管。根據(jù)ー個實施例，該方法還包括為半導體本體提供第一半導體層和第一半導體層的頂部上的第二半導體層，其中第一半導體層限定第二表面，且第二半導體層限定第一表面，且其中在第二半導體層中形成源極區(qū)域。根據(jù)半導體組件的一個實施例，該組件包括具有第一表面和第二表面的半導體本體；第一表面的區(qū)域中的第一接觸電極；第二表面的區(qū)域中的第二接觸電極；在第一和第二接觸電極之間延伸的半導體通孔區(qū)域；以及在半導體本體的水平方向?qū)⑼讌^(qū)域與半導體本體的其他區(qū)域分離的絕緣層。根據(jù)ー個實施例，半導體組件實現(xiàn)為MOS晶體管，還包括電學連接到第一表面的區(qū)域中的第一接觸電極的柵電極；布置在第一表面下方的源極區(qū)域；電學連接到源極區(qū)域、與柵電極電學絕緣且至少部分地布置在第一表面上方的源電極；以及與第二表面上的第二接觸電極電學絕緣的漏電極。盡管已經(jīng)公開了本發(fā)明的各種示例性實施例，對于本領域技術人員而言，很明顯， 可以在不偏離本發(fā)明的精神和范圍的條件下做出各種變化和修改，這些變化和修改將實現(xiàn)本發(fā)明的ー些優(yōu)點。對于本領域技術人員而言很明顯，可以適當?shù)靥鎿Q執(zhí)行相同功能的其他組件。應當提及，即使在沒有明確提及的情況下，參考特定圖解釋的特征可以與其他圖的特征組合。而且，本發(fā)明的方法可以使用適當?shù)奶幚砥髦噶钜匀浖崿F(xiàn)方式或以利用硬件邏輯和軟件邏輯的組合的混合實現(xiàn)方式實現(xiàn)以獲得相同的結果。對于發(fā)明概念的這種修改旨在被所附權利要求所覆蓋。術語“下”、“下方”、“底下”、“之上”、“上”等空間相對術語用于描述的簡單以解釋一個元件相對于另一元件的定位。除了與圖中示意的取向不同的取向之外，這些術語還旨在涵蓋器件的不同取向。諸如“第一”、“第二”等術語也用于描述各種元件、區(qū)域、部分等但也不限于此。貫穿說明書，相似的術語表示相似的元件。當在此使用吋，術語“具有”、“含有”、“包括”、“包含”等是指示陳述的元件或特征的存在但是不排除附加元件或特征的開放式術語。除非語境明確指明，否則冠詞“一”、“一個”和“該” _在包括復數(shù)和単數(shù)?？紤]上述范圍的變型和應用，應當理解，本發(fā)明不受上述說明書限制，也不受附圖限制。而是，本發(fā)明僅由所附權利要求及其合法等價限制。
權利要求
1.一種用于制造半導體組件的方法，包括提供具有第一表面和與第一表面相対的第二表面的半導體本體； 形成從第一表面進入到半導體本體中的絕緣溝槽； 至少在絕緣溝槽的一個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以露出第一絕緣層的底部部分且形成背表面；以及在背表面上沉積第二絕緣層，使得，形成通過第一絕緣層和第二絕緣層彼此絕緣的至少兩個半導體臺面。
2.根據(jù)權利要求1所述的方法，其中該第二絕緣層包括氧化硅、氮化硅、氮氧化硅、氮化鋁、類金剛石碳、硼硅玻璃、旋涂玻璃、有機硅、聚酰亞胺、聚對ニ甲苯基或聚苯并環(huán)丁烯、 有機硅電介質(zhì)、合成材料和固化樹脂其中至少ー個。
3.根據(jù)權利要求1或2所述的方法，其中第一絕緣層完全填充該絕緣溝槽。
4.根據(jù)權利要求1或2所述的方法，還包括在沉積第二絕緣層之前使用導電材料填充絕緣溝槽。
5.根據(jù)權利要求1或2所述的方法，其中該第二絕緣層被無掩膜地沉積在背表面上。
6.根據(jù)權利要求1或2所述的方法，其中形成絕緣溝槽包括博施工藝。
7.根據(jù)權利要求1或2所述的方法，其中絕緣溝槽形成封閉的環(huán)。
8.根據(jù)權利要求1或2所述的方法，其中去除半導體本體的半導體材料包括研磨、拋光、CMPエ藝和蝕刻其中至少ー個。
9.根據(jù)權利要求1或2所述的方法，其中通過去除半導體本體的半導體材料，半導體本體被減薄到小于約50Mm的第一表面和背表面之間的垂直厚度。
10.根據(jù)權利要求1或2所述的方法，其中該半導體本體包括外延層且其中該絕緣溝槽完全蝕刻通過該外延層。
11.根據(jù)權利要求1或2所述的方法，其中通過去除半導體本體的半導體材料，半導體本體被減薄到第一表面和背表面之間的垂直厚度，其中絕緣溝槽被蝕刻到垂直深度，且其中該垂直厚度比該垂直深度小約5%至30%。
12.根據(jù)權利要求1或2所述的方法，還包括在去除半導體本體的半導體材料之前，在載體系統(tǒng)上通過第一表面安裝半導體本體。
13.根據(jù)權利要求12所述的方法，其中在載體系統(tǒng)上安裝半導體本體包括將半導體本體附著到玻璃基板。
14.根據(jù)權利要求1或2所述的方法，還包括以下步驟其中至少ー個 在至少兩個半導體臺面其中至少ー個中形成ニ極管結構；在至少兩個半導體臺面其中至少ー個中或上形成電容結構； 在至少兩個半導體臺面其中至少ー個中形成晶體管結構； 在第一表面上和至少兩個半導體臺面其中至少ー個上形成柵電極結構； 形成從第一表面延伸到至少兩個半導體臺面其中至少ー個中的溝槽柵電極結構； 在第一表面上形成至少兩個半導體臺面之間和/或到ニ極管結構和/或到電容結構和 /或到晶體管結構和/或到柵電極結構和/或到溝槽柵電極結構的布線。
15.根據(jù)權利要求1或2所述的方法，還包括以下步驟其中至少ー個部分地去除第二絕緣層以在背表面上露出至少兩個半導體臺面其中至少ー個；以及在背表面上形成與至少兩個半導體臺面其中至少ー個歐姆接觸的金屬化。
16.一種用于制造半導體組件的方法，包括提供具有第一表面和與第一表面相対的第二表面的半導體本體； 蝕刻從第一表面部分地進入到半導體本體中的絕緣溝槽； 在絕緣溝槽的ー個或更多側壁上形成第一絕緣層；處理第二表面包括研磨、拋光、CMPエ藝和蝕刻其中至少ー個以露出第一絕緣層；以及在處理的第二表面上沉積延伸到第一絕緣層的第二絕緣層。
17.根據(jù)權利要求16所述的方法，其中至少兩個半導體臺面在半導體本體中形成，其通過第一絕緣層彼此橫向絕緣。
18.根據(jù)權利要求17所述的方法，其中在完成處理半導體組件之后，兩個半導體臺面其中至少ー個通過第二絕緣層在處理的第二表面上完全絕緣。
19.根據(jù)權利要求17或18所述的方法，在處理第二表面之前還包括以下步驟其中至少一個在至少兩個半導體臺面其中至少ー個中或上形成電子組件； 在第一表面上形成至少兩個半導體臺面之間和/或到電子組件的布線。
20.根據(jù)權利要求16或17所述的方法，還包括在處理第二表面之前完成從第一表面處理半導體組件。
21.根據(jù)權利要求16或17所述的方法，還包括在處理第二表面之前，在半導體本體中形成TEDFET結構，其中第一絕緣層形成TEDFET結構的累積氧化物。
22.—種半導體組件，包括具有第一表面和與第一表面相対的背表面的半導體本體；在半導體本體中形成且包括從第一表面延伸到背表面的第一絕緣層的至少ー個絕緣溝槽；沉積在半導體本體的背表面上的第二絕緣層，該第二絕緣層包括氮化鋁、類金剛石碳、 硼硅玻璃、旋涂玻璃、有機硅電介質(zhì)、有機硅、聚酰亞胺、聚對ニ甲苯基或聚苯并環(huán)丁烯、合成材料和固化樹脂其中至少ー個；以及在半導體本體中形成的至少兩個半導體臺面，該至少兩個半導體臺面通過第一絕緣層彼此橫向地絕緣，且兩個半導體臺面其中至少ー個通過第二絕緣層在背表面上完全絕緣。
23.根據(jù)權利要求22所述的半導體組件，其中該半導體組件是TEDFET，且其中該至少一個絕緣溝槽的第一絕緣層形成TEDFET的累積氧化物。
24.根據(jù)權利要求22或23所述的半導體組件，包括通過相應的絕緣溝槽和第二絕緣層彼此絕緣的多個半導體臺面。
25.根據(jù)權利要求22或23所述的半導體組件，其中該至少一個絕緣溝槽是基本無孔洞的。
26.一種用于制造半導體組件的方法，包括提供具有第一表面和與第一表面相対的第二表面的半導體本體； 形成絕緣溝槽，其從第一表面延伸到半導體本體中且在半導體本體的水平平面中具有幾何形狀使得絕緣溝槽限定半導體本體的通孔區(qū)域；在絕緣溝槽的ー個或更多側壁上形成第一絕緣層；從第二表面去除半導體本體的半導體材料以至少露出第一絕緣層的部分，以至少去除第一絕緣層的部分或至少部分地留下第一絕緣層和第二表面之間厚度小于IMffl的半導體層；在第一表面的區(qū)域中在通孔區(qū)域上形成第一接觸電極；以及在第二表面的區(qū)域中在通孔區(qū)域上或部分地在通孔區(qū)域上形成第二接觸電極。
27.根據(jù)權利要求沈所述的方法，還包括在第二表面(102)上形成第二絕緣層(31)，其延伸到第一絕緣層(21，22)。
28.根據(jù)權利要求沈或27所述的方法，其中絕緣溝槽形成封閉的環(huán)。
29.根據(jù)權利要求沈或27所述的方法，其中該通孔區(qū)域被絕緣溝槽圍繞。
30.根據(jù)權利要求四所述的方法，其中該通孔區(qū)域布置在被絕緣溝槽圍繞的半導體區(qū)域外部。
31.根據(jù)權利要求沈或27所述的方法，其中絕緣溝槽與半導體本體的邊緣或布置在半導體本體上的劃片線一起形成封閉的環(huán)。
32.根據(jù)權利要求沈或27所述的方法，其中從第二表面去除半導體材料，使得第一絕緣層露出。
33.根據(jù)權利要求沈或27所述的方法，還包括形成第一絕緣溝槽，該第一絕緣溝槽形成第一封閉的環(huán)；以及形成第二絕緣溝槽，該第二絕緣溝槽形成第一封閉的環(huán)內(nèi)的第二封閉的環(huán)，其中通孔區(qū)域布置在第一絕緣溝槽和第二絕緣溝槽之間。
34.根據(jù)權利要求沈或27所述的方法，還包括將摻雜劑原子引入到通孔區(qū)域中。
35.根據(jù)權利要求34所述的方法，其中摻雜劑原子經(jīng)由絕緣溝槽和/或第一表面引入。
36.根據(jù)權利要求沈或27所述的方法，還包括使用第一絕緣層完全填充絕緣溝槽。
37.根據(jù)權利要求沈或27所述的方法，還包括在絕緣溝槽的側壁上形成第一絕緣層，使得剰余溝槽保留；以及使用填充材料填充剩余溝槽。
38.根據(jù)權利要求37所述的方法，其中填充材料是電學導電材料。
39.根據(jù)權利要求沈或27所述的方法，還包括在第一表面下方在通孔區(qū)域中形成摻雜接觸區(qū)域；以及制造第一接觸電極，使得它接觸摻雜接觸區(qū)域。
40.根據(jù)權利要求沈或27所述的方法，還包括在露出第一絕緣層之后在第二表面上在絕緣溝槽上制造絕緣。
41.根據(jù)權利要求沈或27所述的方法，還包括 在通孔區(qū)域中制造接觸溝槽；使用電學導電材料至少部分地填充接觸溝槽； 在第二表面露出導電材料；以及制造第二接觸電極，使得第二接觸電極接觸導電材料。
42.根據(jù)權利要求41所述的方法，其中導電材料是金屬或摻雜的多晶硅半導體材料。
43.根據(jù)權利要求41或42所述的方法，其中絕緣溝槽和接觸溝槽使用一個或更多共同的方法步驟制造。
44.根據(jù)權利要求沈或27所述的方法，其中半導體組件是MOS晶體管，該方法還包括 制造電學連接到第一表面的區(qū)域中的第一接觸電極的柵電扱；制造第一表面下方的源極區(qū)域以及電學連接到源極區(qū)域且與柵電極電學絕緣的至少部分在第一表面之上的源電極；以及制造與第二表面上的第二接觸電極電學絕緣的漏電極。
45.根據(jù)權利要求44所述的方法，還包括為半導體本體提供第一半導體層和第一半導體層頂部上的第二半導體層， 其中該第一半導體層限定第二表面，且該第二半導體層限定第一表面；并且其中該源極區(qū)域在第二半導體層中形成。
46.ー種半導體組件，包括具有第一表面和第二表面的半導體本體； 第一表面的區(qū)域中的第一接觸電極； 第二表面的區(qū)域中的第二接觸電極； 在第一和第二接觸電極之間延伸的半導體通孔區(qū)域；以及在半導體本體的水平方向限定通孔區(qū)域的絕緣層。
47.根據(jù)權利要求46所述的半導體組件，其中半導體組件實現(xiàn)為MOS晶體管，該半導體組件還包括電學連接到第一表面的區(qū)域中的第一接觸電極的柵電極； 布置在第一表面下方的源極區(qū)域；電學連接到源極區(qū)域、與柵電極電學絕緣且至少部分地布置在第一表面之上的源電極；以及與第二表面上的第二接觸電極電學絕緣的漏電極。
全文摘要
用于制造具有絕緣半導體臺面的半導體組件的方法。用于制造半導體組件的方法包括提供具有第一表面和與第一表面相對的第二表面的半導體本體；蝕刻從第一表面部分地進入到半導體本體的絕緣溝槽；在絕緣溝槽的一個或更多側壁上形成第一絕緣層；通過研磨、拋光和CMP工藝其中至少一個處理第二表面以露出第一絕緣層；以及在處理的第二表面上沉積延伸到第一絕緣層的第二絕緣層。
文檔編號H01L21/768GK102543870SQ20111040839
公開日2012年7月4日 申請日期2011年12月9日 優(yōu)先權日2010年12月10日
發(fā)明者A.莫德, A.邁澤, F.希爾勒, H.格魯貝爾, H.羅特萊特納 申請人:英飛凌科技股份有限公司