專利名稱：包含功率器件的半導(dǎo)體裝置及其制備方法
包含功率器件的半導(dǎo)體裝置及其制備方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，特別涉及一種包含功率器件的半導(dǎo)體裝置及其制備方法。
背景技術(shù)：
功率器件是集成電路中較為常見的器件之一。功率器件可以包括大功率的NMOS 管(NM0SFET，N型金屬氧化物場效應(yīng)晶體管)和PMOS管(PM0SFET，P型金屬氧化物場效應(yīng)晶體管)。請參考圖1，其示出了現(xiàn)有技術(shù)中的一種NMOS管100的版圖示意圖。該NMOS管100 可以通過平面工藝及自對準(zhǔn)工藝制備。該NMOS管100包括三個電極，分別是源極(source)、 漏極(drain)和柵極(gate)。在圖示版圖中，柵極101位于源極102和漏極103之間，用于將源極102和漏極103分開。所述柵極101的版圖區(qū)域包括若干條并列平行的直條型的矩形柵極，通常為多晶硅層。所述源極102和漏極103通常為分布在所述柵極101的兩側(cè)的 N+擴(kuò)散區(qū)，位于所述柵極101所在層的下層，并通過接觸孔105連接于集成電路表面的對應(yīng)金屬層以互相導(dǎo)通。所述NMOS管100還包括由P+擴(kuò)散區(qū)形成的P型襯體104。在現(xiàn)有的常規(guī)平面工藝中，接觸孔通常被用在集成電路中用于金屬與擴(kuò)散區(qū)連接或者金屬與多晶硅連接，比如圖1中的接觸孔105被用在金屬與源、漏極的N+擴(kuò)散區(qū)連接， 還被用在金屬與柵極的多晶硅層連接。接觸孔通常被設(shè)計(jì)成正方形，也即一塊芯片上的每個接觸孔都采用固定邊長的正方形。比如圖1所示NMOS管采用最小光刻精度0. 5微米的集成電路工藝制備時，所述接觸孔105則為固定的邊長為0. 5微米的正方形，該接觸孔105 的邊長通常都采用制作工藝中規(guī)定的最小接觸孔寬度。但是實(shí)際使用中發(fā)現(xiàn)，功率器件的設(shè)計(jì)中經(jīng)常需要更低的導(dǎo)通電阻和更高的電流密度，現(xiàn)有技術(shù)采用標(biāo)準(zhǔn)尺寸的接觸孔產(chǎn)生的寄生電阻較大，導(dǎo)致功率器件的電流密度較低，無法滿足有些應(yīng)用場景下的需求。為此，有必要提供一種新的技術(shù)方案來解決上述問題。
發(fā)明內(nèi)容本部分的目的在于概述本發(fā)明的實(shí)施例的一些方面以及簡要介紹一些較佳實(shí)施例。在本部分以及本申請的說明書摘要和發(fā)明名稱中可能會做些簡化或省略以避免使本部分、說明書摘要和發(fā)明名稱的目的模糊，而這種簡化或省略不能用于限制本發(fā)明的范圍。本發(fā)明的一個目的在于提供一種包含功率器件的半導(dǎo)體裝置，其具有較小的接觸孔寄生電阻和更大的電流密度。本發(fā)明的另一目的在于提供一種包含功率器件的半導(dǎo)體裝置的制備方法，用于制備所述包含功率器件的半導(dǎo)體裝置。為了達(dá)到本發(fā)明的目的，根據(jù)本發(fā)明的一個方面，本發(fā)明實(shí)施例提供一種包含功率器件的半導(dǎo)體裝置，所述半導(dǎo)體裝置包括；
MOS管，所述MOS管包括柵極以及分布與所述柵極兩側(cè)的源極和漏極，所述源極和漏極上形成有接觸孔，所述接觸孔的尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。進(jìn)一步地，所述源極和漏極中不接地的一個所包括的接觸孔下方，還包括對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度。進(jìn)一步地，所述源極和漏極的接觸孔為矩形接觸孔，所述矩形接觸孔的邊與所述柵極的邊平行。進(jìn)一步地，所述MOS管還包括襯體，所述襯體上形成有接觸孔，所述襯體的接觸孔的尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。進(jìn)一步地，所述矩形接觸孔的寬等于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度，所述矩形接觸孔的長大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。進(jìn)一步地，所述柵極包括若干條并列平行的矩形柵極，所述若干條并列平行的矩形柵極之間的間距相等。進(jìn)一步地，所述柵極包括若干條并列平行的矩形柵極，所述若干條并列平行的矩形柵極之間的漏極所屬間距等于第一間距，所述若干條并列平行的矩形柵極之間的源極所屬間距等于第二間距，所述第一間距大于第二間距。根據(jù)本發(fā)明的另一方面，本發(fā)明實(shí)施例還提供一種包含功率器件的半導(dǎo)體裝置的制備方法，所述方法包括提供一半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成柵極以及分布與所述柵極兩側(cè)的源極和漏極；在所述源極和漏極中上形成尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔。進(jìn)一步地，所述方法還包括在形成所述源極和漏極時，還在所述源極和漏極中不接地的一個所包括的接觸孔下方，形成對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度。進(jìn)一步地，在所述源極和漏極上形成矩形接觸孔，所述矩形接觸孔的寬等于或大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度，所述矩形接觸孔的長大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。與現(xiàn)有技術(shù)相比，本發(fā)明中的包含功率器件的半導(dǎo)體裝置及其制備方法具有以下優(yōu)點(diǎn)通過對包含功率器件的半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝的接觸孔的接觸孔，使得該功率器件中的接觸孔的寄生電阻明顯減小，從而提高了功率器件的電流密度。

結(jié)合參考附圖及接下來的詳細(xì)描述，本發(fā)明將更容易理解，其中同樣的附圖標(biāo)記對應(yīng)同樣的結(jié)構(gòu)部件，其中圖1為現(xiàn)有技術(shù)中的一種NMOS管的版圖示意圖；圖2是本發(fā)明中的包含功率器件的半導(dǎo)體裝置在一個實(shí)施例中的版圖示意圖。圖3是本發(fā)明中的包含功率器件的半導(dǎo)體裝置在一個實(shí)施例中的剖面示意4
圖4A是本發(fā)明中的包含功率器件的半導(dǎo)體裝置在另一個實(shí)施例中的版圖示意圖；圖4B是本發(fā)明中的包含功率器件的半導(dǎo)體裝置在圖4A所示實(shí)施例中的剖面示意圖；圖5是本發(fā)明中的包含功率器件的半導(dǎo)體裝置的制備方法在一個實(shí)施例中的方法流程圖。
具體實(shí)施方式本發(fā)明的詳細(xì)描述主要通過程序、步驟、邏輯塊、過程或其他象征性的描述來直接或間接地模擬本發(fā)明技術(shù)方案的運(yùn)作。為透徹的理解本發(fā)明，在接下來的描述中陳述了很多特定細(xì)節(jié)。而在沒有這些特定細(xì)節(jié)時，本發(fā)明則可能仍可實(shí)現(xiàn)。所屬領(lǐng)域內(nèi)的技術(shù)人員使用此處的這些描述和陳述向所屬領(lǐng)域內(nèi)的其他技術(shù)人員有效的介紹他們的工作本質(zhì)。換句話說，為避免混淆本發(fā)明的目的，由于熟知的方法、程序、成分和電路已經(jīng)很容易理解，因此它們并未被詳細(xì)描述。此處所稱的“一個實(shí)施例”或“實(shí)施例”是指可包含于本發(fā)明至少一個實(shí)現(xiàn)方式中的特定特征、結(jié)構(gòu)或特性。在本說明書中不同地方出現(xiàn)的“在一個實(shí)施例中”并非均指同一個實(shí)施例，也不是單獨(dú)的或選擇性的與其他實(shí)施例互相排斥的實(shí)施例。此外，表示一個或多個實(shí)施例的方法、流程圖或功能框圖中的模塊順序并非固定的指代任何特定順序，也不構(gòu)成對本發(fā)明的限制。本發(fā)明中的包含功率器件的半導(dǎo)體裝置及其制備方法的一個重點(diǎn)和亮點(diǎn)為對半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔，使得該功率器件中的接觸孔產(chǎn)生的寄生電阻變小，從而提高該功率器件中的電流密度。為了便于描述，本文中的功率器件均以NMOS管作為具體示例描述，對于PMOS管作為功率器件的實(shí)施例，乃本領(lǐng)域技術(shù)人員易于思及的部分，不再一一贅述。請參考圖2，其示出了本發(fā)明中的包含功率器件的半導(dǎo)體裝置在一個實(shí)施例200 中的版圖示意圖。所述包含功率器件的半導(dǎo)體裝置200包括NMOS管。所述NMOS管包括三個電極，分別是源極(source)、漏極(drain)和柵極(gate)。在圖示版圖中，柵極201位于源極202和漏極203之間，用于將源極202和漏極203分開。所述柵極201的版圖區(qū)域包括若干條并列平行的直條型的矩形柵極，該矩形柵極通常為多晶硅層。所述源極202和漏極203通常為分布在所述柵極201的兩側(cè)的N+擴(kuò)散層，位于所述柵極201所在層的下層，并通過形成于其上部的接觸孔205連接于集成電路表面的對應(yīng)金屬層以互相導(dǎo)通。所述NMOS 管還包括由P+擴(kuò)散區(qū)形成的P型襯體204。其中，接觸孔205為矩形接觸孔，其尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。該矩形接觸孔的長邊與所述柵極201的邊相互平行。假設(shè)所述包含功率器件的半導(dǎo)體裝置200采用最小光刻精度0. 5微米的集成電路工藝制備，其規(guī)定的最小接觸孔尺寸為0. 5微米，則所述矩形接觸孔205的寬可以為0. 5微米或大于0. 5，而其長度可以大于0. 5微米，比如其長度可以為5微米；又比如，所述矩形接觸孔205的寬可以為0. 6微米或者1微米，而且長度可以為4微米等等。當(dāng)然，對于形成于P型襯體204上的接觸孔206，也可以采用矩形接觸孔。而對于該半導(dǎo)體裝置上的其它非功率器件，可以依然采用標(biāo)準(zhǔn)工藝中提供的接觸孔尺寸，比如采用0. 5微米*0. 5微米的正方形接觸孔。綜上所述，本實(shí)施例對所述半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔，使得該功率器件中的接觸孔產(chǎn)生的寄生電阻變小，從而提高該功率器件中的電流密度。具體地講，本實(shí)施例中的矩形接觸孔不是現(xiàn)有技術(shù)中的正方形接觸孔， 而是相當(dāng)于多個正方形接觸孔并聯(lián)后形成的長條形接觸孔，明顯在相同的芯片面積上極大地增加了接觸孔的面積，從而減小了接觸孔產(chǎn)生的寄生電阻。此外，該矩形接觸孔還提供了沿長邊方向的縱向電流通路。實(shí)際制備工藝中，一般功率器件采用兩層金屬布線，縱向的電流通常由第一層金屬提供，本實(shí)施例中的矩形接觸孔提供的縱向電流通路與第一層金屬走線方向相同，相當(dāng)于提供了另一個并聯(lián)的電流通路，從而增加了功率器件的電流密度。由于大多數(shù)工藝中接觸孔的深度比第一層金屬的厚度大，所以增加的電流密度是相當(dāng)可觀的。但是根據(jù)實(shí)驗(yàn)發(fā)現(xiàn)，簡單的采用大尺寸接觸孔可能會導(dǎo)致有些金屬穿透源極或者漏極的擴(kuò)散區(qū)，從而導(dǎo)致短路。請參考圖3所示，大尺寸接觸孔302可能穿透源極或者漏極的N+擴(kuò)散區(qū)304而接觸到P型襯底306上。這樣會導(dǎo)致不同類型的N+擴(kuò)散區(qū)與P型襯底短路。為此，本發(fā)明實(shí)施例還提供更為優(yōu)選地實(shí)施例。請結(jié)合參考圖4A和圖4B，其分別示出了本發(fā)明中的包含功率器件的半導(dǎo)體裝置在一個實(shí)施例400中的版圖示意圖和沿BB方向的剖面示意圖。所述包含功率器件的半導(dǎo)體裝置400包括NMOS管。所述NMOS管包括三個電極，分別是源極(source)、漏極(drain) 和柵極(gate)。在圖示版圖中，柵極401位于源極402和漏極403之間，用于將源極402 和漏極403分開。所述柵極401的版圖區(qū)域包括若干條并列平行的直條型的矩形柵極，通常為多晶硅層。所述源極402和漏極403通常為分布在所述柵極401的兩側(cè)的N+擴(kuò)散區(qū)， 位于所述柵極401所在層的下層，并分別通過形成于所述源極402上部的接觸孔405和形成于所述漏極403上部的接觸孔406連接于集成電路表面的對應(yīng)金屬層以互相導(dǎo)通。所述 NMOS管還包括由P+擴(kuò)散區(qū)形成的P型襯體404。其中，所述源極402中的接觸孔405和所述漏極403中的接觸孔406為矩形接觸孔，其尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。該矩形接觸孔的長邊與所述柵極201的邊相互平行。假設(shè)包含功率器件的半導(dǎo)體裝置200采用最小光刻精度0. 5微米的集成電路工藝制備，其規(guī)定的最小接觸孔尺寸為0. 5微米，則所述矩形接觸孔205的寬可等于或大于最小接觸孔尺寸，而其長度可以大于0.5微米，比如其長度可以為5微米；又比如，所述矩形接觸孔 205的寬可以為0. 6微米或者1微米，而且長度可以為4微米等等。當(dāng)然，對于形成于P型襯體404上的接觸孔407，也可以采用矩形接觸孔。而對于該半導(dǎo)體裝置上的其它非功率器件，可以依然采用標(biāo)準(zhǔn)工藝中提供的接觸孔尺寸，比如0. 5微米*0. 5微米的正方形接觸孔。與前述實(shí)施例不同，本實(shí)施例提供的NMOS管的漏極403中的接觸孔406下方還形成有N阱408。該N阱408的深度大于漏極403的N+擴(kuò)散區(qū)的深度。由于大多數(shù)功率NMOS 管，其源極和襯體都是接地的。因此對于這些源極和襯體直接接地的應(yīng)用中，可以直接將源極和襯體區(qū)的接觸孔設(shè)計(jì)成如圖4中的所述的矩形接觸孔。即使出現(xiàn)了如圖3所示的穿透現(xiàn)象，由于通常情況下，P型襯底也是接地的，所以只是導(dǎo)致兩個都接地的部分短路到一起， 不會導(dǎo)致其它問題。但是，對于漏極403，通常需連接其他電位，一般不是接地電位。為了仍然能夠采用矩形接觸孔并且防止穿透現(xiàn)象的發(fā)生，可以在矩形接觸孔406下方形成一個 N阱408。由于N阱408比較深，所以一般不易發(fā)生如圖2所示的穿透現(xiàn)象。
綜上所述，本實(shí)施例對所述半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔，使得該功率器件中的接觸孔產(chǎn)生的寄生電阻變小，從而提高該功率器件中的電流密度。并且，在不接地的漏極所包括的接觸孔下方，還包括對應(yīng)于所述漏極的 N+擴(kuò)散區(qū)的N阱區(qū)域，所述N阱區(qū)域的深度大于所述漏極的N+擴(kuò)散區(qū)的深度。易于思及的， 不論是NMOS管還是PMOS管，只需在MOS管的源極和漏極中不接地的一個所包括的接觸孔下方，形成對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度，就可以達(dá)到該防止穿透現(xiàn)象發(fā)生的目的。需要說明的是，前述實(shí)施例中所示的柵極包括若干條并列平行的矩形柵極，所述若干條并列平行的矩形柵極之間間或包含有源極和漏極，通常實(shí)施例中，所述若干條并列平行的矩形柵極之間的間距相等。但是在某些實(shí)施例下，為了能夠達(dá)到較好的靜電保護(hù)要求，需要較大的漏極間距，也就是說，需要漏極403的區(qū)域比源極402的區(qū)域大，使漏極403 中的接觸孔406到任何導(dǎo)電溝道(即柵極下方)的距離(即漏極間距)較大。此時，若干條并列平行的矩形柵極401之間的漏極403所屬間距等于第一間距D1，若干條并列平行的矩形柵極401之間的源極402所屬間距等于第二間距D2，所述第一間距Dl大于第二間距 D2。本發(fā)明實(shí)施例同時還提供了一種包含功率器件的半導(dǎo)體裝置的制備方法。請參考圖5，其示出了本發(fā)明中的包含功率器件的半導(dǎo)體裝置的制備方法在一個實(shí)施例500中的方法流程圖。所述包含功率器件的半導(dǎo)體裝置的制備方法500包括；步驟502，提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成柵極以及分布于所述柵極兩側(cè)的源極和漏極；該包含功率器件的半導(dǎo)體裝置可以采用平面工藝及自對準(zhǔn)工藝制備。首先可以提供一半導(dǎo)體襯底，然后在所述半導(dǎo)體襯底上經(jīng)過光刻、腐蝕、離子注入等步驟形成柵極以及分布與所述柵極兩側(cè)的源極和漏極。以NMOS管作為功率器件為例，所述柵極可以為若干條并列平行分布的矩形柵極。在相鄰的矩形柵極之間間或形成有源極區(qū)域和漏極區(qū)域。當(dāng)然， 在不同的實(shí)施例中，所述柵極也可以為其它形狀為了防止穿透現(xiàn)象的發(fā)生，在形成所述源極和漏極時，還可以在MOS管的源極和漏極中不接地的一個所包括的接觸孔位置下方，形成對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度。比如，在NMOS管的不接地的漏極所包括的接觸孔下方，還形成對應(yīng)于所述漏極的N+擴(kuò)散區(qū)的N阱區(qū)域，所述N阱區(qū)域的深度大于所述漏極的N+擴(kuò)散區(qū)的深度。步驟504，在所述源極和漏極上形成尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔。然后，可以在源極區(qū)域和漏極區(qū)域中形成尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔。比如可以在源極區(qū)域和漏極區(qū)域中形成矩形接觸孔，該矩形接觸孔的寬可以大于等于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度，該矩形接觸孔的長可以大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。該矩形接觸孔的長邊可以與柵極的邊相平行。該矩形接觸孔的形成可以采用標(biāo)準(zhǔn)工藝中的生長、光刻、填充、沉積和濺射等方式中的一種或者多種。對于功率器件中的襯體的接觸孔也可以采用矩形接觸孔；對于該半導(dǎo)體裝置中非功率器件的其它器件可以仍然采用標(biāo)準(zhǔn)工藝中的正方形接觸孔，該正方形接觸孔的邊長通常等于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。
7
綜上所述，本實(shí)施例提供的制備方法對所述半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔，使得該功率器件中的接觸孔產(chǎn)生的寄生電阻變小， 從而提高該功率器件中的電流密度。并且，還在MOS管的源極和漏極中不接地的一個所包括的接觸孔下方，形成對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度，以達(dá)到防止穿透現(xiàn)象發(fā)生的目的。上述說明已經(jīng)充分揭露了本發(fā)明的具體實(shí)施方式
。需要指出的是，熟悉該領(lǐng)域的技術(shù)人員對本發(fā)明的具體實(shí)施方式
所做的任何改動均不脫離本發(fā)明的權(quán)利要求書的范圍。 相應(yīng)地，本發(fā)明的權(quán)利要求的范圍也并不僅僅局限于所述具體實(shí)施方式
。
權(quán)利要求
1.一種包含功率器件的半導(dǎo)體裝置，其特征在于，其包括MOS管，所述MOS管包括柵極以及分布與所述柵極兩側(cè)的源極和漏極，所述源極和漏極上形成有接觸孔，所述接觸孔的尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述源極和漏極中不接地的一個所包括的接觸孔下方，還包括對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度。
3.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述源極和漏極的接觸孔為矩形接觸孔，所述矩形接觸孔的長邊與所述柵極的邊平行。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述MOS管還包括襯體，所述襯體上形成有接觸孔，所述襯體的接觸孔的尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述矩形接觸孔的寬等于或大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度，所述矩形接觸孔的長大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。
6.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述柵極包括若干條并列平行的矩形柵極，所述若干條并列平行的矩形柵極之間的間距相等。
7.根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，其特征在于，所述柵極包括若干條并列平行的矩形柵極，所述若干條并列平行的矩形柵極之間的漏極所屬間距等于第一間距，所述若干條并列平行的矩形柵極之間的源極所屬間距等于第二間距，所述第一間距大于第二間距。
8.一種包含功率器件的半導(dǎo)體裝置的制備方法，其特征在于，其包括提供一半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成柵極以及分布與所述柵極兩側(cè)的源極和漏極；在所述源極和漏極中上形成尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔。
9.根據(jù)權(quán)利要求8所述的包含功率器件的半導(dǎo)體裝置的制備方法，其特征在于，所述方法還包括在形成所述源極和漏極時，還在所述源極和漏極中不接地的一個所包括的接觸孔下方，形成對應(yīng)于所述源極和漏極的擴(kuò)散區(qū)類型的阱區(qū)域，所述阱區(qū)域的深度大于所述源極和漏極的擴(kuò)散區(qū)的深度。
10.根據(jù)權(quán)利要求8或9所述的包含功率器件的半導(dǎo)體裝置的制備方法，其特征在于， 所述在所述源極和漏極上形成尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸的接觸孔，具體包括；在所述源極和漏極上形成矩形接觸孔，所述矩形接觸孔的寬等于或大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度，所述矩形接觸孔的長大于標(biāo)準(zhǔn)工藝中的最小接觸孔寬度。
全文摘要
本發(fā)明公開了一種包含功率器件的半導(dǎo)體裝置及制備方法，屬于半導(dǎo)體制造領(lǐng)域。所述包含功率器件的半導(dǎo)體裝置包括MOS管，所述MOS管包括柵極以及分布與所述柵極兩側(cè)的源極和漏極，所述源極和漏極上形成有接觸孔，所述接觸孔的尺寸大于標(biāo)準(zhǔn)工藝中的接觸孔尺寸。本發(fā)明通過對包含功率器件的半導(dǎo)體裝置中的功率器件提供尺寸大于標(biāo)準(zhǔn)工藝的接觸孔的接觸孔，使得該功率器件中的接觸孔的寄生電阻明顯減小，從而提高了功率器件的電流密度。
文檔編號H01L21/336GK102446961SQ20111040928
公開日2012年5月9日 申請日期2011年12月9日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者王釗 申請人:無錫中星微電子有限公司