專利名稱：用于cmos器件的測(cè)試器件、制作方法及其使用方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種用于CMOS器件的測(cè)試器件、制作方法及其使用方法。
背景技術(shù)：
圖1為現(xiàn)有技術(shù)形成CMOS器件過程中的剖視圖，下面參照?qǐng)D1來說明CMOS器件的制作過程。CMOS器件的制作過程包括以下步驟:在半導(dǎo)體襯底100中形成N型阱區(qū)(N+)和P型阱區(qū)(P+)，其中半導(dǎo)體襯底100中已經(jīng)形成有淺溝槽隔離區(qū)101 ;在N型阱區(qū)上覆蓋光刻膠層102并執(zhí)行N型摻雜工藝，以在P型阱區(qū)內(nèi)N型摻雜區(qū)(未示出)形成NMOS器件的N型摻雜區(qū)；在P型阱區(qū)上覆蓋光刻膠層并執(zhí)行P型摻雜工藝，以在N型阱區(qū)內(nèi)P型摻雜區(qū)形成PMOS器件的P型摻雜區(qū)。然而，在形成NMOS器件的N型摻雜區(qū)時(shí)，如果覆蓋N型阱區(qū)的光刻膠層102的邊緣跨過N型阱區(qū)和P型阱區(qū)之間的界限A進(jìn)入P型阱區(qū)，那么會(huì)導(dǎo)致P型阱區(qū)的被覆蓋處形成摻雜損失，這種摻雜損失將導(dǎo)致靜態(tài)漏電流比標(biāo)準(zhǔn)值高出3-10倍，且通常發(fā)生在晶片的中心區(qū)域。靜態(tài)漏電流的升高導(dǎo)致整個(gè)晶片的良品率降低，部分晶片的良品率甚至降低了 30%。在制作過程中，如果不及時(shí)發(fā)現(xiàn)上述現(xiàn)象，并調(diào)整工藝窗口，那么不僅本批晶片的良品率大大降低，而且還會(huì)影響后續(xù)晶片，這將導(dǎo)致嚴(yán)重提高生產(chǎn)成本。因此，目前急需一種用于CMOS器件的測(cè)試器件、制作方法及其使用方法，以解決上述問題。

發(fā)明內(nèi)容
在發(fā)明內(nèi)容部分中引入了一系列簡(jiǎn)化形式的概念，這將在具體實(shí)施方式
部分中進(jìn)一步詳細(xì)說明。本發(fā)明的發(fā)明內(nèi)容部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種用于CMOS器件的測(cè)試器件，包括:半導(dǎo)體襯底，所述半導(dǎo)體襯底包括測(cè)試區(qū)域#型阱區(qū)和P型阱區(qū)，所述N型阱區(qū)和所述P型阱區(qū)設(shè)置在所述半導(dǎo)體襯底中的所述測(cè)試區(qū)域內(nèi)；P型摻雜區(qū)和N型摻雜區(qū)，所述P型摻雜區(qū)位于所述N型阱區(qū)內(nèi)，所述N型摻雜區(qū)位于所述P型阱區(qū)內(nèi)且具有預(yù)定寬度；接觸孔，所述接觸孔位于所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)上，用于使所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)與其它部件連通。優(yōu)選地，所述測(cè)試器件位于晶片的切割道中。優(yōu)選地，所述P型摻雜區(qū)包括第一 P型摻雜區(qū)和第二 P型摻雜區(qū)，所述N型摻雜區(qū)位于所述第一 P型摻雜區(qū)和所述第二 P型摻雜區(qū)之間。優(yōu)選地，所述P型摻雜區(qū)包括第一 P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)和第四P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第二 N型摻雜區(qū)、第三N型摻雜區(qū)和第四N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)和所述第四N型摻雜區(qū)分別設(shè)置在相鄰的所述第一P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)和所述第四P型摻雜區(qū)之間。優(yōu)選地，所述測(cè)試區(qū)域?yàn)榫匦?，所述第?P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)和所述第四P型摻雜區(qū)分別設(shè)置在所述測(cè)試區(qū)域的靠近四個(gè)頂角的位置處，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至所述測(cè)試區(qū)域的中心，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的中心，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的邊緣，用于連接所述N型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的邊緣。優(yōu)選地，所述P型摻雜區(qū)包括第一 P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)、第四P型摻雜區(qū)、第五P型摻雜區(qū)、第六P型摻雜區(qū)、第七P型摻雜區(qū)和第八P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第二 N型摻雜區(qū)、第三N型摻雜區(qū)、第四N型摻雜區(qū)、第五N型摻雜區(qū)、第六N型摻雜區(qū)、第七N型摻雜區(qū)和第八N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)、所述第四N型摻雜區(qū)、所述第五N型摻雜區(qū)、所述第六N型摻雜區(qū)、所述第七N型摻雜區(qū)和所述第八N型摻雜區(qū)分別設(shè)置在所述第一 P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)之間。優(yōu)選地，所述測(cè)試區(qū)域?yàn)榫匦?，所述第?P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)均勻地設(shè)置在所述測(cè)試區(qū)域的靠近四條邊的位置處，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至所述測(cè)試區(qū)域的中心，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的中心，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的邊緣，用于連接所述N型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的邊緣。優(yōu)選地，所述P型摻雜區(qū)包括第一 P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)、第四P型摻雜區(qū)、第五P型摻雜區(qū)、第六P型摻雜區(qū)、第七P型摻雜區(qū)、第八P型摻雜區(qū)和第九P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第二 N型摻雜區(qū)、第三N型摻雜區(qū)、第四N型摻雜區(qū)、第五N型摻雜區(qū)、第六N型摻雜區(qū)、第七N型摻雜區(qū)、第八N型摻雜區(qū)、第九N型摻雜區(qū)、第十N型摻雜區(qū)、第十一 N型摻雜區(qū)和第十二 N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)、所述第四N型摻雜區(qū)、所述第五N型摻雜區(qū)、所述第六N型摻雜區(qū)、所述第七N型摻雜區(qū)、所述第八N型摻雜區(qū)、所述第九N型摻雜區(qū)、所述第十N型摻雜區(qū)、所述第十一 N型摻雜區(qū)和所述第十二N型摻雜區(qū)分別設(shè)置在相鄰的所述第一 P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)、所述第八P型摻雜區(qū)和所述第九P型摻雜區(qū)之間。優(yōu)選地，所述測(cè)試區(qū)域?yàn)榫匦危龅谝?P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)均勻地設(shè)置在所述測(cè)試區(qū)域的靠近四條邊的位置處，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的中心和邊緣，用于連接所述N型阱區(qū)的第一接觸孔和第二接觸孔分別設(shè)置在所述測(cè)試區(qū)域的中心和邊緣，所述第九P型摻雜區(qū)在所述測(cè)試區(qū)域的中心包圍所述第一接觸孔，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至任意相鄰的四個(gè)P型摻雜區(qū)之間的鄰接區(qū)域，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述鄰接區(qū)域。本發(fā)明還提供一種如上所述測(cè)試器件的制作方法，包括:在半導(dǎo)體襯底的測(cè)試區(qū)域中形成N型阱區(qū)和P型阱區(qū)；在所述測(cè)試區(qū)域上形成暴露所述P型阱區(qū)的第一光刻膠層，且執(zhí)行N型摻雜工藝，以在所述P型阱區(qū)中形成具有預(yù)定寬度的N型摻雜區(qū)；在所述測(cè)試區(qū)域上形成暴露所述N型阱區(qū)的第二光刻膠層，且執(zhí)行P型摻雜工藝，以在所述N型阱區(qū)中形成P型摻雜區(qū)；以及在所述半導(dǎo)體襯底上形成接觸孔，所述接觸孔位于所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)上，用于使所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)與其它部件連通。本發(fā)明還提供一種如上所述測(cè)試器件的使用方法，包括:與待測(cè)樣品同時(shí)形成所述測(cè)試器件，所述測(cè)試器件和所述待測(cè)樣品具有相同的P型摻雜區(qū)和N型摻雜區(qū)，所述測(cè)試器件的N型摻雜區(qū)具有預(yù)定寬度；對(duì)所述測(cè)試器件進(jìn)行電性合格測(cè)試；根據(jù)所述電性合格測(cè)試的結(jié)果確定工藝窗口。優(yōu)選地，所述使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示所述N型摻雜區(qū)失效時(shí)，進(jìn)行二次電子引起電壓差異的明暗對(duì)比和結(jié)蝕刻后物理剖面分析。優(yōu)選地，所述使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示所述P型摻雜區(qū)失效時(shí)，進(jìn)行納米探針分析。優(yōu)選地，當(dāng)所述測(cè)試區(qū)域中包含多個(gè)N型摻雜區(qū)時(shí)，所述多個(gè)N型摻雜區(qū)具有不同的預(yù)定寬度。綜上所述，本發(fā)明的測(cè)試結(jié)構(gòu)能夠及時(shí)發(fā)現(xiàn)CMOS器件中存在的摻雜損失，且確定工藝窗口，避免對(duì)后續(xù)晶片的制作產(chǎn)生影響，進(jìn)而提高良品率，降低生產(chǎn)成本。


本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，圖1為現(xiàn)有技術(shù)形成CMOS器件過程中的剖視圖；圖2為根據(jù)本發(fā)明第一個(gè)實(shí)施方式的用于CMOS器件的測(cè)試器件的示意圖；圖3為根據(jù)本發(fā)明第二個(gè)實(shí)施方式的用于CMOS器件的測(cè)試器件的示意圖；圖4為根據(jù)本發(fā)明第三個(gè)實(shí)施方式的用于CMOS器件的測(cè)試器件的示意圖；以及圖5為根據(jù)本發(fā)明第四個(gè)實(shí)施方式的用于CMOS器件的測(cè)試器件的示意圖。
具體實(shí)施例方式接下來，將結(jié)合附圖更加完整地描述本發(fā)明，附圖中示出了本發(fā)明的實(shí)施例。但是，本發(fā)明能夠以不同形式實(shí)施，而不應(yīng)當(dāng)解釋為局限于這里提出的實(shí)施例。相反地，提供這些實(shí)施例將使公開徹底和完全，并且將本發(fā)明的范圍完全地傳遞給本領(lǐng)域技術(shù)人員。在附圖中，為了清楚，層和區(qū)的尺寸以及相對(duì)尺寸可能被夸大。自始至終相同附圖標(biāo)記表示相同的元件。應(yīng)當(dāng)明白，當(dāng)元件或?qū)颖环Q為“在...上”、“與...相鄰”、“連接到”或“耦合到”其它元件或?qū)訒r(shí)，其可以直接地在其它元件或?qū)由?、與之相鄰、連接或耦合到其它元件或?qū)樱蛘呖梢源嬖诰娱g的元件或?qū)?。相反，?dāng)元件被稱為“直接在...上”、“與...直接相鄰”、“直接連接到”或“直接耦合到”其它元件或?qū)訒r(shí)，則不存在居間的元件或?qū)?。圖2為根據(jù)本發(fā)明第一個(gè)實(shí)施方式的用于CMOS器件的測(cè)試器件200的示意圖。用于CMOS器件的測(cè)試器件(以下簡(jiǎn)稱測(cè)試器件)200包括半導(dǎo)體襯底、N型阱區(qū)、P型阱區(qū)、P型摻雜區(qū)和N型摻雜區(qū)。請(qǐng)參照?qǐng)D1，N型阱區(qū)和P型阱區(qū)均形成在半導(dǎo)體襯底中，而P型摻雜區(qū)形成在N型阱區(qū)中，N型摻雜區(qū)形成在P型阱區(qū)中。參考圖2示出的測(cè)試器件200的俯視圖形，半導(dǎo)體襯底(未示出)上設(shè)置有測(cè)試區(qū)域210，測(cè)試區(qū)域210用于形成P型阱區(qū)220、N型阱區(qū)230、P型摻雜區(qū)240和N型摻雜區(qū)250。P型阱區(qū)220和N型阱區(qū)230設(shè)置在半導(dǎo)體襯底中的測(cè)試區(qū)域210內(nèi)，需要說明的是，由于圖2為測(cè)試器件200的俯視圖，因此圖2中僅示出了 P型阱區(qū)220和N型阱區(qū)230的露出部分，其余部分被測(cè)試器件200的其它部件所覆蓋?？梢岳斫獾氖?，圖2中示出的P型阱區(qū)220和N型阱區(qū)230的露出部分的形狀以及在測(cè)試區(qū)域210中的位置僅為示范性的，因此并不構(gòu)成對(duì)本發(fā)明的限制，本領(lǐng)域的技術(shù)人員可以基于上述原理對(duì)露出部分的結(jié)構(gòu)和形狀進(jìn)行適當(dāng)變形，但只要能與用于容納P型摻雜區(qū)240和N型摻雜區(qū)250的N型阱區(qū)和P型阱區(qū)連通且露出至測(cè)試區(qū)域210的上表面即可。P型摻雜區(qū)240設(shè)置在N型阱區(qū)230內(nèi)，N型摻雜區(qū)250設(shè)置在P型阱區(qū)220內(nèi)。雖然圖2中僅示出了兩個(gè)P型摻雜區(qū)240和位于兩者之間的N型摻雜區(qū)250，但本發(fā)明并不局限于此，測(cè)試器件200可以同時(shí)包含多個(gè)P型摻雜區(qū)240和多個(gè)N型摻雜區(qū)250，后文將對(duì)包含同時(shí)包含多個(gè)P型摻雜區(qū)240和多個(gè)N型摻雜區(qū)250的測(cè)試器件進(jìn)行詳細(xì)描述。接觸孔260位于N型阱區(qū)230、P型阱區(qū)220、P型摻雜區(qū)240和N型摻雜區(qū)250上，用于使N型阱區(qū)230、P型阱區(qū)220、P型摻雜區(qū)240和N型摻雜區(qū)250與其它部件連通，例如與測(cè)試裝置相連通，以測(cè)試器電學(xué)性能。為了便于制作，接觸孔260設(shè)置在N型阱區(qū)230和P型阱區(qū)220的露出部分上，當(dāng)然，用于連通N型阱區(qū)230和P型阱區(qū)220的接觸孔260也可以設(shè)置在其它位置，只要能夠使N型阱區(qū)230和P型阱區(qū)220與其它部件連通即可。在本申請(qǐng)中，接觸孔260的一個(gè)重要作用是使N型阱區(qū)230、P型阱區(qū)220、P型摻雜區(qū)240和N型摻雜區(qū)250與外部的檢測(cè)裝置連接，以測(cè)試其電學(xué)性能。根據(jù)本發(fā)明的測(cè)試器件200可以位于晶片的切割道中，以避免占據(jù)晶片的有效面積，提高制作成本。根據(jù)本發(fā)明第一個(gè)實(shí)施方式，如圖2所示，P型摻雜區(qū)240包括第一 P型摻雜區(qū)241和第二 P型摻雜區(qū)242。N型摻雜區(qū)250位于第一 P型摻雜區(qū)241和第二 P型摻雜區(qū)242之間。根據(jù)待測(cè)試樣品的工藝尺寸的需要，可以設(shè)置N型摻雜區(qū)250的寬度，然后通過檢測(cè)裝置測(cè)試具有該寬度的N型摻雜區(qū)250是否存在摻雜損失。如果存在摻雜損失，則增大N型摻雜區(qū)250的寬度。根據(jù)本發(fā)明第二個(gè)實(shí)施方式，如圖3所示，P型摻雜區(qū)包括第一 P型摻雜區(qū)341、第二 P型摻雜區(qū)342、第三P型摻雜區(qū)343和第四P型摻雜區(qū)344。N型摻雜區(qū)包括第一 N型摻雜區(qū)351、第二 N型摻雜區(qū)352、第三N型摻雜區(qū)353和第四N型摻雜區(qū)354，其中，第一 N型摻雜區(qū)351、第二 N型摻雜區(qū)352、第三N型摻雜區(qū)353和第四N型摻雜區(qū)354分別具有不同預(yù)定寬度，以便測(cè)試出合適的N型摻雜區(qū)的寬度。第一 N型摻雜區(qū)351、第二 N型摻雜區(qū)352、第三N型摻雜區(qū)353和第四N型摻雜區(qū)354分別設(shè)置在相鄰的第一 P型摻雜區(qū)341、第二 P型摻雜區(qū)342、第三P型摻雜區(qū)343和第四P型摻雜區(qū)344之間。進(jìn)一步，為了縮小測(cè)試器件的面積，優(yōu)選地，測(cè)試區(qū)域310為矩形，且第一 P型摻雜區(qū)341、第二 P型摻雜區(qū)342、第三P型摻雜區(qū)343和第四P型摻雜區(qū)344分別設(shè)置在測(cè)試區(qū)域310的靠近四個(gè)頂角的位置處。第一 N型摻雜區(qū)351設(shè)置在第一 P型摻雜區(qū)341和第二 P型摻雜區(qū)342之間；第二 N型摻雜區(qū)352設(shè)置在第二 P型摻雜區(qū)342和第三P型摻雜區(qū)343之間；第三N型摻雜區(qū)353設(shè)置在第三P型摻雜區(qū)343和第四P型摻雜區(qū)344之間；第四N型摻雜區(qū)354設(shè)置在第四P型摻雜區(qū)344和第一 P型摻雜區(qū)341之間。用于容納N型摻雜區(qū)(包括351-354)的P型阱區(qū)320延伸至測(cè)試區(qū)域310的中心，且用于連接P型阱區(qū)320的接觸孔(圖3中的黑色矩形)設(shè)置在測(cè)試區(qū)域310的中心。用于容納P型摻雜區(qū)(包括341-344)的N型阱區(qū)330延伸至測(cè)試區(qū)域310的邊緣，用于連接N型阱區(qū)330的接觸孔(圖3中的黑色矩形)設(shè)置在測(cè)試區(qū)域310的邊緣。根據(jù)本發(fā)明第三個(gè)實(shí)施方式，如圖4所示，P型摻雜區(qū)包括第一 P型摻雜區(qū)441、第二 P型摻雜區(qū)442、第三P型摻雜區(qū)443、第四P型摻雜區(qū)444、第五P型摻雜區(qū)445、第六P型摻雜區(qū)446、第七P型摻雜區(qū)447和第八P型摻雜區(qū)448。N型摻雜區(qū)包括第一 N型摻雜區(qū)451、第二 N型摻雜區(qū)452、第三N型摻雜區(qū)453、第四N型摻雜區(qū)454、第五N型摻雜區(qū)455、第六N型摻雜區(qū)456、第七N型摻雜區(qū)457和第八N型摻雜區(qū)458，其中，第一 N型摻雜區(qū)451、第二 N型摻雜區(qū)452、第三N型摻雜區(qū)453、第四N型摻雜區(qū)454、第五N型摻雜區(qū)455、第六N型摻雜區(qū)456、第七N型摻雜區(qū)457和第八N型摻雜區(qū)458分別具有不同預(yù)定寬度，以便測(cè)試出合適的N型摻雜區(qū)的寬度。第一 N型摻雜區(qū)451、第二 N型摻雜區(qū)452、第三N型摻雜區(qū)453、第四N型摻雜區(qū)454、第五N型摻雜區(qū)455、第六N型摻雜區(qū)456、第七N型摻雜區(qū)457和第八N型摻雜區(qū)458分別具有不同預(yù)定寬度。第一 N型摻雜區(qū)451、第二 N型摻雜區(qū)452、第三N型摻雜區(qū)453、第四N型摻雜區(qū)454、第五N型摻雜區(qū)455、第六N型摻雜區(qū)456、第七N型摻雜區(qū)457和第八N型摻雜區(qū)458分別具有不同預(yù)定寬度分別設(shè)置在相鄰的第一 P型摻雜區(qū)441、第二 P型摻雜區(qū)442、第三P型摻雜區(qū)443、第四P型摻雜區(qū)444、第五P型摻雜區(qū)445、第六P型摻雜區(qū)446、第七P型摻雜區(qū)447和第八P型摻雜區(qū)448之間。進(jìn)一步，為了縮小測(cè)試器件的面積，優(yōu)選地，測(cè)試區(qū)域410為矩形，且第第一 P型摻雜區(qū)441、第二 P型摻雜區(qū)442、第三P型摻雜區(qū)443、第四P型摻雜區(qū)444、第五P型摻雜區(qū)445、第六P型摻雜區(qū)446、第七P型摻雜區(qū)447和第八P型摻雜區(qū)448均勻地設(shè)置在測(cè)試區(qū)域410的靠近四條邊的位置處。第一 N型摻雜區(qū)451設(shè)置在第一 P型摻雜區(qū)441和第二P型摻雜區(qū)442之間；第二 N型摻雜區(qū)452設(shè)置在第二 P型摻雜區(qū)442和第三P型摻雜區(qū)443之間；第三N型摻雜區(qū)453設(shè)置在第三P型摻 雜區(qū)443和第四P型摻雜區(qū)444之間 ’第四N型摻雜區(qū)454設(shè)置在第四P型摻雜區(qū)444和第五P型摻雜區(qū)445之間 ’第五N型摻雜區(qū)455設(shè)置在第五P型摻雜區(qū)445和第六P型摻雜區(qū)446之間；第六N型摻雜區(qū)456設(shè)置在第六P型摻雜區(qū)446和第七P型摻雜區(qū)447之間；第七N型摻雜區(qū)457設(shè)置在第七P型摻雜區(qū)447和第八P型摻雜區(qū)448之間；第八N型摻雜區(qū)458設(shè)置在第八P型摻雜區(qū)448和第一 P型摻雜區(qū)441之間。用于容納N型摻雜區(qū)(包括451-458)的P型阱區(qū)420延伸至測(cè)試區(qū)域410的中心，且用于連接P型阱區(qū)420的接觸孔(圖4中的黑色矩形)設(shè)置在測(cè)試區(qū)域410的中心。用于容納P型摻雜區(qū)(包括441-448)的N型阱區(qū)430延伸至測(cè)試區(qū)域410的邊緣，用于連接N型阱區(qū)430的接觸孔(圖4中的黑色矩形)設(shè)置在測(cè)試區(qū)域410的邊緣。根據(jù)本發(fā)明第四個(gè)實(shí)施方式，如圖5所示，P型摻雜區(qū)包括第一 P型摻雜區(qū)541、第二 P型摻雜區(qū)542、第三P型摻雜區(qū)543、第四P型摻雜區(qū)544、第五P型摻雜區(qū)545、第六P型摻雜區(qū)546、第七P型摻雜區(qū)547、第八P型摻雜區(qū)548和第九P型摻雜區(qū)549。N型摻雜區(qū)包括第一 N型摻雜區(qū)551、第二 N型摻雜區(qū)552、第三N型摻雜區(qū)553、第四N型摻雜區(qū)554、第五N型摻雜區(qū)555、第六N型摻雜區(qū)556、第七N型摻雜區(qū)557、第八N型摻雜區(qū)558、第九N型摻雜區(qū)559、第十N型摻雜區(qū)510、第i^一 N型摻雜區(qū)511和第十二 N型摻雜區(qū)512，其中，第一 N型摻雜區(qū)551、第二 N型摻雜區(qū)552、第三N型摻雜區(qū)553、第四N型摻雜區(qū)554、第五N型摻雜區(qū)555、第六N型摻雜區(qū)556、第七N型摻雜區(qū)557、第八N型摻雜區(qū)558、第九N型摻雜區(qū)559、第十N型摻雜區(qū)510、第i^一 N型摻雜區(qū)511和第十二 N型摻雜區(qū)512分別具有不同預(yù)定寬度，以便測(cè)試出合適的N型摻雜區(qū)的寬度。第一 N型摻雜區(qū)551、第二 N型摻雜區(qū)552、第三N型摻雜區(qū)553、第四N型摻雜區(qū)554、第五N型摻雜區(qū)555、第六N型摻雜區(qū)556、第七N型摻雜區(qū)557、第八N型摻雜區(qū)558、第九N型摻雜區(qū)559、第十N型摻雜區(qū)510、第^^一 N型摻雜區(qū)511和第十二 N型摻雜區(qū)512分別設(shè)置在相鄰的第一 P型摻雜區(qū)541、第二 P型摻雜區(qū)542、第三P型摻雜區(qū)543、第四P型摻雜區(qū)544、第五P型摻雜區(qū)545、第六P型摻雜區(qū)546、第七P型摻雜區(qū)547、第八P型摻雜區(qū)548和第九P型摻雜區(qū)549之間。進(jìn)一步，為了縮小測(cè)試器件的面積，優(yōu)選地，測(cè)試區(qū)域510為矩形，且第一 P型摻雜區(qū)541、第二 P型摻雜區(qū)542、第三P型摻雜區(qū)543、第四P型摻雜區(qū)544、第五P型摻雜區(qū)545、第六P型摻雜區(qū)546、第七P型摻雜區(qū)547和第八P型摻雜區(qū)548均勻地設(shè)置在測(cè)試區(qū)域510的靠近四條邊的位置處，第九P型摻雜區(qū)549設(shè)置在測(cè)試區(qū)域510的中心。第一N型摻雜區(qū)551設(shè)置在第一 P型摻雜區(qū)541和第二 P型摻雜區(qū)542之間；第二 N型摻雜區(qū)552設(shè)置在第二 P型摻雜區(qū)542和第三P型摻雜區(qū)543之間 ’第三N型摻雜區(qū)553設(shè)置在第三P型摻雜區(qū)543和第四P型摻雜區(qū)544之間；第四N型摻雜區(qū)554設(shè)置在第四P型摻雜區(qū)544和第五P型摻雜區(qū)545之間；第五N型摻雜區(qū)555設(shè)置在第五P型摻雜區(qū)545和第六P型摻雜區(qū)546之間；第六N型摻雜區(qū)556設(shè)置在第六P型摻雜區(qū)546和第七P型摻雜區(qū)547之間；第七N型摻雜區(qū)557設(shè)置在第七P型摻雜區(qū)547和第八P型摻雜區(qū)548之間；第八N型摻雜區(qū)558設(shè)置在第八P型摻雜區(qū)548和第一 P型摻雜區(qū)541之間；第九N型摻雜區(qū)559設(shè)置在第二 P型摻雜區(qū)542和第九P型摻雜區(qū)549之間；第十N型摻雜區(qū)5510設(shè)置在第四P型摻雜區(qū)544和第九P型摻雜區(qū)549之間；第^^一 N型摻雜區(qū)5511設(shè)置在第六P型摻雜區(qū)546和第九P型摻雜區(qū)549之間；第十二 N型摻雜區(qū)5512設(shè)置在第八P型摻雜區(qū)548和第九P型摻雜區(qū)549之間。用于容納P型摻雜區(qū)(包括541-549)的N型阱區(qū)530延伸至測(cè)試區(qū)域510的中心和邊緣，用于連接N型阱區(qū)的第一接觸孔和第二接觸孔(圖5中的黑色矩形)分別設(shè)置在測(cè)試區(qū)域510的中心和邊緣。第九P型摻雜區(qū)549在測(cè)試區(qū)域510的中心包圍第一接觸孔。用于容納N型摻雜區(qū)(包括551-5512)的P型阱區(qū)520延伸至任意相鄰的四個(gè)P型摻雜區(qū)之間的鄰接區(qū)域，用于連接P型阱區(qū)520的接觸孔(圖5中的黑色矩形)設(shè)置在該鄰接區(qū)域內(nèi)。
上述四個(gè)實(shí)施方式的測(cè)試器件分別可以具有一種預(yù)定寬度的N型摻雜區(qū)、四種預(yù)定寬度的N型摻雜區(qū)、八種預(yù)定寬度的N型摻雜區(qū)、十二種預(yù)定寬度的N型摻雜區(qū)，可以理解的是，測(cè)試器件所具有的N型摻雜區(qū)的種類越多，越能夠準(zhǔn)確地測(cè)試出合適的N型摻雜區(qū)寬度，然而，N型摻雜區(qū)的種類越多也意味著測(cè)試器件的面積越大。因此，在選擇不同圖案的測(cè)試器件時(shí)，應(yīng)該根據(jù)可放置測(cè)試器件的面積選擇測(cè)試器件的種類和數(shù)量。本發(fā)明還提供一種如上所述的測(cè)試器件的制作方法，該制作方法包括以下步驟:步驟1:在半導(dǎo)體襯底的測(cè)試區(qū)域中形成N型阱區(qū)和P型阱區(qū)，所述N型阱區(qū)內(nèi)摻雜有N型摻雜劑，所述P型阱區(qū)摻雜有P型摻雜劑；步驟2:在測(cè)試區(qū)域上形成暴露P型阱區(qū)的第一光刻膠層，且執(zhí)行N型摻雜工藝，以在P型阱區(qū)中形成具有預(yù)定寬度的N型摻雜區(qū)；步驟3:在測(cè)試區(qū)域上形成暴露N型阱區(qū)的第二光刻膠層，且執(zhí)行P型摻雜工藝，以在N型阱區(qū)中形成P型摻雜區(qū)；步驟4:在半導(dǎo)體襯底上形成接觸孔，該接觸孔位于N型阱區(qū)、P型阱區(qū)、P型摻雜區(qū)和N型摻雜區(qū)上，用于使N型阱區(qū)、P型阱區(qū)、P型摻雜區(qū)和N型摻雜區(qū)與其它部件連通?？梢圆捎帽绢I(lǐng)域內(nèi)常用的方法在介電層中形成接觸孔。需要說明的是，步驟2和步驟3中形成第一光刻膠層和第二光刻膠層的方法可以為本領(lǐng)域內(nèi)常用的方法，且步驟2和步驟3的次序可以互換。本發(fā)明還提供一種如上所述的測(cè)試器件的使用方法，該使用方法包括以下步驟:首先，與待測(cè)樣品同時(shí)形成測(cè)試器件，其中，測(cè)試器件和待測(cè)樣品具有相同的P型摻雜區(qū)和N型摻雜區(qū)，且測(cè)試器件的N型摻雜區(qū)具有預(yù)定寬度；接著，對(duì)測(cè)試器件進(jìn)行電性合格測(cè)試；然后，根據(jù)電性合格測(cè)試的結(jié)果確定工藝窗口。此外，該使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示N型摻雜區(qū)失效時(shí)，進(jìn)行二次電子顯微鏡的二次電子引起電壓差異的明暗對(duì)比(Voltage contrast, VC)以判斷失效位置，并經(jīng)過結(jié)蝕刻后的物理剖面來確認(rèn)失效模型，后根據(jù)失效位置來重新定義制程窗口大小。進(jìn)一步，該使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示P型摻雜區(qū)失效時(shí)，進(jìn)行納米探針電性分析結(jié)漏電位置，后根據(jù)失效位置來重新定義制程窗口大小。優(yōu)選地，當(dāng)測(cè)試區(qū)域中包含多個(gè)N型摻雜區(qū)時(shí)，多個(gè)N型摻雜區(qū)可以具有不同的預(yù)定寬度，以盡量確定準(zhǔn)確的工藝窗口。綜上所述，本發(fā)明的測(cè)試結(jié)構(gòu)能夠及時(shí)發(fā)現(xiàn)CMOS器件中存在的摻雜損失，且確定工藝窗口，避免對(duì)后續(xù)晶片的制作產(chǎn)生影響，進(jìn)而提高良品率，降低生產(chǎn)成本。本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
權(quán)利要求
1.一種用于CMOS器件的測(cè)試器件，其特征在于，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括測(cè)試區(qū)域； N型阱區(qū)和P型阱區(qū)，所述N型阱區(qū)和所述P型阱區(qū)設(shè)置在所述半導(dǎo)體襯底中的所述測(cè)試區(qū)域內(nèi)； P型摻雜區(qū)和N型摻雜區(qū)，所述P型摻雜區(qū)位于所述N型阱區(qū)內(nèi)，所述N型摻雜區(qū)位于所述P型阱區(qū)內(nèi)且具有預(yù)定寬度； 接觸孔，所述接觸孔位于所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)上，用于使所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)與其它部件連通。
2.如權(quán)利要求1所述的測(cè)試器件，其特征在于，所述測(cè)試器件位于晶片的切割道中。
3.如權(quán)利要求1所述的測(cè)試器件，其特征在于，所述P型摻雜區(qū)包括第一P型摻雜區(qū)和第二 P型摻雜區(qū)，所述N型摻雜區(qū)位于所述第一 P型摻雜區(qū)和所述第二 P型摻雜區(qū)之間。
4.如權(quán)利要求1所述的測(cè)試器件，其特征在于，所述P型摻雜區(qū)包括第一P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)和第四P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第 二 N型摻雜區(qū)、第三N型摻雜區(qū)和第四N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)和所述第四N型摻雜區(qū)分別設(shè)置在相鄰的所述第一 P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)和所述第四P型摻雜區(qū)之間。
5.如權(quán)利要求4所述的測(cè)試器件，其特征在于，所述測(cè)試區(qū)域?yàn)榫匦?，所述第一P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)和所述第四P型摻雜區(qū)分別設(shè)置在所述測(cè)試區(qū)域的靠近四個(gè)頂角的位置處，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至所述測(cè)試區(qū)域的中心，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的中心，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的邊緣，用于連接所述N型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的邊緣。
6.如權(quán)利要求1所述的測(cè)試器件，其特征在于，所述P型摻雜區(qū)包括第一P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)、第四P型摻雜區(qū)、第五P型摻雜區(qū)、第六P型摻雜區(qū)、第七P型摻雜區(qū)和第八P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第二 N型摻雜區(qū)、第三N型摻雜區(qū)、第四N型摻雜區(qū)、第五N型摻雜區(qū)、第六N型摻雜區(qū)、第七N型摻雜區(qū)和第八N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)、所述第四N型摻雜區(qū)、所述第五N型摻雜區(qū)、所述第六N型摻雜區(qū)、所述第七N型摻雜區(qū)和所述第八N型摻雜區(qū)分別設(shè)置在所述第一 P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)之間。
7.如權(quán)利要求6所述的測(cè)試器件，其特征在于，所述測(cè)試區(qū)域?yàn)榫匦危龅谝籔型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)均勻地設(shè)置在所述測(cè)試區(qū)域的靠近四條邊的位置處，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至所述測(cè)試區(qū)域的中心，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的中心，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的邊緣，用于連接所述N型阱區(qū)的接觸孔設(shè)置在所述測(cè)試區(qū)域的邊緣。
8.如權(quán)利要求1所述的測(cè)試器件，其特征在于，所述P型摻雜區(qū)包括第一P型摻雜區(qū)、第二 P型摻雜區(qū)、第三P型摻雜區(qū)、第四P型摻雜區(qū)、第五P型摻雜區(qū)、第六P型摻雜區(qū)、第七P型摻雜區(qū)、第八P型摻雜區(qū)和第九P型摻雜區(qū)，所述N型摻雜區(qū)包括分別具有不同預(yù)定寬度的第一 N型摻雜區(qū)、第二 N型摻雜區(qū)、第三N型摻雜區(qū)、第四N型摻雜區(qū)、第五N型摻雜區(qū)、第六N型摻雜區(qū)、第七N型摻雜區(qū)、第八N型摻雜區(qū)、第九N型摻雜區(qū)、第十N型摻雜區(qū)、第十一 N型摻雜區(qū)和第十二 N型摻雜區(qū)，其中，所述第一 N型摻雜區(qū)、所述第二 N型摻雜區(qū)、所述第三N型摻雜區(qū)、所述第四N型摻雜區(qū)、所述第五N型摻雜區(qū)、所述第六N型摻雜區(qū)、所述第七N型摻雜區(qū)、所述第八N型摻雜區(qū)、所述第九N型摻雜區(qū)、所述第十N型摻雜區(qū)、所述第十一 N型摻雜區(qū)和所述第十二 N型摻雜區(qū)分別設(shè)置在相鄰的所述第一 P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)、所述第八P型摻雜區(qū)和所述第九P型摻雜區(qū)之間。
9.如權(quán)利要求8所述的測(cè)試器件，其特征在于，所述測(cè)試區(qū)域?yàn)榫匦?，所述第一P型摻雜區(qū)、所述第二 P型摻雜區(qū)、所述第三P型摻雜區(qū)、所述第四P型摻雜區(qū)、所述第五P型摻雜區(qū)、所述第六P型摻雜區(qū)、所述第七P型摻雜區(qū)和所述第八P型摻雜區(qū)均勻地設(shè)置在所述測(cè)試區(qū)域的靠近四條邊的位置處，用于容納所述P型摻雜區(qū)的所述N型阱區(qū)延伸至所述測(cè)試區(qū)域的中心和邊緣，用于連接所述N型阱區(qū)的第一接觸孔和第二接觸孔分別設(shè)置在所述測(cè)試區(qū)域的中心和邊緣，所述第九P型摻雜區(qū)在所述測(cè)試區(qū)域的中心包圍所述第一接觸孔，用于容納所述N型摻雜區(qū)的所述P型阱區(qū)延伸至任意相鄰的四個(gè)P型摻雜區(qū)之間的鄰接區(qū)域，用于連接所述P型阱區(qū)的接觸孔設(shè)置在所述鄰接區(qū)域。
10.一種如權(quán)利要求1-9中任一項(xiàng)所述測(cè)試器件的制作方法，其特征在于，包括: 在半導(dǎo)體襯底的測(cè)試區(qū)域中形成N型阱區(qū)和P型阱區(qū)； 在所述測(cè)試區(qū)域上形成暴露所述P型阱區(qū)的第一光刻膠層，且執(zhí)行N型摻雜工藝，以在所述P型阱區(qū)中形成具有預(yù) 定寬度的N型摻雜區(qū)； 在所述測(cè)試區(qū)域上形成暴露所述N型阱區(qū)的第二光刻膠層，且執(zhí)行P型摻雜工藝，以在所述N型阱區(qū)中形成P型摻雜區(qū)；以及 在所述半導(dǎo)體襯底上形成接觸孔，所述接觸孔位于所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)上，用于使所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)與其它部件連通。
11.一種如權(quán)利要求1-9中任一項(xiàng)所述測(cè)試器件的使用方法，其特征在于，包括: 與待測(cè)樣品同時(shí)形成所述測(cè)試器件，所述測(cè)試器件和所述待測(cè)樣品具有相同的P型摻雜區(qū)和N型摻雜區(qū)，所述測(cè)試器件的N型摻雜區(qū)具有預(yù)定寬度； 對(duì)所述測(cè)試器件進(jìn)行電性合格測(cè)試； 根據(jù)所述電性合格測(cè)試的結(jié)果確定工藝窗口。
12.如權(quán)利要求11所述的使用方法，其特征在于，所述使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示所述N型摻雜區(qū)失效時(shí)，進(jìn)行二次電子引起電壓差異的明暗對(duì)比和結(jié)蝕刻后物理剖面分析。
13.如權(quán)利要求11所述的使用方法，其特征在于，所述使用方法還包括當(dāng)電性合格測(cè)試結(jié)果顯示所述P型摻雜區(qū)失效時(shí)，進(jìn)行納米探針分析。
14.如權(quán)利要求11所述的使用方法，其特征在于，當(dāng)所述測(cè)試區(qū)域中包含多個(gè)N型摻雜區(qū)時(shí)，所述多個(gè)N型摻雜區(qū)具有不·同的預(yù)定寬度。
全文摘要
本發(fā)明公開了一種用于CMOS器件的測(cè)試器件、制作方法及其使用方法，該測(cè)試器件包括半導(dǎo)體襯底，所述半導(dǎo)體襯底包括測(cè)試區(qū)域；N型阱區(qū)和P型阱區(qū)，所述N型阱區(qū)和所述P型阱區(qū)設(shè)置在所述半導(dǎo)體襯底中的所述測(cè)試區(qū)域內(nèi)；P型摻雜區(qū)和N型摻雜區(qū)，所述P型摻雜區(qū)位于所述N型阱區(qū)內(nèi)，所述N型摻雜區(qū)位于所述P型阱區(qū)內(nèi)且具有預(yù)定寬度；接觸孔，所述接觸孔位于所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)上，用于使所述N型阱區(qū)、所述P型阱區(qū)、所述P型摻雜區(qū)和所述N型摻雜區(qū)與其它部件連通。該測(cè)試結(jié)構(gòu)能夠及時(shí)發(fā)現(xiàn)CMOS器件中存在的摻雜損失，且確定工藝窗口，避免對(duì)后續(xù)晶片的制作產(chǎn)生影響，進(jìn)而提高良品率，降低生產(chǎn)成本。
文檔編號(hào)H01L23/544GK103165578SQ20111041049
公開日2013年6月19日 申請(qǐng)日期2011年12月9日 優(yōu)先權(quán)日2011年12月9日
發(fā)明者王喆, 張喆 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司