專利名稱：Pin二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體集成電路器件，特別是涉及一種PIN 二極管。
背景技術(shù)：
普通的二極管由PN結(jié)組成。如果在P型半導(dǎo)體和η型半導(dǎo)體之間加入一層本征(Intrinsic)半導(dǎo)體，這種P_I_N結(jié)構(gòu)的二極管就是PIN 二極管。所述本征半導(dǎo)體在理想情況下應(yīng)為絕緣材料，但實(shí)際應(yīng)用中常采用輕摻雜的η型或P型半導(dǎo)體材料，其載流子濃度很低不能提供電流。PIN二極管廣泛應(yīng)用在射頻領(lǐng)域。例如，可用于微波開關(guān)、微波調(diào)制、限幅及數(shù)字移相等微波控制電路中，也可用于射頻開關(guān)、低頻整流中。請(qǐng)參閱圖1，這是一種現(xiàn)有的BiCMOS工藝所制造的PIN 二極管的剖面示意圖。在P型硅襯底10之上分別為η型埋層11和η型外延層12。在η型外延層12中具有隔離結(jié)構(gòu)13。在隔離結(jié)構(gòu)13的外側(cè)且在η型外延層12中具有η型重?fù)诫s區(qū)14，該η型重?fù)诫s區(qū)14的底部連接η型埋層11。在兩個(gè)隔離結(jié)構(gòu)13之間且在η型外延層12中具有ρ型摻雜區(qū)15。在ρ型摻雜區(qū)15之上具有ρ型多晶硅16a。在隔離結(jié)構(gòu)13之上具有η型多晶硅16b。ρ型多晶娃16a和η型多晶娃16b為一整體。在η型重?fù)诫s區(qū)14和ρ型多晶娃16a之上各有接觸孔電極17及其上方的金屬連線18。圖1中，重?fù)诫s(摻雜濃度為I X IO19 I X IO21原子每立方厘米)的P型多晶硅16a和ρ型摻雜區(qū)15 —起作為PIN 二極管的ρ型半導(dǎo)體部分，由接觸孔電極17引出。輕摻雜(摻雜濃度為I X IO15 I X IO18原子每立方厘米)的η型外延層12作為PIN 二極管的本征半導(dǎo)體部分。重?fù)诫s(摻雜濃度為IX IO19 IX IO21原子每立方厘米)的η型埋層11作為PIN 二極管的η型半導(dǎo)體部分，由η型重?fù)诫s區(qū)14 (摻雜濃度為I X IO19 I X IO21原子每立方厘米)和接觸孔電極17引出。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種新型的PIN二極管，同樣可以由BiCMOS工藝制造。為此，本發(fā)明還要提供所述PIN 二極管的制造方法。為解決上述技術(shù)問題，本發(fā)明PIN 二極管為:在P型硅襯底中具有隔離結(jié)構(gòu)；在隔離結(jié)構(gòu)底部的P型硅襯底中具有P型贗埋層，作為PIN 二極管的P型半導(dǎo)體部分；在兩個(gè)隔離結(jié)構(gòu)之間的P型硅襯底中具有第一 η型摻雜區(qū)，該第一 η型摻雜區(qū)作為PIN 二極管的本征半導(dǎo)體部分，其與P型贗埋層相接觸；在兩個(gè)隔離結(jié)構(gòu)之間且在第一η型摻雜區(qū)的表面具有摻雜濃度更高的第二 η型摻雜區(qū)，在第二 η型摻雜區(qū)之上具有η型多晶硅，該第二 η型摻雜區(qū)與η型多晶硅一起作為PIN 二極管的η型半導(dǎo)體部分；第一接觸孔電極穿越ρ型多晶硅和隔離結(jié)構(gòu)與P型贗埋層相接觸；第二接觸孔電極與η型多晶硅相接觸。本發(fā)明所述的PIN 二極管的制造方法包括如下步驟:第I步，在ρ型硅襯底上刻蝕溝槽，并在溝槽底部注入P型雜質(zhì)以形成P型贗埋層，接著以介質(zhì)材料填充溝槽以形成隔離結(jié)構(gòu)；第2步，在兩個(gè)隔離結(jié)構(gòu)之間的P型硅襯底中注入η型雜質(zhì)并退火，從而形成與P型贗埋層相接觸的第一 η型摻雜區(qū)；第3步,在娃片表面淀積一層多晶娃；第4步，對(duì)兩個(gè)隔離結(jié)構(gòu)之間的多晶硅和η型摻雜區(qū)注入η型雜質(zhì)，從而形成η型多晶娃和摻雜濃度大于第一 η型摻雜區(qū)的第二 η型摻雜區(qū)；第5步,在娃片表面淀積一層層間介質(zhì),米用光刻和刻蝕工藝在層間介質(zhì)、P型多晶硅和隔離結(jié)構(gòu)中刻蝕出底部與P型贗埋層相接觸的第一通孔，還在層間介質(zhì)中刻蝕出底部與η型多晶硅相接觸的第二通孔，在通孔中填充金屬形成接觸孔電極。本發(fā)明PIN 二極管及其制造方法可由BiCMOS工藝實(shí)現(xiàn)，并且省略了現(xiàn)有PIN 二極管中的埋層和外延層工藝，因而降低了制造成本。另外，本發(fā)明PIN二極管還可通過調(diào)整版圖結(jié)構(gòu)，從而具有較低的串聯(lián)電阻，并使各方向的電流均勻。


圖1是一種現(xiàn)有的PIN 二極管的剖面結(jié)構(gòu)示意圖；圖2是本發(fā)明PIN 二極管的剖面結(jié)構(gòu)示意圖；圖3a、圖3b是本發(fā)明PIN 二極管的兩種版圖結(jié)構(gòu)示意圖；圖4a 圖4d是本發(fā)明PIN 二極管的制造方法的各步驟示意圖。圖中附圖標(biāo)記說明:10為ρ型硅襯底；11為η型埋層；12為η型外延層；13為隔離結(jié)構(gòu)；13a為溝槽；14為η型重?fù)诫s區(qū)；15為ρ型摻雜區(qū)；16a為ρ型多晶硅；16b為η型多晶硅；17為接觸孔電極；18為金屬連線；21為ρ型贗埋層；22為η型摻雜區(qū)；23為多晶硅；23a為η型多晶硅；23b為ρ型多晶硅；24為η型摻雜區(qū)；25為接觸孔電極；30為掩膜層。
具體實(shí)施例方式請(qǐng)參閱圖2，本發(fā)明BiCMOS工藝制造的PIN 二極管包括:在ρ型硅襯底10中具有隔離結(jié)構(gòu)13。在隔離結(jié)構(gòu)13的底部且在ρ型硅襯底10中具有ρ型贗埋層21。在兩個(gè)隔離結(jié)構(gòu)13之間且在ρ型硅襯底10中具有η型摻雜區(qū)22，該η型摻雜區(qū)22與ρ型贗埋層21相接觸。在兩個(gè)隔離結(jié)構(gòu)13之間且在η型摻雜區(qū)22中具有摻雜濃度更高的η型摻雜區(qū)24。在η型摻雜區(qū)24之上具有η型多晶硅23a。在隔離結(jié)構(gòu)13之上具有ρ型多晶硅23b。η型多晶娃23a與ρ型多晶娃23b為一整體。娃片表面還具有層間介質(zhì)。第一接觸孔電極25穿越層間介質(zhì)、ρ型多晶硅23b和隔離結(jié)構(gòu)13，底部與ρ型贗埋層21相接觸。第二接觸孔電極17穿越層間介質(zhì)，底部與η型多晶硅23a相接觸。兩個(gè)接觸孔電極25、17之上具有金屬連線18。圖2中，重?fù)诫s(摻雜濃度為I X IO19 I X IO21原子每立方厘米)的η型多晶硅23a和η型摻雜區(qū)24 —起作為PIN 二極管的η型半導(dǎo)體部分，由第二接觸孔電極17引出。輕摻雜(摻雜濃度為I X IO15 I X IO18原子每立方厘米)的η型摻雜區(qū)22作為PIN 二極管的本征半導(dǎo)體部分。重?fù)诫s(摻雜濃度為IX IO19 IX IO21原子每立方厘米)的ρ型贗埋層21作為PIN 二極管的ρ型半導(dǎo)體部分，由第一接觸孔電極25引出。
與現(xiàn)有的PIN二極管相比，本發(fā)明PIN二極管由于沒有埋層11，取而代之的是隔離結(jié)構(gòu)13底部的膺埋層21，因而電流方向也有差別。現(xiàn)有的PIN 二極管中，電流方向從ρ型半導(dǎo)體部分向下流向η型埋層11，如圖1所示。本發(fā)明PIN 二極管中，電流方向從η型半導(dǎo)體部分向下、向外側(cè)流向隔離結(jié)構(gòu)13底部的ρ型贗埋層21，如圖2所示。顯然，將圖2中各部分結(jié)構(gòu)的摻雜類型設(shè)為相反，也一樣是可行的。請(qǐng)參閱圖3a、圖3b，這是本發(fā)明PIN二極管的兩種版圖結(jié)構(gòu)。其中內(nèi)圈實(shí)線內(nèi)部表示PIN 二極管的η型半導(dǎo)體部分，即η型多晶硅23a的邊界，或者η型摻雜區(qū)24的邊界。內(nèi)外圈實(shí)線之間的左斜線填充區(qū)域表示隔離結(jié)構(gòu)13。內(nèi)外圈虛線之間的右斜線填充區(qū)域表示PIN 二極管的ρ型半導(dǎo)體部分，即ρ型贗埋層21。圖3a中，PIN 二極管的η型半導(dǎo)體部分、P型半導(dǎo)體部分均為矩形的版圖結(jié)構(gòu)。在矩形的四條邊部位，η型半導(dǎo)體部分與ρ型半導(dǎo)體部分之間的距離較小，如A處所示。在矩形的四個(gè)角部位，η型半導(dǎo)體部分與ρ型半導(dǎo)體部分之間的距離較大，如B處所示。因而該P(yáng)IN 二極管在四個(gè)角部位的串聯(lián)電阻就比四條邊部位大，這會(huì)導(dǎo)致器件在各個(gè)方向上的電流不均勻。圖3b中，PIN 二極管的η型半導(dǎo)體部分、P型半導(dǎo)體部分均為多邊形的版圖結(jié)構(gòu)，優(yōu)選為正多邊形且邊數(shù)> 8，也可以是圓形、橢圓形等具有圓滑邊界的版圖結(jié)構(gòu)。這種版圖結(jié)構(gòu)可以讓?duì)切桶雽?dǎo)體部分與ρ型半導(dǎo)體部分之間保證近似相等的距離，從而有效地降低PIN 二極管的串聯(lián)電阻，可以提高器件的正向?qū)娏?，使器件在各個(gè)方向上的電流更均勻。本發(fā)明所述的PIN 二極管的制造方法包括如下步驟:第I步，請(qǐng)參閱圖4a，在輕摻雜(摻雜濃度為I X IO15 I X IO18原子每立方厘米)的P型硅襯底10上刻蝕溝槽13a，例如采用淺槽隔離(STI)工藝。然后在溝槽13a的底部進(jìn)行P型雜質(zhì)的離子注入，從而在溝槽13a底部的硅襯底10中形成重?fù)诫s(摻雜濃度為I X IO19 I X IO21原子每立方厘米)的ρ型贗埋層21。該ρ型贗埋層21作為PIN 二極管的P型半導(dǎo)體部分。接著以介質(zhì)材料填充溝槽13a，從而在溝槽13a中形成隔離結(jié)構(gòu)13，例如為氧化硅材料。優(yōu)選地，首先在硅片表面淀積一層介質(zhì)材料的掩膜層30，例如為氧化硅、氮化硅、氮氧化硅等，接著刻蝕溝槽13a，這樣剩余的掩膜層30可以在離子注入時(shí)保護(hù)硅片。優(yōu)選地，采用光刻和離子注入工藝相結(jié)合，利用光刻膠保護(hù)溝槽13a底部的內(nèi)側(cè)區(qū)域不被注入離子，僅在溝槽13a底部的外側(cè)區(qū)域形成ρ型贗埋層21。優(yōu)選地，ρ型雜質(zhì)例如為硼、氟化硼，且采用高劑量(IX IO14 IX IO16原子每平方厘米)、低能量(< 30KeV，優(yōu)選< 20KeV，更優(yōu)選< 15KeV)的離子注入。第2步，請(qǐng)參閱圖4b，在兩個(gè)隔離結(jié)構(gòu)13之間的ρ型硅襯底10中進(jìn)行η型雜質(zhì)的離子注入，從而形成輕摻雜(摻雜濃度為I X IO15 I X IO18原子每立方厘米)的η型摻雜區(qū)22。接著采用退火工藝，使該η型摻雜區(qū)22與ρ型贗埋層21相接觸，這將有助于減少襯底漏電流。該η型摻雜區(qū)22作為PIN 二極管的本征半導(dǎo)體部分。優(yōu)選地，η型雜質(zhì)例如為磷、砷，離子注入的劑量為IXlO12 5Χ IO13原子每平方厘米，能量為100 2000KeV。在BiCMOS工藝中原本就有雙極型晶體管的集電區(qū)輕摻雜注入工藝，這一步即可由該工藝來實(shí)現(xiàn)。第3步,請(qǐng)參閱圖4c,在娃片表面淀積一層多晶娃23。該多晶娃23可以是不慘雜的、也可以是P型摻雜的。在BiCMOS工藝中原本就有雙極型晶體管的多晶硅發(fā)射極淀積工藝，這一步即可由該工藝來實(shí)現(xiàn)。第4步，請(qǐng)參閱圖4d，對(duì)兩個(gè)隔離結(jié)構(gòu)13之間的多晶硅23和η型摻雜區(qū)22進(jìn)行η型雜質(zhì)的離子注入，從而形成重?fù)诫s(摻雜濃度為I X IO19 I X IO21原子每立方厘米)的η型多晶硅23a和η型摻雜區(qū)24，其摻雜濃度大于η型摻雜區(qū)22。所述的η型多晶硅23a和η型摻雜區(qū)24 —起作為PIN 二極管的η型半導(dǎo)體部分。優(yōu)選地，η型雜質(zhì)例如為磷、砷，離子注入的劑量為I X IO14 I X IO16原子每平方厘米，能量為2 lOOKeV。如果第3步淀積的多晶硅23是不摻雜的，還需要對(duì)隔離結(jié)構(gòu)13之上的多晶硅23進(jìn)行P型雜質(zhì)的離子注入，從而形成P型多晶硅23b。如果第3步淀積的多晶硅23就是P型摻雜的，則無需這一步。在BiCMOS工藝中原本就有多晶硅發(fā)射極重?fù)诫s注入工藝，這一步即可由該工藝來實(shí)現(xiàn)。第5步，請(qǐng)參閱圖2，在硅片表面淀積一層層間介質(zhì)(ILD)，在層間介質(zhì)、ρ型多晶硅23b和隔離結(jié)構(gòu)13中刻蝕第一通孔，其底部與ρ型贗埋層21相接觸，在其中填充金屬形成第一接觸孔電極25。在層間介質(zhì)中刻蝕第二通孔，其底部與η型多晶硅23a相接觸，在其中填充金屬形成第二接觸孔電極17。在接觸孔電極25、17上設(shè)置金屬連線18，將PIN 二極管的陽極和陰極引出。優(yōu)選地，在通孔中填充金屬采用鎢塞工藝。首先在通孔的側(cè)壁和底部淀積鈦，再在鈦的上表面淀積氮化鈦,接著填充金屬鎢，最后研磨拋光金屬鎢。以上僅為本發(fā)明的優(yōu)選實(shí)施例，并不用于限定本發(fā)明。對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種PIN 二極管，在P型硅襯底中具有隔離結(jié)構(gòu)；其特征是，在隔離結(jié)構(gòu)底部的P型硅襯底中具有P型贗埋層，作為PIN 二極管的P型半導(dǎo)體部分；在兩個(gè)隔離結(jié)構(gòu)之間的P型硅襯底中具有第一 η型摻雜區(qū)，該第一 η型摻雜區(qū)作為PIN 二極管的本征半導(dǎo)體部分，其與P型贗埋層相接觸；在兩個(gè)隔離結(jié)構(gòu)之間且在第一 η型摻雜區(qū)的表面具有摻雜濃度更高的第二 η型摻雜區(qū)，在第二 η型摻雜區(qū)之上具有η型多晶硅，該第二 η型摻雜區(qū)與η型多晶硅一起作為PIN 二極管的η型半導(dǎo)體部分；第一接觸孔電極穿越P型多晶硅和隔離結(jié)構(gòu)與P型贗埋層相接觸；第二接觸孔電極與η型多晶硅相接觸。
2.根據(jù)權(quán)利要求1所述的PIN二極管，其特征是，所述PIN二極管的各部分結(jié)構(gòu)的摻雜類型變?yōu)橄喾?，即P型摻雜和η型摻雜互換。
3.根據(jù)權(quán)利要求1所述的PIN二極管，其特征是，所述PIN 二極管的P型半導(dǎo)體部分的摻雜濃度為I X IO19 I X IO21原子每立方厘米，本征半導(dǎo)體部分的摻雜濃度為I X IO15 I X IO18原子每立方厘米，η型半導(dǎo)體部分的摻雜濃度為I X IO19 I X IO21原子每立方厘米。
4.根據(jù)權(quán)利要求1所述的PIN二極管，其特征是，所述PIN 二極管的P型半導(dǎo)體部分、η型半導(dǎo)體部分在版圖上均為邊數(shù)> 8的正多邊形或圓形。
5.根據(jù)權(quán)利要求1所述的PIN二極管，其特征是，所述PIN 二極管的電流從η型半導(dǎo)體部分流向P型半導(dǎo)體部分。
6.如權(quán)利要求1所述的PIN二極管的制造方法，其特征是，包括如下步驟: 第I步，在P型硅襯底上刻蝕溝槽，并在溝槽底部注入P型雜質(zhì)以形成P型贗埋層，接著以介質(zhì)材料填充溝槽以形成隔離結(jié)構(gòu)； 第2步，在兩個(gè)隔離結(jié)構(gòu)之間的P型硅襯底中注入η型雜質(zhì)并退火，從而形成與P型贗埋層相接觸的第一 η型摻雜區(qū)； 第3步，在娃片表面淀積一層多晶娃； 第4步，對(duì)兩個(gè)隔離結(jié)構(gòu)之間的多晶硅和η型摻雜區(qū)注入η型雜質(zhì)，從而形成η型多晶硅和摻雜濃度大于第一 η型摻雜區(qū)的第二 η型摻雜區(qū)； 第5步，在硅片表面淀積一層層間介質(zhì)，采用光刻和刻蝕工藝在層間介質(zhì)、P型多晶硅和隔離結(jié)構(gòu)中刻蝕出底部與P型贗埋層相接觸的第一通孔，還在層間介質(zhì)中刻蝕出底部與η型多晶硅相接觸的第二通孔，在通孔中填充金屬形成接觸孔電極。
7.根據(jù)權(quán)利要求6所述的PIN二極管的制造方法，其特征是，所述方法第I步中，離子注入的劑量為IX IO14 IX IO16原子每平方厘米，能量為< 30KeV。
8.根據(jù)權(quán)利要求6所述的PIN二極管的制造方法，其特征是，所述方法第2步中，離子注入的劑量為I X IO12 5 X IO13原子每平方厘米，能量為100 2000KeV。
9.根據(jù)權(quán)利要求6所述的PIN二極管的制造方法，其特征是，所述方法第4步中，離子注入的劑量為I X IO14 I X IO16原子每平方厘米，能量為2 lOOKeV。
全文摘要
本發(fā)明公開了一種PIN二極管，在p型硅襯底中具有隔離結(jié)構(gòu)；在隔離結(jié)構(gòu)底部的p型硅襯底中具有p型贗埋層，作為PIN二極管的p型半導(dǎo)體部分；在兩個(gè)隔離結(jié)構(gòu)之間的p型硅襯底中具有第一n型摻雜區(qū)，該第一n型摻雜區(qū)作為PIN二極管的本征半導(dǎo)體部分，其與p型贗埋層相接觸；在兩個(gè)隔離結(jié)構(gòu)之間且在第一n型摻雜區(qū)的表面具有摻雜濃度更高的第二n型摻雜區(qū)，在第二n型摻雜區(qū)之上具有n型多晶硅，該第二n型摻雜區(qū)與n型多晶硅一起作為PIN二極管的n型半導(dǎo)體部分；第一接觸孔電極穿越p型多晶硅和隔離結(jié)構(gòu)與p型贗埋層相接觸；第二接觸孔電極與n型多晶硅相接觸。本發(fā)明還公開了其制造方法，可降低制造成本，并具有較低的串聯(lián)電阻，且使各方向的電流均勻。
文檔編號(hào)H01L21/329GK103178121SQ20111043187
公開日2013年6月26日 申請(qǐng)日期2011年12月21日 優(yōu)先權(quán)日2011年12月21日
發(fā)明者胡君, 劉冬華, 錢文生, 段文婷, 石晶 申請(qǐng)人:上海華虹Nec電子有限公司