專利名稱：勢(shì)壘肖特基與金氧半場(chǎng)效晶體管的整合結(jié)構(gòu)及制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種金氧半場(chǎng)效晶體管(MOSFET)技術(shù)，具體涉及一種整合肖特基二極管的金氧半場(chǎng)效晶體管(MOSFET)的結(jié)構(gòu)與制造該結(jié)構(gòu)的制造方法。
背景技術(shù)：
電源轉(zhuǎn)換器經(jīng)常應(yīng)用于一個(gè)典型的脈沖寬度調(diào)制(PWM)電路，其目標(biāo)是產(chǎn)生一直流-直流轉(zhuǎn)換器的輸出電壓，該轉(zhuǎn)換器的功率高邊金屬氧化半導(dǎo)體場(chǎng)效晶體管(MOSFET)以及該功率低邊MOSFET可修正該輸出電壓的功率。在操作當(dāng)中，功率低邊(low side, LS)MOSFET由關(guān)閉態(tài)切換到開(kāi)啟態(tài)通常需要較長(zhǎng)的時(shí)間，在此時(shí)間周期里，當(dāng)作用于漏極的電壓高于源極的電壓時(shí)，一內(nèi)建二極管會(huì)開(kāi)啟，一電流會(huì)經(jīng)由漏極穿過(guò)該內(nèi)建二極管并通往功率高邊M0SFET，造成在功率高邊MOSFET端有功率的損失。因此，為防止內(nèi)建二極管開(kāi)啟， 可通過(guò)一肖特基二極管與該內(nèi)建二極管并聯(lián)以消除該內(nèi)建二極管的反向恢復(fù)的功率損失。肖特基二極管的順向偏壓決定于該組件金屬與半導(dǎo)體之間的接觸面積，又稱為肖特基接面面積，越大的肖特積接面面積降低了該組件的順向電壓降及增加電流流量。因此，當(dāng)一肖特基二極管與一內(nèi)建二極管并聯(lián)且橫跨一 MOSFET的漏極及源極電極時(shí)，擁有較大的肖特基接面面積，能更有效的降低順傳導(dǎo)的功率損失，進(jìn)而增進(jìn)其功率使用的效率。當(dāng)功率轉(zhuǎn)換器設(shè)計(jì)持續(xù)朝向更高的電壓以及更高的切換速度時(shí)，如何將肖特基二極管整合于一 MOSFET組件就變成一很重要的工作。在美國(guó)專利公開(kāi)號(hào)2010/0258897 —案中披露了一設(shè)置在一 MOSFET組件的一溝槽接面勢(shì)壘肖特基二極管，以達(dá)到上述目標(biāo)，其中，前述發(fā)明的溝槽接面勢(shì)壘肖特基二極管設(shè)置在該MOSFET的單元區(qū)中。在組件設(shè)計(jì)日益縮小的趨勢(shì)中，該發(fā)明的肖特基接面面積無(wú)法有效的縮小，以至于肖特基二極管的順向電壓差無(wú)法有效下降，進(jìn)而降低組件的使用效率。

發(fā)明內(nèi)容
為了克服上述現(xiàn)有技術(shù)存在的缺陷，本發(fā)明提出了一種肖特基二極管與金屬氧化半導(dǎo)體場(chǎng)效晶體管的整合結(jié)構(gòu)及其制造方法，該結(jié)構(gòu)提供一增加接觸面積的肖特基二極管，該接觸面積介于一肖特基勢(shì)壘金屬以及一半導(dǎo)體基板之間，利用較大的肖特基接面接觸面積以降低橫跨該肖特基二極管的順向電壓及增加電流流量，進(jìn)而提升該肖特基二極管的特性及效能。在本發(fā)明的一具體實(shí)施中，披露了一種增加接觸面積的溝槽接面勢(shì)壘肖特基二極管結(jié)構(gòu)，且形成于該肖特基勢(shì)壘金屬以及該半導(dǎo)體基板之間，其中至少包含一溝槽設(shè)置在兩個(gè)MOSFET之間以及一上部平臺(tái)鄰近該溝槽，一勢(shì)壘金屬覆蓋在該溝槽內(nèi)部表面且延伸覆蓋至該上部平臺(tái)，以提升該肖特基接面的接觸面積。此外，為防止漏電流從兩個(gè)邊墻的相反側(cè)流經(jīng)該溝槽底部之下，依據(jù)一預(yù)定的濃度值參雜于該溝槽底部之下的區(qū)域中使之成為一第二傳導(dǎo)型。本發(fā)明同時(shí)披露了具有多個(gè)溝槽及多個(gè)上部平臺(tái)的肖特基二極管，通過(guò)所述溝槽與平臺(tái)形成更大的肖特基接觸面面積，同時(shí)，令兩溝槽間的間距尺寸得以縮小，由此提升在MOSFET之間的溝槽使用率。本發(fā)明同時(shí)披露了一種肖特基二極管與MOSFET整合結(jié)構(gòu)的制造方法，利用一絕緣層覆蓋在基板且延伸覆蓋至兩溝槽間的上部平臺(tái)之上，再使用光罩移除覆蓋在上部平臺(tái)的絕緣層；或者，不使用光罩來(lái)移除該覆蓋在上部平臺(tái)的絕緣層。本發(fā)明同時(shí)披露了一肖特基二極管與MOSFET整合結(jié)構(gòu)，是利用一接觸金屬將該溝槽接面勢(shì)壘肖特基結(jié)構(gòu)與該MOSFET的源極作電性連結(jié)。


圖IA為一種溝槽接面勢(shì)壘肖特基結(jié)構(gòu)的剖視圖；圖IB為圖IA的另一剖視圖； 圖IC為一種包含防護(hù)層的溝槽接面勢(shì)壘肖特基結(jié)構(gòu)的剖視圖；圖ID為制造該肖特基二極管的流程圖；圖2為將該肖特基二極管整合至一金氧半晶體管中的剖視圖；圖3為使用一光罩制作一肖特基二極管的流程圖；圖4A到4D為使用該光罩以及該制作流程的流程圖；圖5為不使用一光罩制作一肖特基二極管的流程圖；圖6A到6D為不使用該光罩以及制作該肖特基二極管的流程圖。附圖標(biāo)記說(shuō)明:100，200，300，400為η型半導(dǎo)體基板;102，202，306，406為溝槽；106a，212a，313a，413a 為第一邊墻；106b，212b，313b，413b 第二邊墻;108，207 為底部平臺(tái)；214，312為平臺(tái)；104a為第一上部平臺(tái)；104b為第二上部平臺(tái)；107，208，310，412為肖特基勢(shì)壘金屬；110，210，307，407為防護(hù)區(qū)；111為空乏區(qū)；S1 S4，Sll S17，S21 S26為制程步驟;204，316，414為接觸金屬;302，402為孤立區(qū);304，404為單元區(qū)；308，408為源極電極；309,409為閘極電極;303，403為內(nèi)部井；305,405為絕緣層;311，411為接觸孔。
具體實(shí)施例方式本發(fā)明的詳細(xì)說(shuō)明在隨后描述，這里所描述的較佳實(shí)施例是作為說(shuō)明和描述的用途，并非用來(lái)限定本發(fā)明的范圍。第一實(shí)施例圖IA說(shuō)明本發(fā)明的肖特基二極管的剖面圖。一 η型半導(dǎo)體基板100設(shè)有一溝槽102，該溝槽102包含一第一邊墻106a、一第二邊墻106b及一底部平臺(tái)108，該第二邊墻106b的位置相對(duì)于第一邊墻106a。該底部平臺(tái)108形成在該溝槽102的一端，溝槽102的另一端則形成一溝槽開(kāi)孔相對(duì)應(yīng)于該底部平臺(tái)108。在該溝槽開(kāi)孔的旁邊，有一緊鄰該溝槽的上部平臺(tái)，例如，一第一上部平臺(tái)104a鄰近該溝槽102的右側(cè)以及一第二上部平臺(tái)104b鄰近該溝槽102的左側(cè)。該溝槽102的內(nèi)部表面由該第一邊墻106a、該第二邊墻106b以及該底部平臺(tái)108的表面構(gòu)成。一肖特基勢(shì)壘金屬107覆蓋在該溝槽102的內(nèi)部表面，并延伸覆蓋至該第一上部平臺(tái)104a以及該第二平臺(tái)104b，以使多個(gè)肖特基接面形成于該第一上部平臺(tái)104a、第二上部平臺(tái)104b、第一邊墻106a、第二邊墻106b以及底部平臺(tái)108，所述接面形成一肖特基二極管。覆蓋在該η型半導(dǎo)體基板100的肖特基勢(shì)壘金屬107的面積為該接面肖特基結(jié)構(gòu)的接面面積。該接面面積將影響該肖特基接面的勢(shì)壘高度，并在操作時(shí)影響該肖特基結(jié)構(gòu)的順向偏壓差。本發(fā)明的肖特基勢(shì)壘金屬107除了覆蓋在第一邊墻106a、第二邊墻106b以及底部平臺(tái)108，且延伸覆蓋在該第一上部平臺(tái)104a以及該第二平臺(tái)104b的接面面積，則進(jìn)而增加了該肖特基二極管的接面面積。請(qǐng)一并參考圖1B，該圖為圖IA中虛線B-B’的剖面圖。肖特基二極管全部的接面面積(Area)可表示為如下之方程式(I)Area = (tl+2Xd+t2+w) XL(I) 其中，tl為該第二上部平臺(tái)104b的寬度、t2為該第一上部平臺(tái)104a的寬度、w為該溝槽102的寬度、d為該溝槽102的深度以及L為該第一上部平臺(tái)104a、該第二上部平臺(tái)104b、該第一邊墻106a以及該第二邊墻106b的接觸面的長(zhǎng)度。前述肖特基勢(shì)壘金屬107包含Ti/TiN、Co/TiN、Pt/TiN、Mo/TiN、Ni/TiN或其結(jié)合，以形成不同肖特基勢(shì)壘高度的肖特基接面，但并不局限。請(qǐng)參考圖1C，一防護(hù)區(qū)110位于該溝槽底部之下，且參雜一預(yù)定濃度值的P型參雜物，該防護(hù)區(qū)Iio與該η型半導(dǎo)體基板100間形成一空乏區(qū)111。該空乏區(qū)111防止了由該溝槽102的兩邊墻106a、106b分別形成的兩個(gè)肖特基接面所產(chǎn)生的漏電流穿過(guò)該溝槽102底部之下的防護(hù)區(qū)110。該空乏區(qū)111包含一帶有負(fù)電荷的P型離子化分子，用以排除該漏電流流經(jīng)該溝槽102底部之下。在本較佳實(shí)施例中，該下部平臺(tái)108無(wú)法形成肖特基接面，因?yàn)樵摽辗^(qū)111會(huì)阻斷來(lái)自η型半導(dǎo)體基板100到下部平臺(tái)108之上的肖特基勢(shì)壘金屬107之間的電子流動(dòng)。請(qǐng)參考圖1D，為說(shuō)明前述肖特基二極管的制作方法，該制作方法包含下列步驟步驟S I :提供一第一傳導(dǎo)型的半導(dǎo)體基板；步驟S2 :在該第一傳導(dǎo)型的半導(dǎo)體基板上設(shè)置至少一溝槽及至少一上部平臺(tái)，且該至少一上部平臺(tái)鄰近該至少一溝槽；步驟S3 :在該溝槽的底部之下形成一區(qū)域，且該區(qū)域?yàn)橐坏诙鲗?dǎo)型，且該第二傳導(dǎo)型與該第一傳導(dǎo)型的類型相反；步驟S4 :覆蓋一肖特基勢(shì)壘金屬在該至少一溝槽的內(nèi)部表面，且使該肖特基勢(shì)壘金屬延伸覆蓋在該至少一上部平臺(tái)上。前述步驟SI提供一 η型半導(dǎo)體基板。前述步驟S2通過(guò)一微影制程在該η型半導(dǎo)體基板上開(kāi)啟一溝槽，且鄰近于該溝槽的基板部分稱為上部平臺(tái)。前述步驟S3是在該溝槽底部之下參雜一 P型參雜物的區(qū)域。 前述步驟S4覆蓋一肖特基勢(shì)壘金屬在該溝槽的內(nèi)部表面以及該上部平臺(tái)之上。至于肖特基二極管的具體結(jié)構(gòu)已描述在前。第二實(shí)施例請(qǐng)參照?qǐng)D2，該圖說(shuō)明包含多個(gè)溝槽以及上部平臺(tái)的肖特基二極管的剖面圖，該肖特基二極管設(shè)置在一 η型半導(dǎo)體基板200。
溝槽202包含一第一邊墻212a、一第二邊墻212b及一底部平臺(tái)207。其中該第一邊墻212a相對(duì)該第二邊墻212b。一上部平臺(tái)214鄰近于該溝槽202。一肖特基勢(shì)壘金屬208覆蓋在該第一邊墻212a、第二邊墻212b、底部平臺(tái)207以及上部平臺(tái)214。一接觸金屬204覆蓋在該勢(shì)壘金屬208之上以使該肖特基二極管與外部訊號(hào)電性連結(jié)。一防護(hù)區(qū)210位于該底部平臺(tái)207之下且參雜一 P型參雜物以阻斷從該第一邊墻212a以及該第二邊墻212b相反側(cè)流經(jīng)于該底部平臺(tái)207之下的漏電流。請(qǐng)繼續(xù)參照?qǐng)D2，肖特基二極管全部的接面面積(Area)可由下列方程式表示
(4)Area = (p-w+2 Xd) XLXn (4)其中p為介于兩鄰近溝槽的間距、w為該溝槽202的寬度、η為該上部平臺(tái)的數(shù)量，d為該溝槽202的深度以及L為該接觸面積的長(zhǎng)度(如圖IB所示)。 一接觸金屬204覆蓋在該肖特基勢(shì)壘金屬208之上，該接觸金屬204能將接觸點(diǎn)的電訊號(hào)連結(jié)至外部。該接觸金屬204包含AlCu、Tungsten/Al-Si或其結(jié)合,但并不局限。第三實(shí)施例請(qǐng)參照?qǐng)D3，說(shuō)明一種肖特基二極管與MOSFET的整合結(jié)構(gòu)并使用一光罩的制程。該制程包含以下步驟步驟Sll :在一第一傳導(dǎo)型的半導(dǎo)體基板中形成一金氧半場(chǎng)效晶體管(MOSFET)，該金氧半場(chǎng)效晶體管(MOSFET)包含有一源極電極；步驟S12 :在該半導(dǎo)體基板上形成一絕緣層；步驟S13 :在該第一傳導(dǎo)型的半導(dǎo)體基板上設(shè)置至少一溝槽及至少一上部平臺(tái)，且該至少一上部平臺(tái)鄰近該至少一溝槽；步驟S14 :在該溝槽的底部之下形成一區(qū)域，且該區(qū)域?yàn)橐坏诙鲗?dǎo)型，該第二傳導(dǎo)型與該第一傳導(dǎo)型的類型相反；步驟S15 :將該絕緣層從該至少一上部平臺(tái)之上移除；步驟S16 :覆蓋一肖特基勢(shì)壘金屬在該至少一溝槽的內(nèi)部表面，且使該肖特基勢(shì)壘金屬延伸覆蓋在該至少一上部平臺(tái)上；步驟S17 :形成一接觸金屬覆蓋在該肖特基勢(shì)壘金屬之上，且該接觸金屬電性連結(jié)該源極電極。前述步驟Sll提供一 η型半導(dǎo)體基板并包含一溝槽閘極MOSFET組件，其中該溝槽閘極MOSFET組件包含在一半導(dǎo)體基板的單元區(qū)中的源極電極、閘極電極以及內(nèi)部井。單元區(qū)為該溝槽閘極MOSFET組件所在的區(qū)域；以及一孤立區(qū)介于兩鄰近單元區(qū)之間的區(qū)域。前述步驟S12是將一絕緣層形成于該η型半導(dǎo)體基板上，且該絕緣層包含低溫氧化物(low temperature oxide,LT0)或是硼憐娃玻璃(Borphosphorsilikat glass,BPSG),但不限于此。前述步驟S13利用一黃光制程將一溝槽設(shè)于該孤立區(qū)。前述步驟S14通過(guò)一參雜制程在該溝槽底部之下區(qū)域參雜一 P型參雜物，且該P(yáng)型參雜物包含硼(Boron)或BF2,但并不局限。前述步驟S15通過(guò)一黃光制程與一光罩移除在該孤立區(qū)中的絕緣層。前述步驟S16形成一肖特基勢(shì)壘金屬覆蓋在該溝槽內(nèi)部表面以及該上部平臺(tái)之上。前述步驟S17在該肖特基二極管之上形成一接觸金屬，該接觸金屬填入該溝槽中且覆蓋該肖特基勢(shì)壘金屬。該接觸金屬可為AlCu、W/AlCu或是或其結(jié)合，但并不局限。前述的制程不局限于溝槽閘極M0SFET，可應(yīng)用于其它類型的M0SFET。請(qǐng)參照?qǐng)D4A 4D，說(shuō)明利用前述制程完成的肖特基二極管與MOSFE的整合結(jié)構(gòu)。如圖4A所示，一溝槽閘極MOSFET組件具有一 η型半導(dǎo)體基板300包含一孤立區(qū)302以及一單元區(qū)304，其中該單元區(qū)304包含源極電極308、閘極電極309以及內(nèi)部井303。該孤立區(qū)302為不包含源極電極308、閘極電極309以及內(nèi)部井303的區(qū)域。一絕緣層305覆蓋在該MOSFET之上，該絕緣層305包含LTO或BPSG，但并不局限。請(qǐng)繼續(xù)參照?qǐng)D4Β，該孤立區(qū)302設(shè)有多個(gè)溝槽306，所述溝槽306分別包含一第一邊墻313a及一第二邊墻313b，該第一邊墻313a相對(duì)該第二邊墻313b。該單元區(qū)304具有至少一接觸孔311鄰近于該閘極電極309。一防護(hù)區(qū)307設(shè)在該溝槽306底部之下，該防護(hù)區(qū)307為P型參雜物并可通過(guò)一離子布植制程形成，該P(yáng)型參雜物為B或是BF2，但并不局限。請(qǐng)繼續(xù)參照?qǐng)D4C，移除孤立區(qū)302中的絕緣層305 (參見(jiàn)圖4B)，使一上部平臺(tái)312暴露出，同時(shí)，設(shè)在單元區(qū)的絕緣層305則仍覆蓋在一上部平臺(tái)314之上。 請(qǐng)繼續(xù)參照?qǐng)D4D，一肖特基勢(shì)壘金屬310覆蓋在該溝槽306內(nèi)部表面，并延伸覆蓋至該上部平臺(tái)312之上，進(jìn)而使該肖特基接面形成在該第一邊墻313a、該第二邊墻313b以及該上部平臺(tái)312之上。然后，一接觸金屬316設(shè)于該肖特基勢(shì)壘金屬310之上。該接觸金屬316填滿該接觸孔311以使該肖特基二極管以及該源極電極308之間形成電性連結(jié)關(guān)系。該接觸金屬316可為AlCu、W/AlCu或其結(jié)合，但并不局限。在一具體實(shí)施中，該肖特基勢(shì)壘金屬310以及該接觸金屬316能在同一制程步驟同時(shí)形成。前述接觸孔311電性連結(jié)該源極電極308以及該肖特基勢(shì)壘金屬310。該肖特基勢(shì)壘金屬310的厚度應(yīng)小于該溝槽306寬度的一半。因此，該接觸孔311電性連結(jié)該源極電極308以及該肖特基勢(shì)壘金屬310 ;另外，一漏極電極通過(guò)η型半導(dǎo)體基板與該組件連結(jié)，使該肖特基二極管與MOSFET的整合結(jié)構(gòu)得以完成。第四實(shí)施例請(qǐng)參照?qǐng)D5，說(shuō)明前述肖特基二極管與MOSFET的整合結(jié)構(gòu)且不使用一光罩的制程。其中步驟S21、S22、S23、S24以及S26分別與圖3的步驟Sll、S12、S13、S14以及S17相同，在此即不重新贅述。步驟S25于該孤立區(qū)中在不移除該絕緣層下形成一肖特基勢(shì)壘金屬，且該肖特基勢(shì)壘金屬覆蓋于該溝槽內(nèi)部表面以及該絕緣層之上，然后將該覆蓋于該絕緣層上的肖特基勢(shì)壘金屬以CMP或是蝕刻制程的方式移除。前述制程不局限于溝槽閘極M0SFET，可應(yīng)用于其它類型的M0SFET。請(qǐng)參照?qǐng)D6Α 6D，說(shuō)明利用前述制程完成的肖特基二極管與MOSFE的整合結(jié)構(gòu)。如圖6Α所示，一溝槽閘極MOSFET組件具有一 η型半導(dǎo)體基板400包含一孤立區(qū)402以及單元區(qū)404，其中該單元區(qū)404包含源極電極408、閘極電極409以及內(nèi)部井403。該孤立區(qū)402設(shè)于兩單元區(qū)之間。一絕緣層405覆蓋在該MOSFET之上，該絕緣層405包含LTO或BPSG，但并不局限。請(qǐng)參照?qǐng)D6B，該孤立區(qū)402設(shè)有多個(gè)溝槽406，所述溝槽406分別包含一第一邊墻413a及一第二邊墻413b，該第一邊墻413a相對(duì)該第二邊墻413b。該單元區(qū)404 (請(qǐng)參見(jiàn)圖6A)具有多個(gè)接觸孔411鄰近該閘極電極409。一防護(hù)區(qū)407設(shè)于該溝槽406底部之下，該防護(hù)區(qū)407為P型參雜物并可通過(guò)離子布植制程形成，該P(yáng)型參雜物可為B或是BF2，但并不局限。請(qǐng)參照?qǐng)D6C，一肖特基勢(shì)壘金屬412形成于該溝槽406的內(nèi)部表面以及該絕緣層405之上，其中該絕緣層405介于一上部平臺(tái)410以及該肖特基勢(shì)壘金屬412之間。該接觸孔411電性連結(jié)該源極電極408以及該肖特基勢(shì)壘金屬412。請(qǐng)參照?qǐng)D6D，將絕緣層405之上的該肖特基勢(shì)壘金屬412移除，該移除方法可通過(guò)CMP制程或是蝕刻制程實(shí)現(xiàn)。一接觸金屬414形成在該肖特基勢(shì)壘金屬412之上。該接觸 金屬414填滿該接觸孔411以使該肖特基二極管以及該源極電極408形成電性連結(jié)關(guān)系。在一具體實(shí)施中，該肖特基勢(shì)壘金屬412以及該接觸金屬414可在同一制程步驟同時(shí)形成。因此，該MOSFET的源極電極408以及該肖特基二極管組件418被電性連結(jié)；且一漏極電極穿過(guò)該η型半導(dǎo)體基板400與該組件連結(jié)，使該肖特基二極管與MOSFET的整合結(jié)構(gòu)得以完成。前述的半導(dǎo)體基板100、200、300以及400的傳導(dǎo)型為η型，該防護(hù)區(qū)110、210、307以及407的傳導(dǎo)型為P型；但是不限于此，前述半導(dǎo)體基板100、200、300以及400的傳導(dǎo)型亦可為P型，則該防護(hù)區(qū)110、210、307以及407的傳導(dǎo)型則為η型。以上這些實(shí)施例僅是范例性的，并不對(duì)本發(fā)明的范圍構(gòu)成任何限制。本領(lǐng)域技術(shù)人員應(yīng)該理解的是，在不偏離本發(fā)明的精神和范圍下可以對(duì)本發(fā)明技術(shù)方案的細(xì)節(jié)和形式進(jìn)行修改或替換，但這些修改和替換均落入本發(fā)明的保護(hù)范圍內(nèi)。
權(quán)利要求
1.一種溝槽接面勢(shì)壘肖特基及金氧半場(chǎng)效晶體管的整合結(jié)構(gòu)，其特征在干，該結(jié)構(gòu)包含一金氧半場(chǎng)效晶體管和一溝槽接面勢(shì)壘肖特基； 所述金氧半場(chǎng)效晶體管包括一源極電極，且該金氧半場(chǎng)效晶體管形成在一第一傳導(dǎo)型的半導(dǎo)體基板中； 所述溝槽接面勢(shì)壘肖特基形成于該第一傳導(dǎo)型的半導(dǎo)體基板中，并鄰近于該金氧半場(chǎng)效晶體管，其包含 一第一溝槽，設(shè)在該第一傳導(dǎo)型的半導(dǎo)體基板上； 一第一上部平臺(tái)，鄰近該第一溝槽； ー肖特基ニ極管勢(shì)壘金屬，覆蓋在該第一溝槽的內(nèi)部表面，并延伸至該第一上部平臺(tái)上；以及 一接觸金屬，覆蓋在該肖特基ニ極管勢(shì)壘金屬之上，其中該接觸金屬電性連結(jié)該源極電極。
2.如權(quán)利要求I所述的整合結(jié)構(gòu)，其特征在干，該金氧半場(chǎng)效晶體管還進(jìn)一歩包含 ー溝槽開(kāi)孔，設(shè)在該源極電極之中，且該溝槽開(kāi)孔的內(nèi)部表面覆蓋該接觸金屬，并通過(guò)該接觸金屬與該源極電極電性連結(jié)。
3.如權(quán)利要求I所述的整合結(jié)構(gòu)，其特征在干，該溝槽接面勢(shì)壘肖特基還包含 一區(qū)域，為ー第二傳導(dǎo)型，并設(shè)置在該第一溝槽底部之下，且該第二傳導(dǎo)型與該第一傳導(dǎo)型的類型相反。
4.如權(quán)利要求I所述的整合結(jié)構(gòu)，其特征在干，該溝槽接面勢(shì)壘肖特基還包含 一第二溝槽，鄰近該第一上部平臺(tái)，其中該肖特基ニ極管勢(shì)壘金屬覆蓋延伸至該第二溝槽的內(nèi)部表面。
5.如權(quán)利要求4所述的整合結(jié)構(gòu)，其特征在干，該溝槽接面勢(shì)壘肖特基還包含了 一第二上部平臺(tái)，鄰近該第二溝槽，其中該肖特基ニ極管勢(shì)壘金屬覆蓋延伸至該第二上部平臺(tái)之上。
6.如權(quán)利要求3所述的整合結(jié)構(gòu)，其特征在于，該第一傳導(dǎo)型為n型，該第二傳導(dǎo)型為P型。
7.如權(quán)利要求3所述的整合結(jié)構(gòu)，其特征在于，該第一傳導(dǎo)型為p型，該第二傳導(dǎo)型為n型。
8.如權(quán)利要求3所述的整合結(jié)構(gòu)，其特征在于，該第二傳導(dǎo)型根據(jù)ー預(yù)定濃度值以使該區(qū)域阻斷ー漏電流。
9.如權(quán)利要求8所述的整合結(jié)構(gòu)，其特征在干，該第一溝槽具有兩個(gè)相対的邊墻，該漏電流分別來(lái)自該兩個(gè)邊墻，且從該兩個(gè)邊墻的相反側(cè)流經(jīng)該第一溝槽底部之下。
10.如權(quán)利要求I所述的整合結(jié)構(gòu)，其特征在干，該溝槽接面勢(shì)壘肖特基還包含 一絕緣層，介于該肖特基ニ極管勢(shì)壘金屬以及該第一上部平臺(tái)之間。
11.如權(quán)利要求10所述的整合結(jié)構(gòu)，其特征在于，該絕緣層包含氧化物。
12.ー種整合溝槽接面勢(shì)壘肖特基及金氧半場(chǎng)效晶體管的制作方法，其特征在于，該方法包含了以下的エ藝步驟 a.在一第一傳導(dǎo)型的半導(dǎo)體基板中形成一金氧半場(chǎng)效晶體管，該金氧半場(chǎng)效晶體管包含有一源極電極；b.使一溝槽接面勢(shì)壘肖特基形成于該第一傳導(dǎo)型的半導(dǎo)體基板中，且鄰近于該金氧半場(chǎng)效晶體管，所述步驟b包含了下列步驟 bl.在該第一傳導(dǎo)型的半導(dǎo)體基板上設(shè)置至少一溝槽及至少一上部平臺(tái)，且該至少一上部平臺(tái)鄰近該至少一溝槽； b2.覆蓋一肖特基二極管勢(shì)壘金屬在該至少一溝槽的內(nèi)部表面，且使該肖特基二極管勢(shì)壘金屬延伸覆蓋在該至少一上部平臺(tái)上；以及 c.形成一接觸金屬覆蓋在該肖特基二極管勢(shì)壘金屬之上，且該接觸金屬電性連結(jié)該源極電極。
13.如權(quán)利要求12所述的制作方法，其特征在于，該步驟c還包含 在該源極電極之中設(shè)一溝槽開(kāi)孔，且使該接觸金屬覆蓋在該溝槽開(kāi)孔的內(nèi)部表面，其中該溝槽開(kāi)孔通過(guò)該接觸金屬與該源極電極電性連結(jié)。
14.如權(quán)利要求12所述的制作方法，其特征在于，該步驟bl還包含以下步驟 bll.在該溝槽的底部之下形成一區(qū)域，且該區(qū)域?yàn)橐坏诙鲗?dǎo)型，且該第二傳導(dǎo)型與該第一傳導(dǎo)型的類型相反。
15.如權(quán)利要求14所述的制作方法，其特征在于，該區(qū)域使用離子布植制程形成。
16.如權(quán)利要求12所述的制作方法，其特征在于，該步驟bl還包含了 在設(shè)置該至少一溝槽之前，形成一絕緣層在該第一傳導(dǎo)型的半導(dǎo)體基板之上。
17.如權(quán)利要求16所述的制作方法，其特征在于，該步驟bl還包含了 在設(shè)置該至少一溝槽之后，將該絕緣層從該至少一上部平臺(tái)之上移除。
全文摘要
一種肖特基二極管與金屬氧化半導(dǎo)體場(chǎng)效晶體管(MOSFET)的整合結(jié)構(gòu)及其制造方法。該整合結(jié)構(gòu)提供一增加接觸面積的肖特基二極管，該接觸面積介于一肖特基勢(shì)壘金屬以及一半導(dǎo)體基板之間。較大的肖特基接面接觸面積能降低橫跨該肖特基二極管的順向電壓，進(jìn)而提升該肖特基二極管的特性以及效能。本發(fā)明同時(shí)披露了具有多個(gè)溝槽及多個(gè)上部平臺(tái)的肖特基二極管，通過(guò)所述溝槽與平臺(tái)形成更大的肖特基接觸面面積，同時(shí)，縮小兩溝槽間的間距尺寸，由此提升在至少兩個(gè)MOSFET之間的溝槽使用率。
文檔編號(hào)H01L29/417GK102856363SQ20111044809
公開(kāi)日2013年1月2日 申請(qǐng)日期2011年12月28日 優(yōu)先權(quán)日2011年6月29日
發(fā)明者戴嵩山, 李柏賢, 楊國(guó)良, 廖顯皜 申請(qǐng)人:大中集成電路股份有限公司