專利名稱：無(wú)外引腳的芯片堆疊封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，特別是有關(guān)于一種由倒裝芯 片與打線芯片堆疊而成的無(wú)外引腳的芯片堆疊封裝構(gòu)造。
背景技術(shù)：
現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型 式的封裝構(gòu)造，其中各種不同的系統(tǒng)封裝(system in package, SIP)設(shè)計(jì)概念常用于架 構(gòu)高密度封裝構(gòu)造。一般而言，系統(tǒng)封裝可分為多芯片模塊(multi chip module，MCM)、 封裝體上堆疊封裝體(package on package，POP)及封裝體內(nèi)堆疊封裝體(package in package,PIP)等。所述多芯片模塊(MCM)是指在同一基板上布設(shè)數(shù)個(gè)芯片，在設(shè)置芯片后， 再利用同一封裝膠體包埋所有芯片，且依芯片排列方式又可將其細(xì)分為堆疊芯片(stacked die)封裝或并列芯片(side-by-side)封裝。再者，所述封裝體上堆疊封裝體(POP)的構(gòu)造 是指先完成一具有基板的封裝體，接著再于封裝體的封裝膠體上表面堆疊另一完整的第二 封裝體，第二封裝體會(huì)透過(guò)適當(dāng)?shù)霓D(zhuǎn)接元件(例如錫球)電性連接至封裝體的基板上，因而 成為一復(fù)合封裝構(gòu)造。相較之下，所述封裝體內(nèi)堆疊封裝體(PIP)的構(gòu)造則是更進(jìn)一步利 用另一封裝膠體將第二封裝體、轉(zhuǎn)接元件及封裝體的原封裝膠體等一起包埋固定在封裝體 的基板上，因而成為一復(fù)合封裝構(gòu)造。請(qǐng)參照?qǐng)D1及2所示，其分別揭示一種四方扁平無(wú)外引腳(quad flat no-lead, QFN)型的單芯片封裝構(gòu)造及多芯片封裝構(gòu)造，其中如圖1所示的一種單芯片封裝構(gòu)造10主 要包含一導(dǎo)線架(Ieadframe) 11、一芯片12、數(shù)條導(dǎo)線13及一封裝膠體14。所述導(dǎo)線架11 包含一芯片承座111及數(shù)個(gè)接點(diǎn)112，其中所述數(shù)個(gè)接點(diǎn)112以單組或多組方式環(huán)繞排列在 所述芯片承座111的周圍。所述芯片12設(shè)置于所述芯片承座111上，且所述芯片12利用 所述數(shù)條導(dǎo)線13分別電性連接到所述數(shù)個(gè)接點(diǎn)112上。所述封裝膠體14用以包埋保護(hù)所 述芯片12、導(dǎo)線13及所述導(dǎo)線架11的一部分表面，僅在所述封裝膠體14的下表面裸露出 所述芯片承座111及所述數(shù)個(gè)接點(diǎn)112的下表面。因此，所述數(shù)個(gè)接點(diǎn)112的下表面通過(guò) 適當(dāng)處理后，即可做為四方扁平無(wú)外引腳封裝構(gòu)造的輸入/輸出端子。再者，如圖2所示的一種多芯片封裝構(gòu)造20主要包含一導(dǎo)線架(Ieadframe) 21、一 第一芯片22、一第二芯片23、數(shù)條第一導(dǎo)線M、數(shù)條第二導(dǎo)線25及一封裝膠體26。所述導(dǎo) 線架21包含一芯片承座211及數(shù)個(gè)接點(diǎn)212，其中所述數(shù)個(gè)接點(diǎn)212以多組方式環(huán)繞排列 在所述芯片承座211的周圍。所述第一芯片22設(shè)置于所述芯片承座211上，且所述第一芯 片22利用所述數(shù)條第一導(dǎo)線M電性連接到所述數(shù)個(gè)接點(diǎn)112上。所述第二芯片23堆疊 設(shè)置于所述第一芯片22上，且所述第二芯片23利用所述數(shù)條第二導(dǎo)線25電性連接到另一 組的數(shù)個(gè)接點(diǎn)212上。所述封裝膠體沈用以包埋保護(hù)所述第一芯片12、第二芯片23、第一 導(dǎo)線M、第二導(dǎo)線25及所述導(dǎo)線架21的一部分表面，僅在所述封裝膠體沈的下表面裸露 出所述芯片承座211及所述數(shù)個(gè)接點(diǎn)212的下表面。因此，所述數(shù)個(gè)接點(diǎn)212的下表面通 過(guò)適當(dāng)處理后，即可做為四方扁平無(wú)外引腳封裝構(gòu)造的輸入/輸出端子。[0005]雖然圖2所示的多芯片封裝構(gòu)造20因具有堆疊芯片及多組接點(diǎn)212而有利于達(dá) 到高接腳密度封裝目的。然而，所述多芯片封裝構(gòu)造20在相同的底面積下，若要布置更多 的接點(diǎn)212數(shù)量，則會(huì)受限于所述芯片承座211占用空間的問(wèn)題，而無(wú)法進(jìn)一步再增加所述 接點(diǎn)212的布置數(shù)量。另一方面，當(dāng)所述多芯片封裝構(gòu)造20擴(kuò)大底面積來(lái)增加所述接點(diǎn) 212的組數(shù)(排數(shù))時(shí)，將使得導(dǎo)線的打線(wire bonding)程序變得復(fù)雜及困難，也就是存 在導(dǎo)線過(guò)長(zhǎng)、單一導(dǎo)線所需的彎折點(diǎn)變多，以及導(dǎo)線之間的交錯(cuò)排列復(fù)雜等技術(shù)問(wèn)題，而相 對(duì)提高了耗材成本及設(shè)計(jì)困難度。同時(shí)，也不利于整體尺寸的微型化設(shè)計(jì)趨勢(shì)。故，有必要提供一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問(wèn) 題。

實(shí)用新型內(nèi)容本實(shí)用新型的主要目的在于提供一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其使用的一 導(dǎo)線架具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，其中所述數(shù)個(gè)第一接點(diǎn)先用以承載及電性連接 一倒裝型的第一芯片，接著再于所述第一芯片上另堆疊一打線型的第二芯片，所述第二芯 片則通過(guò)數(shù)條導(dǎo)線與所述數(shù)個(gè)第二接點(diǎn)電性連接，由于在整體上使用了倒裝型的第一芯片 及第一接點(diǎn)，因此可在保持相同尺寸下，使芯片堆疊封裝構(gòu)造的底面積利用率擴(kuò)增到最大， 以增加單位面積的接點(diǎn)數(shù)量與密度；或者，也可在保持相同接點(diǎn)數(shù)量下，使芯片堆疊封裝構(gòu) 造的整體尺寸盡可能的微型化。本實(shí)用新型的次要目的在于提供一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其中所述數(shù) 個(gè)第一接點(diǎn)相對(duì)具有較小的高度，以便減少芯片堆疊封裝構(gòu)造的整體外觀高度；同時(shí)，所述 數(shù)個(gè)第二接點(diǎn)相對(duì)具有較大的高度，以便減少芯片堆疊封裝構(gòu)造的打線長(zhǎng)度及成本。為達(dá)成本實(shí)用新型的前述目的，本實(shí)用新型提供一種無(wú)外引腳的芯片堆疊封裝構(gòu) 造，其中所述芯片堆疊封裝構(gòu)造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述 第二接點(diǎn)圍繞排列在所述第一接點(diǎn)的周圍；一第一芯片，位于所述第一接點(diǎn)上，且所述第一 芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所述第一接點(diǎn)；一第二芯片，堆疊于所述第一芯片上，且 所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于所述第二接點(diǎn)；以及，一封裝膠體，包覆保護(hù)所 述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架，其中所述封裝膠體的一下表面裸露所述第一 接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。在本實(shí)用新型的一實(shí)施例中，所述第一芯片具有一第一有源表面(下表面)朝向 所述第一接點(diǎn)，所述第一有源表面具有數(shù)個(gè)第一焊墊通過(guò)所述數(shù)個(gè)凸塊分別電性連接于所 述第一接點(diǎn)。在本實(shí)用新型的一實(shí)施例中，所述第二芯片具有一第二有源表面(上表面)相對(duì) 遠(yuǎn)離所述第一芯片，所述第二有源表面具有數(shù)個(gè)第二焊墊通過(guò)所述數(shù)條導(dǎo)線分別電性連接 所述第二接點(diǎn)。在本實(shí)用新型的一實(shí)施例中，所述第二接點(diǎn)的高度相對(duì)大于所述第一接點(diǎn)的高度。在本實(shí)用新型的一實(shí)施例中，所述第二接點(diǎn)的高度介于所述第一接點(diǎn)的高度與所 述第一芯片的高度之間。在本實(shí)用新型的一實(shí)施例中，所述第一接點(diǎn)的橫截面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺寸。在本實(shí)用新型的一實(shí)施例中，各二相鄰所述第一接點(diǎn)的最小間距相對(duì)小于各二相 鄰所述第二接點(diǎn)的最小間距。在本實(shí)用新型的一實(shí)施例中，所述第一芯片的數(shù)量為至少二個(gè)；或者，所述第二芯 片的數(shù)量為至少二個(gè)。再者，本實(shí)用新型提供另一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其中所述芯片堆疊 封裝構(gòu)造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述第二接點(diǎn)圍繞排列在所 述第一接點(diǎn)的周圍，且所述第二接點(diǎn)的高度相對(duì)大于所述第一接點(diǎn)的高度，且所述第一接 點(diǎn)的橫截面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺寸；一第一芯片，位于所述第一接點(diǎn)上， 且所述第一芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所述第一接點(diǎn)；一第二芯片，堆疊于所述第 一芯片上，且所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于所述第二接點(diǎn)；以及，一封裝膠 體，包覆保護(hù)所述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架，其中所述封裝膠體的一下表面 裸露所述第一接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。另外，本實(shí)用新型提供另一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其中所述芯片堆疊 封裝構(gòu)造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述第二接點(diǎn)圍繞排列在 所述第一接點(diǎn)的周圍，其中所述第一接點(diǎn)的橫截面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺 寸，且各二相鄰所述第一接點(diǎn)的最小間距相對(duì)小于各二相鄰所述第二接點(diǎn)的最小間距；一 第一芯片，位于所述第一接點(diǎn)上，且所述第一芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所述第一 接點(diǎn)；一第二芯片，堆疊于所述第一芯片上，且所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于 所述第二接點(diǎn)；以及，一封裝膠體，包覆保護(hù)所述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架， 其中所述封裝膠體的一下表面裸露所述第一接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。

圖1是一種現(xiàn)有的四方扁平無(wú)外引腳型的單芯片封裝構(gòu)造的示意圖。圖2是一種現(xiàn)有的四方扁平無(wú)外引腳型的多芯片封裝構(gòu)造的示意圖。圖3A、;3B、3C、3D及3E是本實(shí)用新型第一實(shí)施例無(wú)外引腳的芯片堆疊封裝構(gòu)造的 制造流程示意圖。圖4A及4B是本實(shí)用新型第二實(shí)施例無(wú)外引腳的芯片堆疊封裝構(gòu)造的制造流程示 意圖。圖5是本實(shí)用新型第三實(shí)施例無(wú)外引腳的芯片堆疊封裝構(gòu)造的示意圖。圖6是本實(shí)用新型第四實(shí)施例無(wú)外引腳的芯片堆疊封裝構(gòu)造的示意圖。
具體實(shí)施方式
為讓本實(shí)用新型上述目的、特征及優(yōu)點(diǎn)更明顯易懂，下文特舉本實(shí)用新型較佳實(shí) 施例，并配合附圖，作詳細(xì)說(shuō)明如下。再者，本實(shí)用新型所提到的方向用語(yǔ)，例如「上」、「下」、 「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「?jìng)?cè)面」等，僅是參考附加圖式的方向。因此，使用的方 向用語(yǔ)是用以說(shuō)明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。請(qǐng)參照?qǐng)D3A、3B、3C、3D及3E所示，其揭示本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯 片堆疊封裝構(gòu)造的制造流程示意圖，其是用以舉例說(shuō)明本實(shí)用新型第一實(shí)施例的芯片堆疊封裝構(gòu)造及導(dǎo)線架的可能制造方法，但其也可能選擇由其他制造方法加以制備，并不限于 此，于此合先敘明。請(qǐng)參照?qǐng)D3A所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法首先準(zhǔn)備一導(dǎo)線架條310，并在所述導(dǎo)線架條310上形成數(shù)個(gè)第一接點(diǎn)311及數(shù)個(gè) 第二接點(diǎn)312。在本步驟中，所述導(dǎo)線架條310是一導(dǎo)線架的加工期間半成品樣態(tài)。所述導(dǎo) 線架條310優(yōu)選為由銅、鎳、鋁、等效金屬或其合金制成的長(zhǎng)條形板體，本實(shí)用新型可在同 一導(dǎo)線架條310上定義出數(shù)個(gè)導(dǎo)線架311的區(qū)塊，以在后續(xù)程序中同步形成數(shù)個(gè)無(wú)外引腳 的多芯片半導(dǎo)體封裝構(gòu)造。本實(shí)用新型可利用現(xiàn)有光刻膠(photoresist)程序在所述導(dǎo)線 架條310的上表面形成一圖案化的光刻膠(未繪示)，再利用適當(dāng)蝕刻液蝕刻加工所述導(dǎo) 線架條310，以蝕刻形成數(shù)個(gè)溝槽(未標(biāo)示)用以區(qū)隔及定義所述第一接點(diǎn)311及第二接 點(diǎn)312，其中所述第一接點(diǎn)311及第二接點(diǎn)312凸設(shè)形成在所述導(dǎo)線架條310上。例如，本 實(shí)用新型可以通過(guò)實(shí)施數(shù)次不同的圖案化光刻膠程序，以逐一定義出所述第一接點(diǎn)311及 第二接點(diǎn)312的不同高度，其中所述第二接點(diǎn)312圍繞排列在所述第一接點(diǎn)311的周圍；所 述第二接點(diǎn)312的高度相對(duì)大于所述第一接點(diǎn)311的高度；所述第一接點(diǎn)311在水平方向 上的橫截面尺寸相對(duì)小于所述第二接點(diǎn)312在水平方向上的橫截面尺寸；以及，各二相鄰 所述第一接點(diǎn)311的最小間距相對(duì)小于各二相鄰所述第二接點(diǎn)312的最小間距。再者，所 述第一接點(diǎn)311優(yōu)選是呈矩陣(array)狀的對(duì)稱排列，例如6x6個(gè)的矩陣排列，但并不限于 此。所述第二接點(diǎn)312的組數(shù)(圈數(shù))可為1組、2組或以上。所述第一接點(diǎn)311及第二接 點(diǎn)312在水平方向上的橫截面形狀通常為圓形，但亦可為方形、橢圓形、三角形或其他正多 邊形。另外，在其他實(shí)施方式中，本實(shí)用新型亦可通過(guò)電鍍、激光切割、鍛壓(forging)或鑄 造(casting)的方式定義出所述第一接點(diǎn)311及第二接點(diǎn)312的不同高度、尺寸與形狀。請(qǐng)參照?qǐng)DIBB所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法接著是將一第一芯片32放置在所述導(dǎo)線架條310的第一接點(diǎn)311上，并使所述第 一芯片32利用數(shù)個(gè)凸塊(bump)33電性連接于所述第一接點(diǎn)311。在本步驟中，所述第一芯 片32是屬于倒裝芯片(flip chip)型的半導(dǎo)體硅芯片，所述第一芯片32的一第一有源表 面朝下(即朝向所述第一接點(diǎn)311)，且所述第一有源表面上的數(shù)個(gè)焊墊(未繪示)分別利 用所述數(shù)個(gè)凸塊33電性連接于所述第一接點(diǎn)311的上表面(即頂端)。在本實(shí)施例中，所 述凸塊33通常是使用由金、錫或其合金制成的凸塊，所述凸塊33是通過(guò)現(xiàn)有凸塊工藝預(yù)先 形成在所述第一芯片32的第一有源表面上。在本實(shí)用新型中，所述第一接點(diǎn)311的高度、 尺寸及其布局密度是配合所述第一芯片32的有源表面的高度及其焊墊的布局密度，通常 所述第一接點(diǎn)311相對(duì)于所述第二接點(diǎn)312是具有較小的高度、尺寸及其布局密度。請(qǐng)參照?qǐng)DIBB所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法接著是將一第二芯片34放置在所述第一芯片32上，并使所述第二芯片34利用數(shù) 條導(dǎo)線35電性連接于所述第二接點(diǎn)311。在本步驟中，所述第二接點(diǎn)311的高度、尺寸及 其布局密度是配合所述第二芯片34的有源表面的高度及其焊墊的布局密度，通常所述第 二接點(diǎn)312相對(duì)于所述第一接點(diǎn)311是具有較大的高度、尺寸及其布局密度，其中所述第二 接點(diǎn)312的高度優(yōu)選介于所述第一接點(diǎn)311的高度與所述第一芯片32的高度之間，以盡可 能減少所述導(dǎo)線35的長(zhǎng)度，以相對(duì)降低電性連接的線材成本；所述第二接點(diǎn)312的橫截面 尺寸相對(duì)大于所述第一接點(diǎn)311的橫截面尺寸(例如為1. 5至5倍之間)；所述第二接點(diǎn)312的布局密度相對(duì)大于所述第一接點(diǎn)311的橫截面尺寸(例如為1. 5至5倍之間)。惟， 上述的高度、尺寸及其布局密度的相對(duì)關(guān)系也會(huì)因應(yīng)所述第一芯片32與第二芯片34的有 源表面的焊墊規(guī)格而有所改變，因此并不限于此。在本實(shí)施例中，所述導(dǎo)線35選自金線、銅 線、鋁線或其合金線材、鍍層線材等。請(qǐng)參照?qǐng)D3C所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法接著是利用一封裝膠體36包覆保護(hù)所述第一芯片32、第二芯片34、凸塊33、導(dǎo)線 35及導(dǎo)線架310。在本步驟中，所述封裝膠體36可選自以環(huán)氧樹(shù)脂(epoxy)為基礎(chǔ)的膠 材。在完成封膠程序后，所述第一接點(diǎn)311的一上表面及所述第二接點(diǎn)312的一上表面被 所述封裝膠體36所包埋。在整體半成品封裝構(gòu)造的下表面，則是裸露出所述導(dǎo)線架310的 底部。請(qǐng)參照?qǐng)D3D所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法接著是去除所述導(dǎo)線架310的多余部分(底部)，以電性分離所述第一接點(diǎn)311及 所述第二接點(diǎn)312，其中所述封裝膠體36的一下表面裸露所述第一接點(diǎn)311的一下表面及 所述第二接點(diǎn)312的一下表面。在本步驟中，本實(shí)用新型可通過(guò)機(jī)械研磨或化學(xué)蝕刻的方 式去除所述導(dǎo)線架310的多余部分，亦即未定義成所述第一接點(diǎn)311及第二接點(diǎn)312的多 余底部基材，如此即可由所述第一接點(diǎn)311及第二接點(diǎn)312共同定義形成一導(dǎo)線架310。在 完成去除所述導(dǎo)線架310的多余部分后，在整體半成品封裝構(gòu)造的下表面，則是裸露出所 述第一接點(diǎn)311的一下表面及所述第二接點(diǎn)312的一下表面。在某些實(shí)施方式中，所述封裝 膠體36也會(huì)同時(shí)由側(cè)表面裸露出最外環(huán)的所述第二接點(diǎn)312的一側(cè)表面。在完成上述步 驟后，本實(shí)用新型亦可選擇在所述第一接點(diǎn)311的底端與所述第二接點(diǎn)312的底端進(jìn)一步 形成至少一層的助焊層(未繪示)，所述助焊層可選自鎳、金、錫、銀、有機(jī)保焊劑(organic solderability preservatives,0SP)或其復(fù)合層，例如選自電鍍鎳層、電鍍金層、無(wú)電鍍鎳 化金層(electrolessNi/Au)、浸鍵銀(immersion silver)、浸鍵錫(immersion tin)、有機(jī) 保焊劑或其復(fù)合層等，但并不限于此。請(qǐng)參照?qǐng)D3E所示，本實(shí)用新型第一實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造的制 造方法接著是切割上述半成品封裝構(gòu)造，以分離成數(shù)個(gè)無(wú)外引腳的芯片堆疊封裝構(gòu)造 30。在切割時(shí)，可通過(guò)機(jī)械刀具、激光(laser)或高壓水刀等方式切割所述封裝膠體36，以 完成分離動(dòng)作。如圖3E所示，每一個(gè)所述無(wú)外引腳的芯片堆疊封裝構(gòu)造30皆包含一導(dǎo)線 架310，具有數(shù)個(gè)第一接點(diǎn)311及數(shù)個(gè)第二接點(diǎn)312，所述第二接點(diǎn)312圍繞排列在所述第 一接點(diǎn)311的周圍；一第一芯片32，位于所述第一接點(diǎn)311上，且所述第一芯片32的一第 一有源表面(下表面)朝向所述第一接點(diǎn)311，所述第一有源表面具有數(shù)個(gè)第一焊墊通過(guò)數(shù) 個(gè)凸塊33分別電性連接于所述第一接點(diǎn)311 ；—第二芯片34，堆疊于所述第一芯片32上， 且所述第二芯片34的一第二有源表面(上表面)相對(duì)遠(yuǎn)離所述第一芯片32，所述第二有源 表面具有數(shù)個(gè)第二焊墊通過(guò)數(shù)條導(dǎo)線35分別電性連接所述第二接點(diǎn)312 ；以及，一封裝膠 體36，包覆保護(hù)所述第一芯片32、第二芯片34、凸塊33、導(dǎo)線35及導(dǎo)線架310，其中所述封 裝膠體36的一下表面裸露所述第一接點(diǎn)311及第二接點(diǎn)312的一下表面。通過(guò)上述架構(gòu)， 所述第一芯片32及所述第二芯片34可分別利用所述第一接點(diǎn)311的及第二接點(diǎn)312的下 表面做為輸入/輸出端子，以便電性連接一外部電子元件(未繪示)，例如主機(jī)板等。請(qǐng)參照?qǐng)D4A及4B所示，本實(shí)用新型第二實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造
8相似于本實(shí)用新型第一實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第二實(shí)施例的差異特 征在于所述第二實(shí)施例的導(dǎo)線架條310除了具有第一接點(diǎn)311及第二接點(diǎn)312之外，另亦 具有一膠膜313，所述膠膜313的上表面原先用以結(jié)合及承載一金屬板(未繪示)，所述金 屬板可利用圖案化的光刻膠及蝕刻程序加以直接貫穿，以定義形成各自分離的所述第一接 點(diǎn)311及第二接點(diǎn)312。所述第二實(shí)施例的制造流程相同于所述第一實(shí)施例的制造流程， 但在完成封膠步驟后，所述第二實(shí)施例僅需簡(jiǎn)單撕除所述膠膜313即可分離所述第一接點(diǎn) 311及第二接點(diǎn)312，而不需再另外進(jìn)行第二次蝕刻作業(yè)，因此可相對(duì)簡(jiǎn)化封膠后的制造過(guò) 程。請(qǐng)參照?qǐng)D5所示，本實(shí)用新型第三實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造相似于 本實(shí)用新型第一實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第三實(shí)施例的差異特征在于 所述第三實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造30具有至少二第一芯片32，所述至少二 第一芯片32呈并排狀(side by side)且分別位于對(duì)應(yīng)的所述第一接點(diǎn)311上，且每一所 述第一芯片32的一第一有源表面(下表面)朝向所述第一接點(diǎn)311，所述第一有源表面具 有數(shù)個(gè)第一焊墊通過(guò)數(shù)個(gè)凸塊33分別電性連接于所述第一接點(diǎn)311。同時(shí)，一第二芯片34， 堆疊于所述至少二第一芯片32上，且所述第二芯片34的一第二有源表面(上表面)相對(duì) 遠(yuǎn)離所述至少二第一芯片32，所述第二有源表面具有數(shù)個(gè)第二焊墊通過(guò)數(shù)條導(dǎo)線35分別 電性連接所述第二接點(diǎn)312。請(qǐng)參照?qǐng)D6所示，本實(shí)用新型第四實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造相似于 本實(shí)用新型第一實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第四實(shí)施例的差異特征在于 所述第四實(shí)施例的無(wú)外引腳的芯片堆疊封裝構(gòu)造30具有一第一芯片32，其位于所述第一 接點(diǎn)311上，且所述第一芯片32的一第一有源表面(下表面)朝向所述第一接點(diǎn)311，所述 第一有源表面具有數(shù)個(gè)第一焊墊通過(guò)數(shù)個(gè)凸塊33分別電性連接于所述第一接點(diǎn)311。同 時(shí)，至少二第二芯片34呈并排狀(side by side)且分別堆疊于所述第一芯片32上，且每 一所述第二芯片34的一第二有源表面(上表面)相對(duì)遠(yuǎn)離所述第一芯片32，所述第二有源 表面具有數(shù)個(gè)第二焊墊通過(guò)數(shù)條導(dǎo)線35分別電性連接對(duì)應(yīng)的所述第二接點(diǎn)312。此外，在 其他實(shí)施方式中，亦可能同時(shí)存在由至少二第一芯片32及至少二第二芯片34構(gòu)成的堆疊 結(jié)構(gòu)。如上所述，相較于圖2現(xiàn)有無(wú)外引腳的多芯片封裝構(gòu)造20無(wú)法兼顧增加所述接點(diǎn) 212的布置數(shù)量與控制打線耗材成本等問(wèn)題，圖3A至6的本實(shí)用新型的無(wú)外引腳的芯片堆 疊封裝構(gòu)造30使用的導(dǎo)線架310具有數(shù)個(gè)第一接點(diǎn)311及數(shù)個(gè)第二接點(diǎn)312，其中所述數(shù) 個(gè)第一接點(diǎn)311先用以承載及電性連接一倒裝型的第一芯片32，接著再于所述第一芯片32 上另堆疊一打線型的第二芯片34，所述第二芯片34則通過(guò)數(shù)條導(dǎo)線35與所述數(shù)個(gè)第二接 點(diǎn)312電性連接，由于在整體上使用了倒裝型的第一芯片32及第一接點(diǎn)311，因此可在保 持相同尺寸下，使所述芯片堆疊封裝構(gòu)造30的底面積利用率擴(kuò)增到最大，以增加單位面積 的接點(diǎn)數(shù)量與密度；或者，也可在保持相同接點(diǎn)數(shù)量下，使所述芯片堆疊封裝構(gòu)造30的整 體尺寸盡可能的微型化。再者，所述數(shù)個(gè)第一接點(diǎn)311相對(duì)具有較小的高度，可方便減少所 述芯片堆疊封裝構(gòu)造30的整體外觀高度；同時(shí)，所述數(shù)個(gè)第二接點(diǎn)312相對(duì)具有較大的高 度，也可方便減少所述芯片堆疊封裝構(gòu)造30的打線長(zhǎng)度及成本。本實(shí)用新型已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本實(shí)用新型的范例。必需指出的是，已公開(kāi)的實(shí)施例并未限制本實(shí)用新型的范圍。相反地，包含于權(quán)利 要求書的精神及范圍的修改及均等設(shè)置均包括于本實(shí)用新型的范圍內(nèi)。
權(quán)利要求1.一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述無(wú)外引腳的芯片堆疊封裝構(gòu) 造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述第二接點(diǎn)圍繞排列在所述第一接 點(diǎn)的周圍；一第一芯片，位于所述第一接點(diǎn)上，且所述第一芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所 述第一接點(diǎn)；一第二芯片，堆疊于所述第一芯片上，且所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于 所述第二接點(diǎn)；以及一封裝膠體，包覆保護(hù)所述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架，其中所述封裝膠 體的一下表面裸露所述第一接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。
2.如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第一芯片具 有一第一有源表面朝向所述第一接點(diǎn)，所述第一有源表面具有數(shù)個(gè)第一焊墊通過(guò)所述數(shù)個(gè) 凸塊分別電性連接于所述第一接點(diǎn)。
3 如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第二芯片具 有一第二有源表面相對(duì)遠(yuǎn)離所述第一芯片，所述第二有源表面具有數(shù)個(gè)第二焊墊通過(guò)所述 數(shù)條導(dǎo)線分別電性連接所述第二接點(diǎn)。
4.如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第二接點(diǎn)的 高度相對(duì)大于所述第一接點(diǎn)的高度。
5.如權(quán)利要求1或4所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第二接 點(diǎn)的高度介于所述第一接點(diǎn)的高度與所述第一芯片的高度之間。
6.如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第一接點(diǎn)的 橫截面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺寸。
7.如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于各二相鄰所述第 一接點(diǎn)的最小間距相對(duì)小于各二相鄰所述第二接點(diǎn)的最小間距。
8.如權(quán)利要求1所述的無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述第一芯片或 所述第二芯片的數(shù)量為至少二個(gè)。
9.一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述無(wú)外引腳的芯片堆疊封裝構(gòu) 造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述第二接點(diǎn)圍繞排列在所述第一接 點(diǎn)的周圍，且所述第二接點(diǎn)的高度相對(duì)大于所述第一接點(diǎn)的高度，且所述第一接點(diǎn)的橫截 面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺寸；一第一芯片，位于所述第一接點(diǎn)上，且所述第一芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所 述第一接點(diǎn)；一第二芯片，堆疊于所述第一芯片上，且所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于 所述第二接點(diǎn)；以及一封裝膠體，包覆保護(hù)所述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架，其中所述封裝膠 體的一下表面裸露所述第一接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。
10.一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其特征在于所述無(wú)外引腳的芯片堆疊封裝 構(gòu)造包含一導(dǎo)線架，具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，所述第二接點(diǎn)圍繞排列在所述第一接 點(diǎn)的周圍，其中所述第一接點(diǎn)的橫截面尺寸相對(duì)小于所述第二接點(diǎn)的橫截面尺寸，且各二 相鄰所述第一接點(diǎn)的最小間距相對(duì)小于各二相鄰所述第二接點(diǎn)的最小間距；一第一芯片，位于所述第一接點(diǎn)上，且所述第一芯片通過(guò)數(shù)個(gè)凸塊分別電性連接于所 述第一接點(diǎn)；一第二芯片，堆疊于所述第一芯片上，且所述第二芯片通過(guò)數(shù)條導(dǎo)線分別電性連接于 所述第二接點(diǎn)；以及一封裝膠體，包覆保護(hù)所述第一芯片、第二芯片、凸塊、導(dǎo)線及導(dǎo)線架，其中所述封裝膠 體的一下表面裸露所述第一接點(diǎn)的一下表面及所述第二接點(diǎn)的一下表面。
專利摘要本實(shí)用新型公開(kāi)一種無(wú)外引腳的芯片堆疊封裝構(gòu)造，其使用的一導(dǎo)線架具有數(shù)個(gè)第一接點(diǎn)及數(shù)個(gè)第二接點(diǎn)，其中所述數(shù)個(gè)第一接點(diǎn)先用以承載及電性連接一倒裝型的第一芯片，接著再于所述第一芯片上另堆疊一打線型的第二芯片，所述第二芯片則通過(guò)數(shù)條導(dǎo)線與所述數(shù)個(gè)第二接點(diǎn)電性連接。由于在整體上使用了倒裝型的第一芯片及第一接點(diǎn)，因此可在保持相同尺寸下，使所述芯片堆疊封裝構(gòu)造的底面積利用率擴(kuò)增到最大，以增加單位面積的接點(diǎn)數(shù)量與密度；或者，也可在保持相同接點(diǎn)數(shù)量下，使所述芯片堆疊封裝構(gòu)造的整體尺寸盡可能的微型化。
文檔編號(hào)H01L23/31GK201936879SQ20112004028
公開(kāi)日2011年8月17日 申請(qǐng)日期2011年2月16日 優(yōu)先權(quán)日2011年2月16日
發(fā)明者包鋒 申請(qǐng)人:蘇州日月新半導(dǎo)體有限公司