專利名稱：低柵極電荷低導(dǎo)通電阻深溝槽功率mosfet器件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種功率MOSFET器件，尤其是一種低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，屬于半導(dǎo)體器件的技術(shù)領(lǐng)域。
背景技術(shù)：
溝槽功率MOS器件具有集成度高、導(dǎo)通電阻低、開關(guān)速度快、開關(guān)損耗小的特點(diǎn)， 廣泛應(yīng)用于各類電源管理及開關(guān)轉(zhuǎn)換。隨著工業(yè)的發(fā)展，全球變暖導(dǎo)致氣候環(huán)境越來越惡劣，各國開始越來越重視節(jié)能減碳和可持續(xù)發(fā)展，因此對(duì)于功率MOS器件的功耗及其轉(zhuǎn)換效率要求越來越高，功耗主要由導(dǎo)通損耗和開關(guān)損耗組成，導(dǎo)通損耗主要受制與特征導(dǎo)通電阻大小的影響；其中，特征導(dǎo)通電阻越小，導(dǎo)通損耗越??；開關(guān)損耗主要受制于柵極電荷大小，柵極電荷越小，開關(guān)損耗也越小。因此，降低導(dǎo)通電阻和柵極電荷是降低功率MOS器件功耗的兩個(gè)有效途徑，從而能更高效地使用能源，減少更多被消耗的電能，是確保未來能源安全的很有效的途徑。降低特征導(dǎo)通電阻通常有兩種方法，其一是通過提高單胞密度，增加單胞的總有效寬度，從而達(dá)到降低特征導(dǎo)通電阻的目的。但單胞密度提高后，相應(yīng)的柵電荷也會(huì)增加， 很難達(dá)到既降低導(dǎo)通電阻又同時(shí)降低柵電荷；其二是通過提高外延片摻雜濃度、減小外延層厚度來實(shí)現(xiàn)，但該方法會(huì)降低源漏擊穿電壓，因此單純依靠降低摻雜濃度/減小外延層厚度，受制于擊穿電壓的大小要求。降低柵極電荷有多種方法，如華虹NEC電子在中國的專利申請(qǐng)(公開號(hào)為CN1877856A)中提出了厚底柵氧技術(shù)(Thick bottom oxide)，降低柵漏電容Cgd，從而達(dá)到降低柵極電荷Qg的目的，該技術(shù)降低Qg約30%左右，但仍不能滿足越來越高的高頻應(yīng)用，且不能同時(shí)明顯降低特征導(dǎo)通電阻。因此，如何同時(shí)降低特征導(dǎo)通電阻和柵極電荷，從而大大降低功率MOS器件導(dǎo)通損耗和開關(guān)損耗成為本技術(shù)領(lǐng)域技術(shù)人員的重要研究方向。
發(fā)明內(nèi)容本實(shí)用新型的目的是克服現(xiàn)有技術(shù)中存在的不足，提供一種低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，其導(dǎo)通電阻低，柵漏電荷Qgd小，開關(guān)速度快、開關(guān)損耗低，工藝簡單及成本低廉。按照本實(shí)用新型提供的技術(shù)方案，所述低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET 器件，在所述MOSFET器件的俯視平面上，包括位于半導(dǎo)體基板的元胞區(qū)和終端保護(hù)區(qū)，所述終端保護(hù)區(qū)位于元胞區(qū)的外圈，且終端保護(hù)區(qū)環(huán)繞包圍元胞區(qū)；元胞區(qū)內(nèi)包括若干規(guī)則排布且相互平行并聯(lián)設(shè)置的元胞；在所述MOSFET器件的截面上，半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面與第二主面，所述第一主面與第二主面間包括第一導(dǎo)電類型漏極區(qū)及位于所述第一導(dǎo)電類型漏極區(qū)上方的第一導(dǎo)電類型第一外延層與第一導(dǎo)電類型第二外延層，第一導(dǎo)電類型第一外延層鄰接第一導(dǎo)電類型漏極區(qū)；第一導(dǎo)電類型第二外延層內(nèi)的上部設(shè)有第二導(dǎo)電類型阱層；元胞區(qū)的元胞采用溝槽結(jié)構(gòu)，元胞溝槽位于第一導(dǎo)電類型第一外延層上方，深度伸入第二導(dǎo)電類型阱層下方的第一導(dǎo)電類型第二外延層或第一導(dǎo)電類型第一外延層；相鄰元胞溝槽的側(cè)壁上方設(shè)有第一導(dǎo)電類型源極區(qū)，第一導(dǎo)電類型源極區(qū)位于第二導(dǎo)電類型阱層的上部；其創(chuàng)新在于在所述MOSFET器件的截面上，所述元胞溝槽內(nèi)設(shè)有屏蔽柵導(dǎo)電多晶硅體，所述屏蔽柵導(dǎo)電多晶硅體位于元胞溝槽的中心區(qū)，且所述屏蔽柵導(dǎo)電多晶硅體的兩側(cè)設(shè)有柵極導(dǎo)電多晶硅，柵極導(dǎo)電多晶硅與元胞溝槽的上部側(cè)壁間設(shè)有絕緣柵氧化層，所述絕緣柵氧化層生長于元胞溝槽的上部側(cè)壁；柵極導(dǎo)電多晶硅的下方設(shè)有第二屏蔽柵導(dǎo)電多晶硅；元胞溝槽的下部生長有屏蔽柵氧化層，屏蔽柵氧化層的厚度大于或等于絕緣柵氧化層的厚度， 屏蔽柵氧化層覆蓋元胞溝槽下部的側(cè)壁及底部表面，且屏蔽柵氧化層包覆屏蔽柵導(dǎo)電多晶硅體的下部；柵極導(dǎo)電多晶硅通過導(dǎo)電多晶硅絕緣介質(zhì)層分別與屏蔽柵導(dǎo)電多晶硅體及第二屏蔽柵導(dǎo)電多晶硅相隔離；第二屏蔽柵導(dǎo)電多晶硅與屏蔽柵氧化層間設(shè)有第一隔離氧化層，第二屏蔽柵導(dǎo)電多晶硅通過第一隔離氧化層與元胞溝槽的側(cè)壁及屏蔽柵導(dǎo)電多晶硅體相隔離；柵極導(dǎo)電多晶硅與屏蔽柵導(dǎo)電多晶硅體的下端均延伸于第二導(dǎo)電類型阱層的下方，且屏蔽柵導(dǎo)電多晶硅體的延伸深度大于柵極導(dǎo)電多晶硅的延伸深度；元胞溝槽的槽口由絕緣介質(zhì)層覆蓋，元胞溝槽的兩側(cè)設(shè)有接觸孔，絕緣介質(zhì)層上淀積有金屬連線，所述金屬連線覆蓋于絕緣介質(zhì)層上并填充于接觸孔內(nèi)；所述金屬連線與第一導(dǎo)電類型源極區(qū)及第二導(dǎo)電類型阱層歐姆接觸，并實(shí)現(xiàn)與柵極導(dǎo)電多晶硅、第二屏蔽柵導(dǎo)電多晶硅及屏蔽柵導(dǎo)電多晶硅體電性連接。所述屏蔽柵導(dǎo)電多晶硅體包括第一屏蔽柵導(dǎo)電多晶硅，所述第一屏蔽柵導(dǎo)電多晶硅位于元胞溝槽的中心區(qū)，且第一屏蔽柵導(dǎo)電多晶硅從元胞溝槽的上部延伸至屏蔽柵氧化層內(nèi)。所述屏蔽柵導(dǎo)電多晶硅體包括第三屏蔽柵導(dǎo)電多晶硅及位于所述第三屏蔽柵導(dǎo)電多晶硅下方的第四屏蔽柵導(dǎo)電多晶硅，第三屏蔽柵導(dǎo)電多晶硅位于元胞溝槽的中心區(qū)， 且從元胞溝槽的上部向元胞溝槽的槽底方向延伸；所述第三屏蔽柵導(dǎo)電多晶硅與第四屏蔽柵導(dǎo)電多晶硅間通過第二隔離氧化層相隔離，第四屏蔽柵導(dǎo)電多晶硅延伸至屏蔽柵氧化層內(nèi)；柵極導(dǎo)電多晶硅及第二屏蔽柵導(dǎo)電多晶硅均位于第三屏蔽柵導(dǎo)電多晶硅的兩側(cè)。所述第一導(dǎo)電類型第二外延層的摻雜濃度大于或等于第一導(dǎo)電類型第一外延層的摻雜濃度。所述“第一導(dǎo)電類型”和“第二導(dǎo)電類型”兩者中，對(duì)于N型MOSFET器件，第一導(dǎo)電類型指N型，第二導(dǎo)電類型為P型；對(duì)于P型MOSFET器件，第一導(dǎo)電類型與第二導(dǎo)電類型所指的類型與N型半導(dǎo)體器件正好相反。本實(shí)用新型的優(yōu)點(diǎn)1、本實(shí)用新型采用增加屏蔽柵導(dǎo)電多晶硅結(jié)構(gòu)有效降低了柵漏寄生電容Cgd，有效降低Qgd約85%，提高了開關(guān)速度且降低了開關(guān)損耗。2、本實(shí)用新型采用屏蔽柵導(dǎo)電多晶硅體和屏蔽柵氧化層的組合結(jié)構(gòu)，在源漏受反向偏壓時(shí)，因產(chǎn)生橫向電場調(diào)制效應(yīng)，可以通過提高受橫向電場調(diào)制效應(yīng)作用區(qū)域摻雜濃度，降低特征導(dǎo)通電阻，且保持源漏擊穿電壓不變。通過仿真結(jié)果可知，相比較現(xiàn)有結(jié)構(gòu)，本實(shí)用新型所提出的結(jié)構(gòu)，其特征導(dǎo)通電阻降低約40%，大大降低了導(dǎo)通損耗。
圖1為本實(shí)用新型實(shí)施例1的結(jié)構(gòu)示意圖。圖纊圖18為本實(shí)用新型實(shí)施例1的具體實(shí)施工藝剖視圖，其中圖2為本實(shí)用新型半導(dǎo)體基板的剖視圖。圖3為形成硬掩膜窗口后的剖視圖。圖4為形成第二氧化層后的剖視圖。圖5為淀積第一導(dǎo)電多晶層后的剖視圖。圖6為形成第一屏蔽柵導(dǎo)電多晶硅后的剖視圖。圖7為形成屏蔽柵氧化層后的剖視圖。圖8為形成第三氧化層后的剖視圖。圖9為形成第二屏蔽柵導(dǎo)電多晶硅后的剖視圖。圖10為形成第一隔離氧化層后的剖視圖。圖11為形成第四氧化層后的剖視圖。圖12為形成第五氧化層后的剖視圖。圖13為形成柵極導(dǎo)電多晶硅后的剖視圖。圖14為形成第二導(dǎo)電類型阱層后的剖視圖。圖15為形成第一導(dǎo)電類型源極區(qū)的剖視圖。圖16為形成絕緣介質(zhì)層后的剖視圖。圖17為形成接觸孔后的剖視圖。圖18為形成金屬連線后的剖視圖。圖19為本實(shí)用新型實(shí)施例2的結(jié)構(gòu)示意圖。圖20 圖36為本實(shí)用新型實(shí)施例2的具體實(shí)施工藝剖視圖，其中，圖20為形成第二氧化層后的剖視圖。圖21為形成第四導(dǎo)電多晶硅層后的剖視圖。圖22為形成第四屏蔽柵導(dǎo)電多晶硅后的剖視圖。圖23為形成第二隔離氧化層后的剖視圖。圖M為形成第三屏蔽柵導(dǎo)電多晶硅后的剖視圖。圖25為形成屏蔽柵氧化層后的剖視圖。圖沈?yàn)樾纬傻谌趸瘜雍蟮钠室晥D。圖27為形成第二屏蔽柵導(dǎo)電多晶硅后的剖視圖。圖觀為形成第一隔離氧化層后的剖視圖。圖四為形成第四氧化層后的剖視圖。圖30為形成第五氧化層后的剖視圖。圖31為形成柵極導(dǎo)電多晶硅后的剖視圖。圖32為形成第二導(dǎo)電類型阱層后的剖視圖。圖33為形成第一導(dǎo)電類型源極區(qū)的剖視圖。圖34為形成絕緣介質(zhì)層后的剖視圖。圖35為形成接觸孔后的剖視圖。
5[0054]圖36為形成金屬連線后的剖視圖。圖37為現(xiàn)有功率MOSFET器件的柵極電荷仿真示意圖。圖38為本實(shí)用新型功率MOSFET器件的柵極電荷仿真示意圖。
具體實(shí)施方式
下面結(jié)合具體附圖和實(shí)施例對(duì)本實(shí)用新型作進(jìn)一步說明。實(shí)施例1如圖廣圖18所示以N型功率MOSFET器件為例，本實(shí)用新型包括N型漏極區(qū)1、 N型第一外延層2、N型第二外延層3、P阱層4、元胞溝槽5、絕緣柵氧化層6、N+源極區(qū)7、 柵極導(dǎo)電多晶硅8、第一屏蔽柵導(dǎo)電多晶硅9、第二屏蔽柵導(dǎo)電多晶硅10、屏蔽柵氧化層11、 導(dǎo)電多晶硅間絕緣介質(zhì)層12、絕緣介質(zhì)層13、金屬連線14、第一隔離氧化層15、接觸孔16、 第一主面17、第二主面18、硬掩膜層19、硬掩膜窗口 20、第二氧化層21、第一多晶硅淀積槽 22、第一導(dǎo)電多晶硅層23、第三氧化層M、第二多晶硅淀積槽25、第四氧化層沈、第五氧化層27及第三多晶硅淀積槽觀。如圖1和圖18所示在所述功率MOSFET器件的俯視平面上，包括位于半導(dǎo)體基板中心區(qū)的元胞區(qū)及位于所述元胞區(qū)外圈的終端保護(hù)區(qū)，所述終端保護(hù)區(qū)包圍環(huán)繞元胞區(qū)，所述元胞區(qū)內(nèi)包括若干規(guī)則排布且相互并聯(lián)連接的元胞。圖1和圖19中只表示了功率 MOSFET器件的元胞區(qū)結(jié)構(gòu)，功率MOSFET器件可以采用現(xiàn)有常規(guī)的終端保護(hù)區(qū)結(jié)構(gòu)。在所述功率MOSFET器件的截面上，所述半導(dǎo)體基板包括N型漏極區(qū)1及位于所述N型漏極區(qū)1 上方的N型第一外延層2與N型第二外延層3，所述N型第一外延層2鄰接N型漏極區(qū)1， N型第二外延層3的摻雜濃度大于或等于N型第一外延層2的摻雜濃度。半導(dǎo)體基板具有兩個(gè)相對(duì)應(yīng)的主面，所述兩個(gè)主面為第一主面17與第二主面18 ；N型第二外延層3的表面形成第一主面17，N型漏極區(qū)1的表面形成第二主面18，第一主面17與第二主面18相對(duì)應(yīng)分布。N型第二外延層3內(nèi)的上部設(shè)有P阱層4。在所述功率MOSFET器件的截面上，元胞區(qū)內(nèi)的元胞采用溝槽結(jié)構(gòu)，所述元胞溝槽 5位于第一外延層2上方，且元胞溝槽5在P阱層4內(nèi)從第一主面17向第二主面18的方向延伸，且元胞溝槽5的槽底延伸到P阱層4下方的N型第二外延層3內(nèi)或第一外延層2內(nèi)。 元胞溝槽5內(nèi)設(shè)有第一屏蔽柵導(dǎo)電多晶硅9，即此時(shí)屏蔽柵導(dǎo)電多晶硅體為第一屏蔽柵導(dǎo)電多晶硅9 ；所述第一屏蔽柵導(dǎo)電多晶硅9位于元胞溝槽5的中心區(qū)，且第一屏蔽柵導(dǎo)電多晶硅9從元胞溝槽5的槽口向槽底方向延伸。第一屏蔽柵導(dǎo)電多晶硅9的兩側(cè)設(shè)有柵極導(dǎo)電多晶硅8，所述柵極導(dǎo)電多晶硅8的下方設(shè)有第二屏蔽柵導(dǎo)電多晶硅10。柵極導(dǎo)電多晶硅8與第二屏蔽柵導(dǎo)電多晶硅10在長度方向上與第一屏蔽柵導(dǎo)電多晶硅9相對(duì)應(yīng)，即第二屏蔽柵導(dǎo)電多晶硅10位于第一屏蔽柵導(dǎo)電多晶硅9底端的上方；且柵極導(dǎo)電多晶硅8與第一屏蔽柵導(dǎo)電多晶硅9在元胞溝槽5內(nèi)延伸的深度均在P阱層4的下方。柵極導(dǎo)電多晶硅 8位于元胞溝槽5內(nèi)的上部，且柵極導(dǎo)電多晶硅8與元胞溝槽5側(cè)壁間設(shè)有絕緣柵氧化層 6，所述絕緣柵氧化層6生長于相應(yīng)的元胞溝槽5的側(cè)壁上。柵極導(dǎo)電多晶硅8通過導(dǎo)電多晶硅間絕緣介質(zhì)層12與第一屏蔽柵導(dǎo)電多晶硅9及第二屏蔽柵導(dǎo)電多晶硅10相隔離，導(dǎo)電多晶硅間絕緣介質(zhì)層12為氧化層，且導(dǎo)電多晶硅間絕緣介質(zhì)層12包覆第一屏蔽柵導(dǎo)電多晶硅9的上部表面。第一屏蔽柵導(dǎo)電多晶硅9的下部設(shè)有屏蔽柵氧化層11，所述屏蔽柵氧化層11包覆第一屏蔽柵導(dǎo)電多晶硅9的下部，且屏蔽柵氧化層11的厚度大于或等于絕緣柵氧化層6的厚度。第二屏蔽柵導(dǎo)電多晶硅10與第一屏蔽柵導(dǎo)電多晶硅9及屏蔽柵氧化層11間通過第一隔離氧化層15相隔離。元胞溝槽5上部的外側(cè)壁上設(shè)有N+源極區(qū)7， 所述N+源極區(qū)7位于P阱層4的上部。在所述功率MOSFET器件的截面上，元胞溝槽5的槽口由絕緣介質(zhì)層13覆蓋，所述元胞溝槽5的兩側(cè)設(shè)有接觸孔16，所述接觸孔16從絕緣介質(zhì)層13的表面延伸到P阱層4 內(nèi)，且接觸孔16穿過相應(yīng)的N+源極區(qū)7。絕緣介質(zhì)層13上淀積有金屬連線14，所述金屬連線14覆蓋于絕緣介質(zhì)層13上，并填充于接觸孔16內(nèi)。金屬連線14與N+源極區(qū)7及P 阱層4歐姆接觸，且第一屏蔽柵導(dǎo)電多晶硅9與金屬連線14等電位連接，具體地，第一屏蔽柵導(dǎo)電多晶硅9與金屬連線14零電位連接。第一屏蔽柵導(dǎo)電多晶硅9與金屬連線14間的連接可以通過柵極引出端方式也可以通過引線孔及位于引線孔內(nèi)的填充金屬連接。在金屬連線14上還可以設(shè)置鈍化層，所述鈍化層是由二氧化硅層及氮化硅層的疊加。上述結(jié)構(gòu)的功率MOSFET器件，可以通過下述工藝步驟實(shí)現(xiàn)a、提供具有兩個(gè)相對(duì)主面的半導(dǎo)體基板，所述半導(dǎo)體基板包括N型漏極區(qū)1及位于所述N型漏極區(qū)1上方的N型第一外延層2與N型第二外延層3，N型第二外延層3的表面形成半導(dǎo)體基板的第一主面17，N型漏極區(qū)1的表面形成半導(dǎo)體基板的第二主面18 ；如圖2所示半導(dǎo)體基板的材料包括硅，N型第二外延層3的摻雜濃度大于或等于 N型第一外延層2的濃度；通過在濃度較大的N型第二外延層3上進(jìn)行相應(yīng)設(shè)置，能夠減少功率MOSFET器件的導(dǎo)通電阻；b、在半導(dǎo)體基板的第一主面17上淀積硬掩膜層19，并選擇性地掩蔽和刻蝕所述硬掩膜層19，在半導(dǎo)體基板的第一主面17上形成溝槽刻蝕的硬掩膜窗口 20 ；如圖3所示所述硬掩膜層19可以采用LPTEOS(低壓化學(xué)氣相沉積四乙基原硅酸鹽)、熱氧化二氧化硅加化學(xué)氣相沉積二氧化硅或熱二氧化硅加氮化硅，其后通過光刻和各向異性刻蝕形成硬掩膜；通過硬掩膜窗口 20能夠在半導(dǎo)體基板的N型第二外延層3內(nèi)刻蝕出溝槽結(jié)構(gòu)；C、利用上述硬掩膜窗口 20，在第一主面17上通過各向異性干法刻蝕半導(dǎo)體基板， 在半導(dǎo)體基板的N型第一外延層2上方形成溝槽，所述溝槽包括元胞溝槽5 ；所述元胞溝槽5的深度通常為1 μ m到30 μ m間；d、在上述半導(dǎo)體基板的第一主面17上生長第二氧化層21，所述第二氧化層21覆蓋于第一主面17上，并覆蓋于元胞溝槽5的側(cè)壁及底部表面，且在元胞溝槽5內(nèi)形成第一多晶硅淀積槽22;如圖4所示在元胞溝槽5內(nèi)生長的第二氧化層21厚度小于元胞溝槽5的寬度， 因此能夠在元胞溝槽5內(nèi)形成第一多晶硅淀積槽22 ；第二氧化層21在元胞溝槽5下部的厚度與屏蔽柵氧化層11的厚度相一致；第二氧化層21的厚度通常為20(Γ15000Α ；e、在上述半導(dǎo)體基板的第一主面17上淀積第一導(dǎo)電多晶硅層23，所述第一導(dǎo)電多晶硅層23填充于第一多晶硅淀積槽22內(nèi)；如圖5所示所述第一導(dǎo)電多晶硅層23覆蓋于第一主面17上，并能夠填充第一多晶硅淀積槽22內(nèi)，第一多晶硅淀積槽22的孔徑與需要得到的第一屏蔽柵導(dǎo)電多晶硅9相
一致；[0074]f、去除半導(dǎo)體基板第一主面17上的第一導(dǎo)電多晶硅層23，得到位于第一多晶硅淀積槽22內(nèi)的第一屏蔽柵導(dǎo)電多晶硅9 ；如圖6所示去除第一導(dǎo)電多晶硅層23后，能夠去除包圍第一屏蔽柵導(dǎo)電多晶硅 9上部的第一多晶層23，從而能夠在元胞溝槽5內(nèi)形成第一屏蔽柵導(dǎo)電多晶硅9 ；g、在半導(dǎo)體基板的第一主面17上制作光刻膠，定義出第二氧化層21需刻蝕的區(qū)域進(jìn)行光刻，然后通過刻蝕去除定義區(qū)域的第二氧化層21，得到位于元胞溝槽5下部的屏蔽柵氧化層11 ；如圖7所示通過光刻膠去除第一主面上的第二氧化層21及元胞溝槽5上部側(cè)壁上的第二氧化層21，去除上述區(qū)域的第二氧化層21后，能夠保留元胞溝槽5下部第二氧化層21，以形成屏蔽柵氧化層11，所述屏蔽柵氧化層11覆蓋于元胞溝槽5下部及底部的表h、在半導(dǎo)體基板的第一主面17上設(shè)置第三氧化層對(duì)，所述第三氧化層M覆蓋于第一主面17上，并包覆第一屏蔽柵導(dǎo)電多晶硅9的上部表面，且在第一屏蔽柵導(dǎo)電多晶硅 9兩側(cè)形成第二多晶硅淀積槽25 ；如圖8所示為了能夠得到第二屏蔽柵導(dǎo)電多晶硅10，以及使得得到第二屏蔽柵導(dǎo)電多晶硅10與屏蔽柵氧化層11及第一屏蔽柵導(dǎo)電多晶硅9間的隔離，需要設(shè)置第三氧化層對(duì)，所述第三氧化層M可以通過熱氧化或淀積形成；第二多晶硅淀積槽25孔徑與需要得到的第二屏蔽柵導(dǎo)電多晶硅10相一致；i、在第二多晶硅體淀積槽25內(nèi)淀積第二導(dǎo)電多晶硅層，并通過回刻第二導(dǎo)電多晶硅層及第三氧化層對(duì)，得到第一隔離氧化層15及位于第二多晶硅淀積槽25底部的第二屏蔽柵導(dǎo)電多晶硅10 ；如圖9所示淀積第二導(dǎo)電多晶硅層后，第二導(dǎo)電多晶硅層覆蓋于第一主面17上， 并填充于第二多晶硅淀積槽25內(nèi)；通過刻蝕相應(yīng)的第二導(dǎo)電多晶硅層后，能夠在第二多晶硅淀積槽25內(nèi)得到第二屏蔽柵導(dǎo)電多晶硅10 ；同時(shí)，要去除第一主面17上的第三氧化層 M及元胞溝槽5上部的第三氧化層M，得到第一隔離氧化層15，所述第一隔離氧化層15包圍第二屏蔽柵導(dǎo)電多晶硅10，且第一隔離氧化層15的厚度與第二屏蔽柵導(dǎo)電多晶硅10相一致；j、在上述半導(dǎo)體基板的第一主面17上生長第四氧化層沈，所述第四氧化層沈覆蓋于第一主面17及元胞溝槽5內(nèi)，然后通過濕法刻蝕去除上述第四氧化層沈；如圖11所示所述第四氧化層沈?yàn)闋奚趸瘜?，通過犧牲氧化層沈能夠去除元胞溝槽5側(cè)壁上的雜質(zhì)；然后通過濕法刻蝕去除生長的第四氧化層沈；k、在上述半導(dǎo)體基板的第一主面17上熱氧化生長第五氧化層27，第五氧化層27 覆蓋于第一主面17及元胞溝槽5上部側(cè)壁上，并覆蓋于第二屏蔽柵導(dǎo)電多晶硅10及第一屏蔽柵導(dǎo)電多晶硅9上，且在第一屏蔽柵導(dǎo)電多晶硅9兩側(cè)形成第三多晶硅淀積槽觀；如圖12所示所述第五氧化層27的厚度與絕緣柵氧化層6的厚度相一致，導(dǎo)電多晶硅間絕緣介質(zhì)層12與絕緣柵氧化層6為同一制造層，因此圖中在生成第五氧化層27的同時(shí)，也表示出導(dǎo)電多晶硅間絕緣介質(zhì)層12 ；通過第五氧化層27能夠形成第三多晶硅淀積槽觀，所述第三多晶硅淀積槽觀孔徑與柵極導(dǎo)電多晶硅8寬度相一致；第三多晶硅淀積槽 28位于元胞溝槽5的上部；第五氧化層27的厚度為10(Γ2500Α ；[0086]1、在上述半導(dǎo)體基板的第一主面17上淀積第三導(dǎo)電多晶硅層，通過刻蝕第一主面17上的第三導(dǎo)電多晶硅層，得到位于元胞溝槽5內(nèi)的柵極導(dǎo)電多晶硅8 ；如圖13所示淀積得到的第三導(dǎo)電多晶硅層覆蓋于第一主面17的第五氧化層27 上；當(dāng)去除第一主面17上相應(yīng)的第三導(dǎo)電多晶硅層后，能夠得到位于元胞溝槽5內(nèi)的柵極導(dǎo)電多晶硅8，所述柵極導(dǎo)電多晶硅8通過導(dǎo)電多晶硅間絕緣介質(zhì)層12與第一屏蔽柵導(dǎo)電多晶硅9及第二屏蔽柵導(dǎo)電多晶硅10相隔離；m、在上述半導(dǎo)體基板的第一主面17上注入P型雜質(zhì)離子，并通過推阱形成元胞區(qū)的P阱層4，所述元胞區(qū)內(nèi)的P阱層4在N型第二外延層3內(nèi)的深度小于柵極導(dǎo)電多晶硅8 在元胞溝槽5內(nèi)向下延伸的距離；如圖14所示所述P型雜質(zhì)離子通常為硼離子；η、在上述半導(dǎo)體基板的第一主面17上，進(jìn)行源區(qū)光刻，并注入高濃度的N型雜質(zhì)離子，通過推結(jié)形成元胞區(qū)的N+源極區(qū)7 ； 如圖15所示所述N型雜質(zhì)離子為砷離子，所述N+源極區(qū)7位于元胞溝槽7外側(cè)壁的上方，且N+源極區(qū)7位于P阱層4內(nèi)；O、在上述半導(dǎo)體基板的第一主面17上淀積絕緣介質(zhì)層13，所述絕緣介質(zhì)層13覆蓋于半導(dǎo)體基板的第一主面17 ；如圖16所示所述絕緣介質(zhì)層13為硅玻璃(USG)、硼磷硅玻璃(BPSG)或磷硅玻璃 (PSG)；ρ、對(duì)上述絕緣介質(zhì)層13進(jìn)行接觸孔光刻和刻蝕，在元胞溝槽5的兩側(cè)均形成接觸孔16 ；如圖17所示所述接觸孔16從絕緣介質(zhì)層13的表面向下延伸到P阱層4內(nèi)，且接觸孔16穿過N+源極區(qū)7及第一主面17上的第五氧化層27 ；q、在上述絕緣介質(zhì)層13上淀積金屬層，所述金屬層覆蓋于絕緣介質(zhì)層13上，并填充于接觸孔16內(nèi)，形成金屬連線14 ；所述金屬連線14與N型源極區(qū)7及P阱層4歐姆接觸，如圖18所示。如圖18所示所述金屬連線14將N型源極區(qū)7及P阱層4連接成等電位；且第一屏蔽柵導(dǎo)電多晶硅9與金屬連線14電性連接。具體地，金屬連線14包括源極金屬連線及柵極金屬連線，但圖中的金屬連續(xù)14只表示相應(yīng)的源極金屬連線；柵極金屬連線與柵極導(dǎo)電多晶硅8等電位連接，第一屏蔽柵導(dǎo)電多晶硅9與第二屏蔽柵導(dǎo)電多晶硅10既可以與源極金屬連線等電位連接，也可以和柵極金屬連線等電位連接；從而可以得到，當(dāng)屏蔽柵導(dǎo)電多晶硅體采用其他結(jié)構(gòu)時(shí)，屏蔽柵導(dǎo)電多晶硅體與第二屏蔽柵導(dǎo)電多晶硅10也即可以與源極金屬連線等電位連接，也可以和柵極金屬連線等電位連接。金屬連線14上還可以設(shè)置鈍化層，并在鈍化層上制作光刻膠定義出金屬線窗口，通過干法刻蝕形成所述金屬線窗口。 鈍化層包括位于金屬連線14上的二氧化硅層及位于所述二氧化硅層上的氮化硅層。實(shí)施例2如圖19 圖36所示以N型功率MOSFET器件為例，本實(shí)用新型包括N型漏極區(qū)1、 N型第一外延層2、N型第二外延層3、P阱層4、元胞溝槽5、絕緣柵氧化層6、N+源極區(qū)7、 柵極導(dǎo)電多晶硅8、第二屏蔽柵導(dǎo)電多晶硅10、屏蔽柵氧化層11、導(dǎo)電多晶硅間絕緣介質(zhì)層 12、絕緣介質(zhì)層13、金屬連線14、第一隔離氧化層15、接觸孔16、第一主面17、第二主面18、第二氧化層21、第一多晶硅淀積槽22、第一導(dǎo)電多晶硅層23、第三氧化層M、第二多晶硅淀積槽25、第四氧化層沈、第五氧化層27、第三多晶硅淀積槽觀、第三屏蔽柵導(dǎo)電多晶硅29、 第四屏蔽柵導(dǎo)電多晶硅30、第二隔離氧化層31及第四導(dǎo)電多晶硅層32。如圖19和圖36所示在所述MOSFET器件的截面上，元胞區(qū)的元胞采用溝槽結(jié)構(gòu)。 所述元胞溝槽5內(nèi)的屏蔽柵導(dǎo)電多晶硅體包括第三屏蔽柵導(dǎo)電多晶硅四及位于所述第三屏蔽柵導(dǎo)電多晶硅四下方的第四屏蔽柵導(dǎo)電多晶硅30，所述第三屏蔽柵導(dǎo)電多晶硅四與第四屏蔽柵到導(dǎo)電多晶硅30間通過第二隔離氧化層31相隔離；即本實(shí)施例2中第三屏蔽柵導(dǎo)電多晶硅四與第四屏蔽柵導(dǎo)電多晶硅30構(gòu)成屏蔽柵導(dǎo)電多晶硅體結(jié)構(gòu)，在具體應(yīng)用中，屏蔽柵導(dǎo)電多晶硅體還可以分割成類似第三屏蔽柵導(dǎo)電多晶硅四與第四屏蔽柵導(dǎo)電多晶硅30組合的結(jié)構(gòu)，通過相應(yīng)結(jié)構(gòu)的組合同樣能夠達(dá)到本實(shí)用新型的目的。當(dāng)屏蔽柵導(dǎo)電多晶硅體采用第三屏蔽柵導(dǎo)電多晶硅四與第四屏蔽柵導(dǎo)電多晶硅30組合的結(jié)構(gòu)時(shí)，元胞溝槽5內(nèi)的其余結(jié)構(gòu)均與實(shí)施例1中的結(jié)構(gòu)相同，其具體的多種結(jié)構(gòu)形式不再舉例說明。 當(dāng)屏蔽柵導(dǎo)電多晶硅體采用多種組合結(jié)構(gòu)時(shí)，其與金屬連線14的連接關(guān)系與實(shí)施例1中說明的情況相同。元胞溝槽5的下部設(shè)有屏蔽柵氧化層11，所述屏蔽柵氧化層11包覆第四屏蔽柵導(dǎo)電多晶硅30，且屏蔽柵氧化層11上端面與第四屏蔽柵導(dǎo)電多晶硅30的上端面相一致。第三屏蔽柵導(dǎo)電多晶硅四的兩側(cè)設(shè)有柵極導(dǎo)電多晶硅8，所述柵極導(dǎo)電多晶硅8的下方設(shè)置第二屏蔽柵導(dǎo)電多晶硅10 ；第二屏蔽柵導(dǎo)電多晶硅10的下端部位于與第三屏蔽柵導(dǎo)電多晶硅四下端部的上方。柵極導(dǎo)電多晶硅8與元胞溝槽5上部的側(cè)壁間設(shè)有絕緣柵氧化層6，柵極導(dǎo)電多晶硅8通過導(dǎo)電多晶硅間絕緣介質(zhì)層12與第三屏蔽柵導(dǎo)電多晶硅四及第二屏蔽柵導(dǎo)電多晶硅10相隔離，第二屏蔽柵導(dǎo)電多晶硅10通過第一隔離氧化層15及第二隔離氧化層16與第三屏蔽柵導(dǎo)電多晶硅四及第四屏蔽柵導(dǎo)電多晶硅30相隔離。屏蔽柵氧化層11的厚度大于或等于絕緣柵氧化層6的厚度；功率MOSFET器件的其余結(jié)構(gòu)設(shè)置均與實(shí)施例1中的結(jié)構(gòu)設(shè)置相同，具體結(jié)構(gòu)及功能設(shè)置可以參考實(shí)施例1的描述。上述結(jié)構(gòu)的功率MOSFET器件，可以通過下述工藝步驟實(shí)現(xiàn)a、提供具有兩個(gè)相對(duì)主面的半導(dǎo)體基板，所述半導(dǎo)體基板包括N型漏極區(qū)1及位于所述N型漏極區(qū)1上方的N型第一外延層2與N型第二外延層3，N型第二外延層3的表面形成半導(dǎo)體基板的第一主面17，N型漏極區(qū)1的表面形成半導(dǎo)體基板的第二主面18 ；b、在半導(dǎo)體基板的第一主面17上淀積硬掩膜層19，并選擇性地掩蔽和刻蝕所述硬掩膜層19，在半導(dǎo)體基板的第一主面17上形成溝槽刻蝕的硬掩膜窗口 20 ；C、利用上述硬掩膜窗口 20，在第一主面17上通過各向異性干法刻蝕半導(dǎo)體基板， 在半導(dǎo)體基板的N型第二外延層3內(nèi)形成溝槽，所述溝槽包括元胞溝槽5 ；d、在上述半導(dǎo)體基板的第一主面17上生長第二氧化層21，所述第二氧化層21覆蓋于第一主面17上，并覆蓋于元胞溝槽5的側(cè)壁及底部表面，且在元胞溝槽5內(nèi)形成第一多晶硅淀積槽22;如圖20所示在元胞溝槽5內(nèi)生長的第二氧化層21厚度小于元胞溝槽5的寬度， 因此能夠在元胞溝槽5內(nèi)形成第一多晶硅淀積槽22 ；第二氧化層21在元胞溝槽5下部的厚度與屏蔽柵氧化層11的厚度相一致；e、在上述半導(dǎo)體基板的第一主面17上淀積第四導(dǎo)電多晶硅層32，所述第四導(dǎo)電多晶硅層32覆蓋于半導(dǎo)體基板的第一主面17并填充于第一多晶硅淀積槽22內(nèi)；去除上述
1半導(dǎo)體基板第一主面17上的第四導(dǎo)電多晶硅層32，得到位于第一多晶硅淀積槽22內(nèi)的第四屏蔽柵導(dǎo)電多晶硅30;在第四屏蔽柵導(dǎo)電多晶硅30上淀積第二隔離氧化層31，并在第二隔離氧化層31上淀積第五導(dǎo)電多晶硅層，所述第五導(dǎo)電多晶硅層覆蓋于半導(dǎo)體基板的第一主面17 ；如圖22、圖23及圖23所示通過去除位于半導(dǎo)體基板第一主面17上第四導(dǎo)電多晶硅層32能夠得到位于第一多晶硅淀積槽22內(nèi)的第四屏蔽柵導(dǎo)電多晶硅30 ；生長第二隔離氧化層31，并在第二隔離氧化層31上淀積第五導(dǎo)電多晶硅層，通過第五導(dǎo)電多晶層能夠形成第三屏蔽柵導(dǎo)電多晶硅四；f、去除半導(dǎo)體基板第一主面17上的第五導(dǎo)電多晶硅層，得到位于第一多晶硅淀積槽22內(nèi)的第三屏蔽柵導(dǎo)電多晶硅四；如圖M所示去除第一主面17上的第五導(dǎo)電多晶硅層后，能夠得到第三屏蔽柵導(dǎo)電多晶硅四g、在半導(dǎo)體基板的第一主面17上制作光刻膠，定義出第二氧化層21需刻蝕的區(qū)域進(jìn)行光刻，然后通過刻蝕去除定義區(qū)域的第二氧化層21，得到位于元胞溝槽5下部的屏蔽柵氧化層11，如圖25所示；h、在半導(dǎo)體基板的第一主面17上設(shè)置第三氧化層對(duì)，所述第三氧化層M覆蓋于第一主面17上，并包覆第一屏蔽柵導(dǎo)電多晶硅9的上部表面，且在第一屏蔽柵導(dǎo)電多晶硅 9兩側(cè)形成第二多晶硅淀積槽25，如圖沈所示；i、在第二多晶硅體淀積槽25內(nèi)淀積第二導(dǎo)電多晶硅層，并通過回刻第二導(dǎo)電多晶硅層及第三氧化層對(duì)，得到第一隔離氧化層15及位于第二多晶硅淀積槽25底部的第二屏蔽柵導(dǎo)電多晶硅10，如圖27和圖28所示；j、在上述半導(dǎo)體基板的第一主面17上生長第四氧化層沈，所述第四氧化層沈覆蓋于第一主面17及元胞溝槽5內(nèi)，然后通過濕法刻蝕去除上述第四氧化層沈，如圖四所示；k、在上述半導(dǎo)體基板的第一主面17上熱氧化生長第五氧化層27，第五氧化層27 覆蓋于第一主面17及元胞溝槽5上部側(cè)壁上，并覆蓋于第二屏蔽柵導(dǎo)電多晶硅10及第三屏蔽柵導(dǎo)電多晶硅四上，且在第三屏蔽柵導(dǎo)電多晶硅四兩側(cè)形成第三多晶硅淀積槽觀，如圖30所示；1、在上述半導(dǎo)體基板的第一主面17上淀積第三導(dǎo)電多晶硅層，通過刻蝕第一主面17上的第三導(dǎo)電多晶硅層，得到位于元胞溝槽5內(nèi)的柵極導(dǎo)電多晶硅8，如圖31所示；m、在上述半導(dǎo)體基板的第一主面17上注入P型雜質(zhì)離子，并通過高溫推阱形成元胞區(qū)的P阱層4，所述元胞區(qū)內(nèi)的P阱層4在N型第二外延層3內(nèi)的深度小于柵極導(dǎo)電多晶硅8在元胞溝槽5內(nèi)向下延伸的距離，如圖32所示；η、在上述半導(dǎo)體基板的第一主面17上，進(jìn)行源極區(qū)光刻，并注入高濃度的N型雜質(zhì)離子，通過推結(jié)形成元胞區(qū)的N+源極區(qū)7，如圖33所示；O、在上述半導(dǎo)體基板的第一主面17上淀積絕緣介質(zhì)層13，所述絕緣介質(zhì)層13覆蓋于半導(dǎo)體基板的第一主面17，如圖34所示；ρ、對(duì)上述絕緣介質(zhì)層13進(jìn)行接觸孔光刻和刻蝕，在元胞溝槽5的兩側(cè)均形成接觸孔16，如圖35所示；刻蝕形成接觸孔16過程一般會(huì)有P型雜質(zhì)離子的注入過程，以使得刻
11蝕得到的孔能夠形成歐姆接觸；q、在上述絕緣介質(zhì)層13上淀積金屬層，所述金屬層覆蓋于絕緣介質(zhì)層13上，并填充于接觸孔16內(nèi)，形成金屬連線14 ；所述金屬連線14與N型源極區(qū)7及P阱層4歐姆接觸；如圖36所示。本實(shí)施例2的具體工藝條件與實(shí)施例1的工藝步驟條件相同，不同之處為形成第三屏蔽柵導(dǎo)電多晶硅四、第四屏蔽柵導(dǎo)電多晶硅30及第二隔離氧化層31的過程。本實(shí)用新型的工作原理元胞溝槽5內(nèi)的柵極導(dǎo)電多晶硅8、絕緣柵氧化層6和絕緣柵氧化層6側(cè)面的P阱層4、N+源極區(qū)7構(gòu)成了溝槽型的MOS結(jié)構(gòu)(金屬-氧化物-半導(dǎo)體)，由于絕緣柵氧化層6的厚度與普通溝槽型功率MOSFET的柵氧化層厚度基本一致，厚度都約為200A-1200A，因此，本實(shí)用新型的溝槽型功率MOSFET的閾值電壓Vth與普通溝槽型功率MOSFET的閾值電壓基本一致。通過在元胞溝槽5內(nèi)設(shè)置第二屏蔽柵導(dǎo)電多晶硅10與屏蔽柵導(dǎo)電多晶硅體，所述屏蔽柵導(dǎo)電多晶硅體可以為第一屏蔽柵導(dǎo)電多晶硅9的形式， 也可以為第三屏蔽柵導(dǎo)電多晶硅四與第四屏蔽柵導(dǎo)電多晶硅30相對(duì)應(yīng)配合的結(jié)構(gòu)，或其他類似的結(jié)構(gòu)體；通過增加屏蔽柵導(dǎo)電多晶硅結(jié)構(gòu)，有效降低了該MOSFET器件的柵漏寄生電容Cgd，從而降低了柵極電荷Qgd，大幅度降低了開關(guān)損耗；另外位于P阱層4下方且在元胞溝槽5之間的N型第二外延層3區(qū)域，因其兩側(cè)被由屏蔽柵導(dǎo)電多晶硅體和屏蔽柵氧化層11的組合結(jié)構(gòu)包圍，在源漏受反向偏壓時(shí)產(chǎn)生橫向電場調(diào)制效應(yīng)，使該區(qū)域電場大幅度降低，提高了源漏擊穿電壓。從而可以通過提高該區(qū)域摻雜濃度來降低特征導(dǎo)通電阻，且不降低源漏擊穿電壓。圖37為現(xiàn)有功率MOSFET器件在工作時(shí)的柵極電荷的仿真示意圖，圖 38為本實(shí)用新型結(jié)構(gòu)的功率MOSFET器件在工作時(shí)的柵極電荷仿真示意圖；兩者仿真試驗(yàn)條件相同，橫坐標(biāo)均表示時(shí)間，縱坐標(biāo)表示電壓值。由圖37和圖38可以看出，本實(shí)用新型采用的屏蔽柵導(dǎo)電多晶硅與柵極導(dǎo)電多晶硅8的結(jié)構(gòu)能夠降低柵極電荷。由于上述技術(shù)方案運(yùn)用，本實(shí)用新型與現(xiàn)有技術(shù)相比具有下列優(yōu)點(diǎn)和效果1、本實(shí)用新型采用增加屏蔽柵導(dǎo)電多晶硅結(jié)構(gòu)有效降低了柵漏寄生電容Cgd，有效降低Qgd約85%，提高了開關(guān)速度且降低了開關(guān)損耗。2、本實(shí)用新型采用屏蔽柵導(dǎo)電多晶硅體和屏蔽柵氧化層的組合結(jié)構(gòu)，在源漏受反向偏壓時(shí)，因產(chǎn)生橫向電場調(diào)制效應(yīng)，可以通過提高受橫向電場調(diào)制效應(yīng)作用區(qū)域摻雜濃度，降低特征導(dǎo)通電阻，且保持源漏擊穿電壓不變。通過仿真結(jié)果可知，相比較現(xiàn)有結(jié)構(gòu)，本實(shí)用新型所提出的結(jié)構(gòu)，其特征導(dǎo)通電阻降低約40%，大大降低了導(dǎo)通損耗。上述實(shí)施例只為說明本實(shí)用新型的技術(shù)構(gòu)思及特點(diǎn)，其目的在于讓熟悉此項(xiàng)技術(shù)的人士能夠了解本實(shí)用新型的內(nèi)容并據(jù)以實(shí)施，并不能以此限制本實(shí)用新型的保護(hù)范圍。 凡根據(jù)本實(shí)用新型精神實(shí)質(zhì)所作的等效變化或修飾，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，在所述MOSFET器件的俯視平面上，包括位于半導(dǎo)體基板的元胞區(qū)和終端保護(hù)區(qū)，所述終端保護(hù)區(qū)位于元胞區(qū)的外圈，且終端保護(hù)區(qū)環(huán)繞包圍元胞區(qū)；元胞區(qū)內(nèi)包括若干規(guī)則排布且相互平行并聯(lián)設(shè)置的元胞；在所述MOSFET器件的截面上，半導(dǎo)體基板具有相對(duì)應(yīng)的第一主面與第二主面，所述第一主面與第二主面間包括第一導(dǎo)電類型漏極區(qū)及位于所述第一導(dǎo)電類型漏極區(qū)上方的第一導(dǎo)電類型第一外延層與第一導(dǎo)電類型第二外延層，第一導(dǎo)電類型第一外延層鄰接第一導(dǎo)電類型漏極區(qū)；第一導(dǎo)電類型第二外延層內(nèi)的上部設(shè)有第二導(dǎo)電類型阱層；元胞區(qū)的元胞采用溝槽結(jié)構(gòu)，元胞溝槽位于第一導(dǎo)電類型第一外延層上方，深度伸入第二導(dǎo)電類型阱層下方的第一導(dǎo)電類型第二外延層或第一導(dǎo)電類型第一外延層；相鄰元胞溝槽的側(cè)壁上方設(shè)有第一導(dǎo)電類型源極區(qū)，第一導(dǎo)電類型源極區(qū)位于第二導(dǎo)電類型阱層的上部；其特征是在所述MOSFET器件的截面上，所述元胞溝槽內(nèi)設(shè)有屏蔽柵導(dǎo)電多晶硅體，所述屏蔽柵導(dǎo)電多晶硅體位于元胞溝槽的中心區(qū)，且所述屏蔽柵導(dǎo)電多晶硅體的兩側(cè)設(shè)有柵極導(dǎo)電多晶硅，柵極導(dǎo)電多晶硅與元胞溝槽的上部側(cè)壁間設(shè)有絕緣柵氧化層，所述絕緣柵氧化層生長于元胞溝槽的上部側(cè)壁；柵極導(dǎo)電多晶硅的下方設(shè)有第二屏蔽柵導(dǎo)電多晶硅；元胞溝槽的下部生長有屏蔽柵氧化層，屏蔽柵氧化層的厚度大于或等于絕緣柵氧化層的厚度，屏蔽柵氧化層覆蓋元胞溝槽下部的側(cè)壁及底部表面，且屏蔽柵氧化層包覆屏蔽柵導(dǎo)電多晶硅體的下部；柵極導(dǎo)電多晶硅通過導(dǎo)電多晶硅絕緣介質(zhì)層分別與屏蔽柵導(dǎo)電多晶硅體及第二屏蔽柵導(dǎo)電多晶硅相隔離；第二屏蔽柵導(dǎo)電多晶硅與屏蔽柵氧化層間設(shè)有第一隔離氧化層，第二屏蔽柵導(dǎo)電多晶硅通過第一隔離氧化層與元胞溝槽的側(cè)壁及屏蔽柵導(dǎo)電多晶硅體相隔離；柵極導(dǎo)電多晶硅與屏蔽柵導(dǎo)電多晶硅體的下端均延伸于第二導(dǎo)電類型阱層的下方，且屏蔽柵導(dǎo)電多晶硅體的延伸深度大于柵極導(dǎo)電多晶硅的延伸深度；元胞溝槽的槽口由絕緣介質(zhì)層覆蓋，元胞溝槽的兩側(cè)設(shè)有接觸孔，絕緣介質(zhì)層上淀積有金屬連線，所述金屬連線覆蓋于絕緣介質(zhì)層上并填充于接觸孔內(nèi)；所述金屬連線與第一導(dǎo)電類型源極區(qū)及第二導(dǎo)電類型阱層歐姆接觸，并實(shí)現(xiàn)與柵極導(dǎo)電多晶硅、第二屏蔽柵導(dǎo)電多晶硅及屏蔽柵導(dǎo)電多晶硅體電性連接。
2.根據(jù)權(quán)利要求1所述的低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，其特征是 所述屏蔽柵導(dǎo)電多晶硅體包括第一屏蔽柵導(dǎo)電多晶硅，所述第一屏蔽柵導(dǎo)電多晶硅位于元胞溝槽的中心區(qū)，且第一屏蔽柵導(dǎo)電多晶硅從元胞溝槽的上部延伸至屏蔽柵氧化層內(nèi)。
3.根據(jù)權(quán)利要求1所述的低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，其特征是 所述屏蔽柵導(dǎo)電多晶硅體包括第三屏蔽柵導(dǎo)電多晶硅及位于所述第三屏蔽柵導(dǎo)電多晶硅下方的第四屏蔽柵導(dǎo)電多晶硅，第三屏蔽柵導(dǎo)電多晶硅位于元胞溝槽的中心區(qū)，且從元胞溝槽的上部向元胞溝槽的槽底方向延伸；所述第三屏蔽柵導(dǎo)電多晶硅與第四屏蔽柵導(dǎo)電多晶硅間通過第二隔離氧化層相隔離，第四屏蔽柵導(dǎo)電多晶硅延伸至屏蔽柵氧化層內(nèi)；柵極導(dǎo)電多晶硅及第二屏蔽柵導(dǎo)電多晶硅均位于第三屏蔽柵導(dǎo)電多晶硅的兩側(cè)。
4.根據(jù)權(quán)利要求1所述的低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，其特征是 所述第一導(dǎo)電類型第二外延層的摻雜濃度大于或等于第一導(dǎo)電類型第一外延層的摻雜濃度。
專利摘要本實(shí)用新型涉及一種低柵極電荷低導(dǎo)通電阻深溝槽功率MOSFET器件，其元胞溝槽內(nèi)設(shè)有屏蔽柵導(dǎo)電多晶硅體，屏蔽柵導(dǎo)電多晶硅體的兩側(cè)設(shè)有柵極導(dǎo)電多晶硅，柵極導(dǎo)電多晶硅與元胞溝槽的上部側(cè)壁間設(shè)有絕緣柵氧化層；柵極導(dǎo)電多晶硅的下方設(shè)有第二屏蔽柵導(dǎo)電多晶硅；屏蔽柵氧化層包覆屏蔽柵導(dǎo)電多晶硅體的下部；元胞溝槽的槽口由絕緣介質(zhì)層覆蓋，元胞溝槽的兩側(cè)設(shè)有接觸孔，絕緣介質(zhì)層上淀積有金屬連線，金屬連線與第一導(dǎo)電類型源極區(qū)及第二導(dǎo)電類型阱層歐姆接觸，且金屬連線實(shí)現(xiàn)柵極導(dǎo)電多晶硅電性連接、屏蔽柵導(dǎo)電多晶硅體電性連接和第二屏蔽柵導(dǎo)電多晶硅電性連接。本實(shí)用新型導(dǎo)通電阻低，柵漏電荷Qgd小，開關(guān)速度快、開關(guān)損耗低，工藝簡單及成本低廉。
文檔編號(hào)H01L29/423GK202205757SQ20112030653
公開日2012年4月25日 申請(qǐng)日期2011年8月22日 優(yōu)先權(quán)日2011年8月22日
發(fā)明者丁磊, 葉鵬, 朱袁正, 秦旭光 申請(qǐng)人:無錫新潔能功率半導(dǎo)體有限公司