專利名稱：改良的芯片封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
[0001]本實用新型涉及封裝結(jié)構(gòu)，尤其涉及具有多層引腳及可撓性基材層的芯片封裝結(jié)構(gòu)。
背景技術(shù)：
隨著半導(dǎo)體技術(shù)的進(jìn)步，先進(jìn)制程可生產(chǎn)尺寸更小及功能更復(fù)雜的芯片，芯片要求更多輸入輸出電性連接端點，亦即導(dǎo)電結(jié)構(gòu)的引腳數(shù)目必須增加?，F(xiàn)有技術(shù)中芯片的兩側(cè)各設(shè)有一排凸塊，當(dāng)芯片要求更多輸入輸出端點時，僅能借由增加芯片面積，以布局更多輸入輸出端點，此時，芯片內(nèi)電路所占面積相較于芯片整體面積的比例即下降，導(dǎo)致生產(chǎn)成本增加。也有提出芯片兩側(cè)設(shè)置兩排凸塊，且利用內(nèi)引腳接合以及打線的封裝制程，分別對這些凸塊提供導(dǎo)電路徑，然而該制程過于復(fù)雜，導(dǎo)致實施困難度增加，且打線的封裝制程因具有線材和導(dǎo)電層，以及線材與焊墊的接合面，故電阻率較高，不利于導(dǎo)電。因此，現(xiàn)有技術(shù)有待于提高和改善。
發(fā)明內(nèi)容有鑒于此，本實用新型的目的是提供一種改良的芯片封裝結(jié)構(gòu)，使芯片能增加輸入輸出電性連接端點。為實現(xiàn)上述目的，本實用新型是通過以下技術(shù)手段來實現(xiàn)的一種改良的芯片封裝結(jié)構(gòu)，包括芯片、第一可撓性基材層、第二可撓性基材層和膠體，所述的芯片包括一有源面，及設(shè)于該有源面上的多個第一焊墊和多個第二焊墊，所述的多個第一焊墊及多個第二焊墊分別設(shè)有多個第一凸塊及多個第二凸塊；所述的第一可撓性基材層具有第一表面及一相對的第二表面，還界定一第一開口 ；所述的第一表面上設(shè)有第一導(dǎo)電層，該第一導(dǎo)電層包括多個第一引腳，該第一引腳通過對應(yīng)于第一引腳的第一凸臺與第一焊墊電性連接，所述的第二表面上設(shè)有第二導(dǎo)電層，該第二導(dǎo)電層包含多個第二引腳，該多個第二引腳延伸入所述第一開口，通過對應(yīng)于第二引腳的第二凸塊與第二焊墊電性連接；所述的第二可撓性基材層位于所述的第一可撓性基材層上，具有第一表面及一相對的第二表面，該第二可撓性基材層的該第一表面面對該第一可撓性基材層的該第二表面，所述的第二可撓性基材層的該第一表面上界定一芯片接合區(qū)，位于所述第一開口內(nèi)，所述的第二可撓性基材層還界定一第二開口，位于該芯片接合區(qū)內(nèi)；所述的膠體，用以密封包覆該些第一凸塊與該些第一引腳電性接合部分以及該些第二凸塊與該些第二引腳電性結(jié)合部分。與現(xiàn)有技術(shù)相比，本實用新型的有益效果是由于采用上述結(jié)構(gòu)，即具有不同層引腳的芯片封裝結(jié)構(gòu)，即可達(dá)到電路設(shè)計的目的，為芯片的不同功能電路提供導(dǎo)電路徑。

附圖I為本實用新型改良的芯片封裝結(jié)構(gòu)結(jié)構(gòu)示意圖。[0009]圖中各標(biāo)號分別是(I)芯片，(2)第一可撓性基材層，(3)第二可撓性基材層，(4)膠體，(5)有源面，(6)第一焊墊，(7)第二焊墊，(8)第一凸塊，(9)第二凸塊，(10)第一表面，(11)第二表面，(12)第一開口，(13)第一導(dǎo)電層，(14)第一引腳，(15)第二導(dǎo)電層，
(16)第二引腳，(17)第一表面，(18)第二表面，(19)芯片接合區(qū)，(20)第二開口。
具體實施方式
以下結(jié)合附圖對本實用新型作進(jìn)一步的詳細(xì)說明參看圖1，本實用新型一種改良的芯片封裝結(jié)構(gòu)，包括芯片I、第一可撓性基材層
2、第二可撓性基材層3和膠體4，所述的芯片I包括一有源面5，及設(shè)于該有源面5上的多個第一焊墊6和多個第二焊墊7，所述的多個第一焊墊6及多個第二焊墊7分別設(shè)有多個第一凸塊8及多個第二凸塊9 ;所述的第一可撓性基材層I具有第一表面10及一相對的第二表面11，還界定一第一開口 12 ;所述的第一表面10上設(shè)有第一導(dǎo)電層13,該第一導(dǎo)電層13包括多個第一引腳14，該第一引腳14通過對應(yīng)于第一引腳14的第一凸臺8與第一焊墊6電性連接，所述的第二表面11上設(shè)有第二導(dǎo)電層15,該第二導(dǎo)電層15包含多個第二引腳16，該多個第二引腳16延伸入所述第一開口 12，通過對應(yīng)于第二引腳16的第二凸塊9與第二焊墊7電性連接；所述的第二可撓性基材層3位于所述的第一可撓性基材層2上，具有第一表面17及一相對的第二表面18,該第二可撓性基材層3的該第一表面17面對該第一可撓性基材層2的該第二表面11，所述的第二可撓性基材層3的該第一表面17上界定一芯片接合區(qū)19，位于所述第一開口 12內(nèi)，所述的第二可撓性基材層3還界定一第二開口 20，位于該芯片接合區(qū)19內(nèi)；所述的膠體4，用以密封包覆該些第一凸塊8與該些第一引腳14電性接合部分以及該些第二凸塊9與該些第二引腳16電性結(jié)合部分。以上所述，僅是本實用新型的較佳實施例而已，并非對本實用新型作任何形式上的限制，任何熟悉本專業(yè)的技術(shù)人員可能利用上述揭示的技術(shù)內(nèi)容加以變更或修飾為等同變化的等效實施例，但是凡未脫離本實用新型技術(shù)方案內(nèi)容，依據(jù)本實用新型的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本實用新型技術(shù)方案的范圍內(nèi)。
權(quán)利要求1. 一種改良的芯片封裝結(jié)構(gòu)，包括芯片、第一可撓性基材層、第二可撓性基材層和膠體，其特征是所述的芯片包括一有源面，及設(shè)于該有源面上的多個第一焊墊和多個第二焊墊，所述的多個第一焊墊及多個第二焊墊分別設(shè)有多個第一凸塊及多個第二凸塊；所述的第一可撓性基材層具有第一表面及一相對的第二表面，還界定一第一開口 ；所述的第一表面上設(shè)有第一導(dǎo)電層，該第一導(dǎo)電層包括多個第一引腳，該第一引腳通過對應(yīng)于第一引腳的第一凸臺與第一焊墊電性連接，所述的第二表面上設(shè)有第二導(dǎo)電層，該第二導(dǎo)電層包含多個第二引腳，該多個第二引腳延伸入所述第一開口，通過對應(yīng)于第二引腳的第二凸塊與第二焊墊電性連接；所述的第二可撓性基材層位于所述的第一可撓性基材層上，具有第一表面及一相對的第二表面，該第二可撓性基材層的該第一表面面對該第一可撓性基材層的該第二表面，所述的第二可撓性基材層的該第一表面上界定一芯片接合區(qū)，位于所述第一開口內(nèi)，所述的第二可撓性基材層還界定一第二開口，位于該芯片接合區(qū)內(nèi)；所述的膠體，用以密封包覆該些第一凸塊與該些第一引腳電性接合部分以及該些第二凸塊與該些第二引腳電性結(jié)合部分。
專利摘要本實用新型公開了一種改良的芯片封裝結(jié)構(gòu)，包括芯片、第一可撓性基材層、第二可撓性基材層和膠體，所述的芯片包括一有源面，及設(shè)于該有源面上的多個第一焊墊和多個第二焊墊，所述的多個第一焊墊及多個第二焊墊分別設(shè)有多個第一凸塊及多個第二凸塊；所述的第一可撓性基材層具有第一表面及一相對的第二表面，還界定一第一開口；所述的膠體，用以密封包覆該些第一凸塊與該些第一引腳電性接合部分以及該些第二凸塊與該些第二引腳電性結(jié)合部分。由于采用上述結(jié)構(gòu)，即具有不同層引腳的芯片封裝結(jié)構(gòu)，即可達(dá)到電路設(shè)計的目的，為芯片的不同功能電路提供導(dǎo)電路徑。
文檔編號H01L23/49GK202384326SQ201120486678
公開日2012年8月15日 申請日期2011年11月30日 優(yōu)先權(quán)日2011年11月30日
發(fā)明者彭蘭蘭 申請人:彭蘭蘭