專(zhuān)利名稱(chēng)：溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型的實(shí)施例涉及半導(dǎo)體器件，更具體地，本實(shí)用新型的實(shí)施例涉及溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件。
技術(shù)背景目前，功率器件被廣泛應(yīng)用于開(kāi)關(guān)電源、汽車(chē)電子、エ業(yè)控制等領(lǐng)域。溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(Trench-gate M0SFET)由于提高了単位面積芯片內(nèi)的溝道總寬度，從而減小了漏源導(dǎo)通電阻Rds(on)而得到廣泛應(yīng)用。然而，在傳統(tǒng)的溝槽MOSFET器件中，存在擊穿電壓BV和導(dǎo)通電阻Rds (on)之間相互制約的問(wèn)題，提高擊穿電壓BV和降低導(dǎo)通電阻Rds (on)往往不能同時(shí)實(shí)現(xiàn)，這就導(dǎo)致器件在大電壓下工作時(shí)會(huì)有很大的能量損耗。

實(shí)用新型內(nèi)容針對(duì)現(xiàn)有技術(shù)中的一個(gè)或多個(gè)問(wèn)題，本實(shí)用新型的目的是提供一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，包括第一導(dǎo)電類(lèi)型的襯底；第一導(dǎo)電類(lèi)型的外延層，位于所述襯底上，且其摻雜濃度小于所述襯底的摻雜濃度；溝槽，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其未接觸所述襯底的表面；第一絕緣層，位于所述溝槽內(nèi)，且覆蓋所述溝槽的下部分內(nèi)表面；第二絕緣層，位于所述溝槽內(nèi)，且覆蓋所述溝槽的上部分內(nèi)表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度；多晶硅區(qū)域，位于所述溝槽內(nèi)，且下表面被所述第一絕緣層覆蓋，其側(cè)壁被所述第一絕緣層或第二絕緣層覆蓋；柵極，位于所述溝槽內(nèi)，從所述外延層的上表面垂直向所述外延層的下表面延イ申，且其側(cè)壁和下表面被所述第二絕緣層覆蓋；至少ー個(gè)第二導(dǎo)電類(lèi)型的柱狀結(jié)構(gòu)，位于所述外延層內(nèi)，且其側(cè)壁和下表面被所述外延層覆蓋，其中，所述至少ー個(gè)第二導(dǎo)電類(lèi)型的柱狀結(jié)構(gòu)沿外延層縱向排列；第二導(dǎo)電類(lèi)型的體區(qū)，其側(cè)壁和所述溝槽的相鄰側(cè)壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述體區(qū)的摻雜濃度大于所述柱狀結(jié)構(gòu)的摻雜濃度；第一導(dǎo)電類(lèi)型的重?fù)诫s區(qū)域，其位于所述體區(qū)內(nèi)且和所述溝槽的相鄰側(cè)壁相鄰，且其摻雜濃度大于所述外延層的摻雜濃度；和源扱，其位于所述體區(qū)內(nèi)，從所述外延層的上表面垂直向所述體區(qū)延伸，且與第一導(dǎo)電類(lèi)型的重?fù)诫s區(qū)域相接觸。依據(jù)本實(shí)用新型提出的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，可提高擊穿電壓和降低導(dǎo)通電阻。

下面的附圖表明了本實(shí)用新型的實(shí)施方式。這些附圖和實(shí)施方式以非限制性、非窮舉性的方式提供了本實(shí)用新型的一些實(shí)施例，其中圖I示意性地示出了依據(jù)本實(shí)用新型一實(shí)施例的N溝道溝槽MOSFET器件；[0007]圖2示意性地示出了依據(jù)本實(shí)用新型一優(yōu)選實(shí)施例的N溝道溝槽MOSFET器件；圖3示意性地示出了依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件；圖4示意性地示出了依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件；圖5示意性地示出了依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件；以及圖6示意性地示出了在生產(chǎn)制造中，依據(jù)本實(shí)用新型實(shí)施例的具有多個(gè)重復(fù)単元的N溝道溝槽MOSFET器件。
具體實(shí)施方式
以下將參照附圖更詳細(xì)地描述本實(shí)用新型。在各個(gè)附圖中，相同的元件采用類(lèi)似的附圖標(biāo)記來(lái)表示。為了清楚起見(jiàn)，附圖中的各個(gè)部分沒(méi)有按比例繪制。下面詳細(xì)說(shuō)明本實(shí)用新型實(shí)施例的新型溝槽MOSFET器件。在接下來(lái)的說(shuō)明中，一些具體的細(xì)節(jié)，例如實(shí)施例中的具體摻雜類(lèi)型，都用于對(duì)本實(shí)用新型的實(shí)施例提供更好的理解。本技術(shù)領(lǐng)域的技術(shù)人員可以理解，即使在缺少ー些細(xì)節(jié)或者其他方法、材料等結(jié)合的情況下，本實(shí)用新型的實(shí)施例也可以被實(shí)現(xiàn)。為減小擊穿電壓BV與導(dǎo)通電阻Rds (on)之間的矛盾，本實(shí)用新型提出了ー種新型的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)器件,其包括超結(jié)(super junction)結(jié)構(gòu)和容性耗盡(capacitively depleted)結(jié)構(gòu)。利用該包括超結(jié)結(jié)構(gòu)和容性耗盡結(jié)構(gòu)的溝槽MOSFET器件，可以有效減少擊穿電壓BV和導(dǎo)通電阻Rds (on)之間的矛盾，提高器件性倉(cāng)^:。在接下來(lái)的描述中，以N溝道溝槽MOSFET器件為例，對(duì)其結(jié)構(gòu)和性能進(jìn)行詳細(xì)描述。然而，本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，所述結(jié)構(gòu)和性能同樣適用于P溝道溝槽MOSFET器件，為避免累述，本實(shí)用新型不再詳細(xì)描述。圖I示出依據(jù)本實(shí)用新型一實(shí)施例的N溝道溝槽MOSFET器件。如圖I所示，所述N溝道溝槽MOSFET器件包括N+襯底100以及形成于N+襯底100上的N—外延層101。該N溝道溝槽MOSFET器件還包括溝槽102，其從所述N_外延層101的上表面垂直向下延伸至所述N+襯底100上方，且其未接觸所述N+襯底100的表面。溝槽102內(nèi)包括第一絕緣層103和第二絕緣層109，其分別覆蓋所述溝槽的下部分內(nèi)表面和上部分內(nèi)表面，其中，所述第一絕緣層103的厚度大于第二絕緣層109的厚度。溝槽102內(nèi)還包括多晶硅區(qū)域104，所述多晶硅區(qū)域104被所述第一絕緣層103完全覆蓋。溝槽102內(nèi)還包括柵極G，其從所述溝槽102的上表面垂直向下延伸至所述多晶硅區(qū)域104上方，且其側(cè)壁和下表面分別被所述第二絕緣層109和所述第一絕緣層103覆蓋。所述N溝道溝槽MOSFET器件還包括P型柱狀結(jié)構(gòu)105，其形成于所述N_外延層101內(nèi)，且其側(cè)壁和下表面被所述外延層101覆蓋。所述N溝道溝槽MOSFET器件還包括P型體區(qū)106，下表面覆蓋所述柱狀結(jié)構(gòu)的上表面且和所述外延層相接觸，其側(cè)壁和所述溝槽的相鄰側(cè)壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述P型體區(qū)106的濃度大于所述P型柱狀結(jié)構(gòu)105的濃度。所述N溝道溝槽MOSFET器件還包括位于所述P型體區(qū)106內(nèi)的P型重?fù)诫s區(qū)107，其未接觸P型體區(qū)106的表面，且所述P型重?fù)?、雜區(qū)107的摻雜濃度大于所述P型體區(qū)106。P型體區(qū)106內(nèi)還包括N型重?fù)诫s區(qū)108，其位于所述P型重?fù)诫s區(qū)107的上方且由所述N溝道溝槽MOSFET器件的上表面垂直向下延伸，所述N型重?fù)诫s區(qū)108與溝槽102的相鄰側(cè)壁相接觸，其中，所述N型重?fù)诫s區(qū)108的摻雜濃度大于所述N—外延層101的濃度。所述N溝道溝槽MOSFET器件還包括位于所述P型體區(qū)106內(nèi)的源極金屬接觸S，其從所述N_外延層101的上表面垂直向下延伸至和所述P型重?fù)诫s區(qū)107以及N型重?fù)诫s區(qū)108相接觸。對(duì)于傳統(tǒng)N溝道溝槽M0SFET，在截止?fàn)顟B(tài)下，源極S接地，漏極D加上正向電壓，所加電壓主要由P型體區(qū)和N型外延層所形成的PN結(jié)承擔(dān)。如圖I所示，依據(jù)該實(shí)施例的N溝道溝槽MOSFET器件具有由P型柱狀結(jié)構(gòu)105形成的超結(jié)結(jié)構(gòu)。由于設(shè)置了相對(duì)P型體區(qū)106濃度較低的P型柱狀結(jié)構(gòu)105，因此，P型柱狀結(jié)構(gòu)105和N—外延層101形成的PN結(jié)能承受較大的電壓，因而形成的擊穿電壓BV比傳統(tǒng)N溝道溝槽MOSFET的擊穿電壓BV增大。另ー方面，和傳統(tǒng)溝槽MOSFET相比，超結(jié)溝槽MOSFET的外延層摻雜濃度可以更高，因而，在導(dǎo)通狀態(tài)，傳導(dǎo)電流流過(guò)外延層時(shí)的導(dǎo)通電阻Rds(on)將更小。如圖I所示，依據(jù)該實(shí)施例的N溝道溝槽MOSFET器件具有由多晶硅區(qū)域104、第一絕緣層103以及f外延層101構(gòu)成的容性耗盡結(jié)構(gòu)。由MOS電容器原理可知，多晶硅區(qū)域104、第一絕緣層103以及N—外延層101構(gòu)成電容器，其中，多晶硅區(qū)域104和N—外延層101是該電容器的極板，第一絕緣層103是該電容器的電介質(zhì)。在圖I所示實(shí)施例中，將多晶硅區(qū)域104連接至源極，則當(dāng)漏極D加上正電壓，源極S連接至地吋，N_外延層101中將出現(xiàn)由多晶硅區(qū)域104、第一絕緣層103以及N_外延層101作用而形成的容性耗盡區(qū)域。該容性耗盡區(qū)域和P型體區(qū)106與N_外延層101以及P型柱狀結(jié)構(gòu)105與N_外延層101形成的PN結(jié)一起作用，使得在相同外加漏極電壓下，依據(jù)本實(shí)施例的器件內(nèi)的耗盡區(qū)域比傳統(tǒng)結(jié)構(gòu)器件的耗盡區(qū)域更寬，從而提高了擊穿電壓BV。另外，利用本實(shí)用新型提出的器件，N—外延層101的摻雜濃度可以更高，從而降低導(dǎo)通電阻，該作用在高電壓應(yīng)用場(chǎng)合尤其明顯。另夕卜，由于在溝槽中增加多晶硅區(qū)域，則由柵極、漏極以及N型外延層形成的寄生電容很小。優(yōu)選地，P型體區(qū)106、P型柱狀結(jié)構(gòu)105以及N_外延層101選擇合適的濃度與寬度，則在某一外加漏極電壓下，P型柱狀結(jié)構(gòu)105和多晶硅區(qū)域104之間的N_外延層101被完全耗盡，從而使器件獲得更大擊穿電壓BV。在圖I所示實(shí)施例中，多晶硅區(qū)域104連接至源極，并連接至地。但在其它實(shí)施例中，多晶硅區(qū)域104亦可單獨(dú)連接至一小于外加漏極電壓值的電壓。而對(duì)于P溝道溝槽MOSFET器件，多晶硅區(qū)域亦可單獨(dú)連接至一大于外加漏極電壓值的電壓。圖I所示實(shí)施例詳細(xì)描述了由P型體區(qū)106、P型重?fù)诫s區(qū)107、N型重?fù)诫s區(qū)108以及金屬源極S構(gòu)成的有源區(qū)的一種結(jié)構(gòu)，本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，即使改變P型體區(qū)106、P型重?fù)诫s區(qū)107、N型重?fù)诫s區(qū)108以及金屬源極S的形狀、結(jié)構(gòu)或相對(duì)位置，甚至在缺少P型重?fù)诫s區(qū)107的情況下，有源區(qū)仍然可由具有相同功能的結(jié)構(gòu)實(shí)現(xiàn)。圖2示出依據(jù)本實(shí)用新型一優(yōu)選實(shí)施例的N溝道溝槽MOSFET器件。和圖I所示實(shí)施例中的N溝道溝槽MOSFET器件相比，該優(yōu)選實(shí)施例的N溝道溝槽MOSFET器件中的P型柱狀結(jié)構(gòu)105、溝槽102以及多晶硅區(qū)域104深入N—外延層101至接近N—外延層101表面處，以使得耗盡區(qū)域縱向較大，從而獲得較大的擊穿電壓BV。圖3示出依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件。和圖I所示實(shí)施例相比，圖3所示實(shí)施例中的多晶娃區(qū)域104和柵極G的位置有所不同。具體地,如圖3所示，在溝槽102中填充第一絕緣層103和第二絕緣層109，其分別覆蓋所述溝槽的下部分內(nèi)表面和上部分內(nèi)表面，其中，所述第一絕緣層103的厚度大于第二絕緣層109的厚度。溝槽102中包括多晶硅區(qū)域104，其從所述N_外延層101的上表面垂直向下延伸，其下部分側(cè)壁和下表面被所述第一絕緣層103覆蓋，且其上部分側(cè)壁被所述第二絕緣層109覆蓋。溝槽102中還包括柵極G，其從所述K外延層101的上表面垂直向下延伸，其側(cè)壁被所述第一絕緣層103覆蓋，且其下表面被所述第二絕緣層109覆蓋。本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，圖f 3示出依據(jù)本實(shí)用新型實(shí)施例的兩種超結(jié)溝槽MOSFET器件結(jié)構(gòu)，該兩種結(jié)構(gòu)示出了溝槽內(nèi)包括的多晶硅區(qū)域和柵極的不同形狀或結(jié)構(gòu)。然而，該兩種結(jié)構(gòu)并不用于限制本實(shí)用新型，本技術(shù)領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，在改變多晶硅區(qū)域和柵極的形狀、結(jié)構(gòu)或相對(duì)位置的情況下，本實(shí)用新型亦可采用任何其它變形結(jié)構(gòu)得以實(shí)現(xiàn)。圖4示出依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件。如圖4所示，和圖I所示實(shí)施例相比，依據(jù)圖4所示實(shí)施例的N溝道溝槽MOSFET器件中包括多個(gè)多晶娃區(qū)域104，其位于溝槽102內(nèi)，且被第一絕緣層103覆蓋，多個(gè)多晶硅區(qū)域104沿溝槽縱向排 列。和前述原理相同，多個(gè)多晶硅區(qū)域104和第一絕緣層103以及N_外延層101之間形成電容器，從而產(chǎn)生容性耗盡區(qū)域。所述容性耗盡區(qū)域和P型體區(qū)106與N_外延層101以及P型柱狀結(jié)構(gòu)105與N_外延層101形成的PN結(jié)一起作用，使得在相同外加漏極電壓下，依據(jù)本實(shí)施例的器件內(nèi)的耗盡區(qū)域比傳統(tǒng)結(jié)構(gòu)器件的耗盡區(qū)域更寬，從而提高了擊穿電壓BV。圖5示出依據(jù)本實(shí)用新型另ー實(shí)施例的N溝道溝槽MOSFET器件。如圖5所示，和圖I所示實(shí)施例相比，依據(jù)圖5所示實(shí)施例的N溝道溝槽MOSFET器件中包括多個(gè)P型柱狀結(jié)構(gòu)105，其位于N—外延層101內(nèi)，且所有P型柱狀結(jié)構(gòu)105被N—外延層101覆蓋，多個(gè)P型柱狀結(jié)構(gòu)105沿溝槽縱向排列。多個(gè)柱狀結(jié)構(gòu)105和N_外延層101形成多個(gè)PN結(jié)，承受電壓，從而和傳統(tǒng)N溝道溝槽MOSFET器件相比，其提高了擊穿電壓BV。以上實(shí)施例以單元N溝道溝槽MOSFET器件為例，對(duì)其結(jié)構(gòu)和性能進(jìn)行了描述。圖6示出了在生產(chǎn)制造中，依據(jù)本實(shí)用新型實(shí)施例的具有多個(gè)重復(fù)単元的N溝道溝槽MOSFET器件，単元N溝道溝槽MOSFET器件的結(jié)構(gòu)和性能對(duì)其同樣適用。上述本實(shí)用新型的說(shuō)明書(shū)和實(shí)施方式僅僅以示例性的方式對(duì)本實(shí)用新型實(shí)施例的MOSFET器件及其制作方法進(jìn)行了說(shuō)明，并不用于限定本實(shí)用新型的范圍。對(duì)于公開(kāi)的實(shí)施例進(jìn)行變化和修改都是可能的，其他可行的選擇性實(shí)施例和對(duì)實(shí)施例中元件的等同變化可以被本技術(shù)領(lǐng)域的普通技術(shù)人員所了解。本實(shí)用新型所公開(kāi)的實(shí)施例的其他變化和修改并不超出本實(shí)用新型的精神和保護(hù)范圍。
權(quán)利要求1.一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，包括 第一導(dǎo)電類(lèi)型的襯底； 第一導(dǎo)電類(lèi)型的外延層，位于所述襯底上，且其摻雜濃度小于所述襯底的摻雜濃度；溝槽，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其未接觸所述襯底的表面； 第一絕緣層，位于所述溝槽內(nèi)，且覆蓋所述溝槽的下部分內(nèi)表面； 第二絕緣層，位于所述溝槽內(nèi)，且覆蓋所述溝槽的上部分內(nèi)表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度； 多晶硅區(qū)域，位于所述溝槽內(nèi)，且下表面被所述第一絕緣層覆蓋，其側(cè)壁被所述第一絕緣層或第二絕緣層覆蓋； 柵極，位于所述溝槽內(nèi)，從所述外延層的上表面垂直向所述外延層的下表面延伸，且其側(cè)壁和下表面被所述第二絕緣層覆蓋； 至少ー個(gè)第二導(dǎo)電類(lèi)型的柱狀結(jié)構(gòu)，位于所述外延層內(nèi)，且其側(cè)壁和下表面被所述外延層覆蓋，其中，所述至少ー個(gè)第二導(dǎo)電類(lèi)型的柱狀結(jié)構(gòu)沿外延層縱向排列； 第二導(dǎo)電類(lèi)型的體區(qū)，其側(cè)壁和所述溝槽的相鄰側(cè)壁相接觸，且體區(qū)的下表面距離外延層上表面的距離小于柵極下表面距離外延層上表面的距離，其中，所述體區(qū)的摻雜濃度大于所述柱狀結(jié)構(gòu)的摻雜濃度； 第一導(dǎo)電類(lèi)型的重?fù)诫s區(qū)域，其位于所述體區(qū)內(nèi)且和所述溝槽的相鄰側(cè)壁相，且其摻雜濃度大于所述外延層的摻雜濃度；和 源扱，其位于所述體區(qū)內(nèi)，從所述外延層的上表面垂直向所述體區(qū)延伸，且與第一導(dǎo)電類(lèi)型的重?fù)诫s區(qū)域相接觸。
2.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述多晶硅區(qū)域的上表面和所述溝槽的上表面重合。
3.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述多晶硅區(qū)域位于所述柵極下方，且其上表面被所述第一絕緣層覆蓋。
4.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述多晶硅區(qū)域的上表面被所述第二絕緣層覆蓋。
5.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述多晶硅區(qū)域連接至所述源扱。
6.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，當(dāng)所述第一導(dǎo)電類(lèi)型為N型時(shí)，所述多晶硅區(qū)域連接至低于漏極所加電位的低電位，當(dāng)所述第一導(dǎo)電類(lèi)型為P型時(shí)，所述多晶硅區(qū)域連接至高于漏極所加電位的高電位。
7.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述第一導(dǎo)電類(lèi)型的區(qū)域從所述外延層的上表面延伸至所述體區(qū)內(nèi)，且與所述溝槽的相鄰側(cè)壁接觸。
8.如權(quán)利要求I所述的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，其中，所述溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件還包括第二導(dǎo)電類(lèi)型的重?fù)诫s區(qū)域，其位于所述體區(qū)內(nèi)，且其濃度大于所述體區(qū)的濃度，且與所述源極相接觸。
專(zhuān)利摘要公開(kāi)了一種溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件。該器件包括襯底；外延層；溝槽；第一絕緣層，其覆蓋所述溝槽的下部分內(nèi)表面；第二絕緣層，其覆蓋所述溝槽的上部分內(nèi)表面和所述第一絕緣層，其中，所述第二絕緣層的厚度小于所述第一絕緣層的厚度；多晶硅區(qū)域，位于所述溝槽內(nèi)，且下表面被所述第一絕緣層覆蓋，其側(cè)壁被所述第一絕緣層或第二絕緣層覆蓋；柵極，其側(cè)壁和下表面被所述第二絕緣層覆蓋；至少一個(gè)柱狀結(jié)構(gòu)，位于所述外延層內(nèi)，且其側(cè)壁和下表面被所述外延層覆蓋，其中，所述至少一個(gè)柱狀結(jié)構(gòu)沿外延層縱向排列；體區(qū)；重?fù)诫s區(qū)域和源極。本實(shí)用新型提出的溝槽金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管器件，可提高擊穿電壓和降低導(dǎo)通電阻。
文檔編號(hào)H01L29/78GK202454560SQ20112053576
公開(kāi)日2012年9月26日 申請(qǐng)日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者唐納德·R·迪斯尼, 張磊, 李鐵生, 馬榮耀 申請(qǐng)人:成都芯源系統(tǒng)有限公司