專利名稱：晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及ー種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，特別是有關(guān)于ー種具有堆疊芯片及雙面重布線層的晶圓級(jí)半導(dǎo)體封裝構(gòu)造。
技術(shù)背景現(xiàn)今，半導(dǎo)體封裝產(chǎn)業(yè)為了滿足各種高密度封裝的需求，逐漸發(fā)展出各種不同型式的封裝構(gòu)造，其中各種不同的系統(tǒng)封裝(system in package, SIP)設(shè)計(jì)概念常用于架構(gòu)高密度封裝構(gòu)造，上述系統(tǒng)封裝又可再分為多芯片模塊(multi chip module,MCM)、封裝體上堆疊封裝體(package on package,POP)及封裝體內(nèi)堆疊封裝體(package in package,PIP)等。此外，也有為了縮小封裝構(gòu)造體積而產(chǎn)生的設(shè)計(jì)概念，例如晶圓級(jí)封裝構(gòu)造(waferlevel package, WLP)、芯片尺寸封裝構(gòu)造(chip scale package, CSP)以及無外引腳封裝構(gòu)造(quad-flat no-lead package, QFN)等。舉例來說，請(qǐng)參照?qǐng)DI所示，其掲示一種由現(xiàn)有晶圓級(jí)封裝構(gòu)造(WLP)構(gòu)成的封裝體上堆疊封裝體(POP)構(gòu)造，其包含一第一晶圓級(jí)封裝構(gòu)造100及一第二晶圓級(jí)封裝構(gòu)造200,其中所述第一晶圓級(jí)封裝構(gòu)造100包含一第一芯片11、一第一封裝膠材12、一第一重布線層(re-distributed layer, RDL) 13、數(shù)顆第一凸塊14及數(shù)個(gè)穿膠導(dǎo)通孔(throughmolding via, TMV) 15,所述穿膠導(dǎo)通孔15貫穿所述第一封裝膠材12,且其底端通過所述第一重布線層13電性連接所述第一凸塊14，及其頂端電性連接所述第一封裝膠材12上表面的數(shù)個(gè)轉(zhuǎn)接墊16;同時(shí)，所述第二晶圓級(jí)封裝構(gòu)造200包含一第二芯片21、一第二封裝膠材22、一第二重布線層23及數(shù)顆第二凸塊24。在組裝時(shí)，所述第二晶圓級(jí)封裝構(gòu)造200堆疊在所述第一晶圓級(jí)封裝構(gòu)造100的所述第一封裝膠材12上，且所述第二凸塊24電性連接所述轉(zhuǎn)接墊16。因此，所述第二芯片21可以通過所述第二重布線層23、第二凸塊24、轉(zhuǎn)接墊16、穿膠導(dǎo)通孔15、第一重布線層13及第ー凸塊14來形成ー輸入/輸出的電性連接路徑，以傳輸所述第二晶圓級(jí)封裝構(gòu)造200的電源、信號(hào)或做為接地用途。然而，上述現(xiàn)有晶圓級(jí)封裝構(gòu)造構(gòu)成的封裝體上堆疊封裝體構(gòu)造的問題在于雖然可以將ニ個(gè)或以上的晶圓級(jí)封裝構(gòu)造100、200堆疊在一起成為ー種微型化系統(tǒng)封裝(SIP)構(gòu)造，但是由于所述第一晶圓級(jí)封裝構(gòu)造100必需在所述第一封裝膠材12內(nèi)設(shè)置足夠數(shù)量的穿膠導(dǎo)通孔15以供對(duì)應(yīng)連接所述第二晶圓級(jí)封裝構(gòu)造200的第二凸塊24，因此所述第一封裝膠材12必需具備足夠的體積，這導(dǎo)致所述第一晶圓級(jí)封裝構(gòu)造100的整個(gè)體積無法被進(jìn)ー步縮小，不利于系統(tǒng)封裝構(gòu)造的微型化。反之，若要控制所述第一封裝膠材12僅具一有限體積，則所述第一封裝膠材12將無法設(shè)置太多的穿膠導(dǎo)通孔15，如此也將使所述第二晶圓級(jí)封裝構(gòu)造200的第二凸塊24數(shù)量受到限制，進(jìn)而影響系統(tǒng)封裝構(gòu)造所能提供的芯片計(jì)算能力。再者，受限于目前制作所述穿膠導(dǎo)通孔15的技術(shù)水平，其制作的良率也仍舊相對(duì)低落。結(jié)果，目前封裝產(chǎn)業(yè)已無法于有限的封裝空間內(nèi)再設(shè)計(jì)出比現(xiàn)有晶圓級(jí)封裝構(gòu)造的POP架構(gòu)具有更高電路布局密度的微型化系統(tǒng)封裝設(shè)計(jì)。故，有必要提供一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有技術(shù)所存在的問題。
實(shí)用新型內(nèi)容有鑒于此，本實(shí)用新型提供一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，以解決現(xiàn)有晶圓級(jí)封裝技術(shù)所存在的無法兼顧高電路布局密度及堆疊體積微型化的技術(shù)問題。本實(shí)用新型的主要目的在于提供一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其首先制作出具有堆疊芯片及雙面重布線層的半導(dǎo)體晶圓，接著再由重新布置(reconstitution)芯片位置的半導(dǎo)體晶圓切割出晶圓級(jí)封裝(wafer level package, WLP)的微型化封裝單元,各微型化封裝單元具有穿娃導(dǎo)通孔(through silicon via, TSV)及堆疊用重布線層,故可用來堆疊結(jié)合另一晶圓級(jí)封裝構(gòu)造，因此確實(shí)能利用堆疊芯片、穿硅導(dǎo)通孔及堆疊用重布線層來增加單一封裝構(gòu)造本身的電路布局密度、提高晶圓級(jí)封裝構(gòu)造的POP架構(gòu)的堆疊可行性，并進(jìn)而使晶圓級(jí)封裝構(gòu)造及其POP架構(gòu)的體積能順利實(shí)現(xiàn)輕薄短小化。為達(dá)成本實(shí)用新型的前述目的，本實(shí)用新型提供一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其中所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造包含一重布線層，具有數(shù)個(gè)重分布焊墊，以結(jié)合數(shù)個(gè)外部凸塊；一第一芯片，位于所述重布線層上，并具有數(shù)個(gè)第一穿硅導(dǎo)通孔及數(shù)個(gè)轉(zhuǎn)接凸塊，所述第一穿硅導(dǎo)通孔貫穿第一芯片，并電性連接在所述重布線層與所述轉(zhuǎn)接凸塊之間；一第二芯片，位于所述第一芯片上，并具有數(shù)個(gè)第二穿硅導(dǎo)通孔，所述第二穿硅導(dǎo)通孔貫穿第二芯片，并結(jié)合所述轉(zhuǎn)接凸塊；以及一堆疊用重布線層，位于所述第二芯片上，并具有數(shù)個(gè)堆疊用重分布焊墊，所述堆疊用重分布焊墊通過所述堆疊用重布線層向下電性連接所述第二穿硅導(dǎo)通孔。在本實(shí)用新型的一實(shí)施例中，所述第一芯片具有一朝上的第一有源表面、一朝下的第一背面，所述第一有源表面設(shè)有數(shù)個(gè)第一接墊以結(jié)合所述轉(zhuǎn)接凸塊，且所述第一接墊向下電性連接所述第一穿硅導(dǎo)通孔；或者，所述第一芯片具有一朝下的第一有源表面、一朝上的第一背面，所述第一背面設(shè)有數(shù)個(gè)第一接墊以結(jié)合所述轉(zhuǎn)接凸塊，且所述第一接墊向下電性連接所述第一穿硅導(dǎo)通孔。在本實(shí)用新型的一實(shí)施例中，所述第二芯片具有一朝下的第二有源表面、一朝上的第二背面，所述第二有源表面設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二接墊向上電性連接所述第二穿硅導(dǎo)通孔；或者，所述第二芯片具有一朝上的第二有源表面、一朝下的第二背面，所述第二背面設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二接墊向上電性連接所述第二穿硅導(dǎo)通孔。在本實(shí)用新型的一實(shí)施例中，所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造另包含一封裝膠材，所述封裝膠材包覆保護(hù)所述第一芯片及第ニ芯片。在本實(shí)用新型的一實(shí)施例中，所述封裝膠材內(nèi)另包含數(shù)個(gè)穿膠導(dǎo)通孔，所述穿膠導(dǎo)通孔貫穿所述封裝膠材，且電性連接在所述重布線層及堆疊用重布線層之間。在本實(shí)用新型的一實(shí)施例中，所述第一芯片及第ニ芯片之間另包含一粘著層。在本實(shí)用新型的一實(shí)施例中，所述堆疊用重布線層的堆疊用重分布焊墊另結(jié)合一附加封裝構(gòu)造的數(shù)個(gè)凸塊。在本實(shí)用新型的一實(shí)施例中，所述附加封裝構(gòu)造選自另一晶圓級(jí)半導(dǎo)體封裝構(gòu)
造。、、[0020]再者，本實(shí)用新型提供另ー種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其中所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造包含一重布線層，具有數(shù)個(gè)重分布焊墊，以結(jié)合數(shù)個(gè)外部凸塊；一第一芯片，位于所述重布線層上，并具有一第一有源表面、一第一背面及數(shù)個(gè)第ー穿硅導(dǎo)通孔，所述第一有源表面或第一背面朝上并設(shè)有數(shù)個(gè)第一接墊以結(jié)合數(shù)個(gè)轉(zhuǎn)接凸塊，所述第一穿硅導(dǎo)通孔貫穿第一芯片，及所述第一接墊通過所述第一穿硅導(dǎo)通孔向下電性連接至所述重布線層及其重分布焊墊；一第二芯片，位于所述第一芯片上，并具有一第二有源表面、一第二背面及數(shù)個(gè)第ニ穿硅導(dǎo)通孔，所述第二有源表面或第二背面朝上并設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二穿硅導(dǎo)通孔貫穿第二芯片，及所述第二接墊電性連接所述第二穿硅導(dǎo)通孔；一堆疊用重布線層，位于所述第二芯片上，并具有數(shù)個(gè)堆疊用重分布焊墊，所述堆疊用重分布焊墊通過所述堆疊用重布線層向下電性連接所述第二穿硅導(dǎo)通孔；以及一封裝膠材，所述封裝膠材包覆保護(hù)所述第一芯片及第ニ芯片。

圖I是ー種由現(xiàn)有晶圓級(jí)封裝構(gòu)造(WLP)構(gòu)成的封裝體上堆疊封裝體(POP)構(gòu)造的示意圖。圖2A、2B、2C、2D、2E、2F、2G及2H是本實(shí)用新型第一實(shí)施例晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法各步驟的流程示意圖。圖3是本實(shí)用新型第二實(shí)施例晶圓級(jí)半導(dǎo)體封裝構(gòu)造的剖視圖。
具體實(shí)施方式
為讓本實(shí)用新型上述目的、特征及優(yōu)點(diǎn)更明顯易懂，下文特舉本實(shí)用新型較佳實(shí)施例，并配合附圖，作詳細(xì)說明如下。再者，本實(shí)用新型所提到的方向用語，例如「上」、「下」、「前」、「后」、「左」、「右」、「內(nèi)」、「外」、「?jìng)?cè)面」等，僅是參考附加圖式的方向。因此，使用的方向用語是用以說明及理解本實(shí)用新型，而非用以限制本實(shí)用新型。請(qǐng)參照?qǐng)D2A至2H所示，其掲示本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造(wafer level package, WLP)的制造方法各步驟的示意圖，本實(shí)用新型將于下文利用圖2A至2H逐一詳細(xì)說明第一實(shí)施例各步驟的詳細(xì)加工處理過程，及各元件的細(xì)部構(gòu)造、組裝關(guān)系及其運(yùn)作原理。請(qǐng)參照?qǐng)D2A所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法首先是提供一半導(dǎo)體晶圓30，其中所述半導(dǎo)體晶圓30是以晶圓制造エ藝先在其第一表面加工形成表面電路層(未繪不)，以定義成一第一有源表面31,其中背對(duì)所述第一有源表面31的另ー表面則為ー第一背面32。所述半導(dǎo)體晶圓30在形成表面電路層后，基本上即可預(yù)定義出數(shù)個(gè)芯片，此時(shí)的芯片仍相互鄰接，尚未進(jìn)行分割單離。再者，所述半導(dǎo)體晶圓30 例如選自ー硅晶圓，但并不限于此。所述第一有源表面31的表面電路層具有數(shù)個(gè)第一接墊33,所述半導(dǎo)體晶圓30內(nèi)部具有數(shù)個(gè)第一穿娃導(dǎo)通孔(through silicon via, TSV) 34,所述第一穿硅導(dǎo)通孔34貫穿形成在所述半導(dǎo)體晶圓30的第一有源表面31及第一背面32之間。所述第一穿硅導(dǎo)通孔34的材質(zhì)可為銅、銀、金或鋁等。再者，所述數(shù)個(gè)第一接墊33也另結(jié)合數(shù)個(gè)轉(zhuǎn)接凸塊34,所述轉(zhuǎn)接凸塊34可選自錫凸塊、金凸塊、銅柱凸塊(Cu pillar bumps)或鎳柱凸塊。請(qǐng)參照?qǐng)D2B所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是對(duì)圖2A的半導(dǎo)體晶圓30進(jìn)行切割，以形成每個(gè)獨(dú)立単一的第一芯片36，另外準(zhǔn)備一承載板40 (如一支撐框和一保護(hù)膠帶)，但也可以使用其它等效支撐組件來替代。此時(shí)，利用機(jī)械手臂逐一吸取而將已各自獨(dú)立的第一芯片36依序重新布置(reconstitution)于此承載板40上，因而可以視為是轉(zhuǎn)而形成另ー個(gè)重新布置芯片位置的半導(dǎo)體晶圓。在切割后，每二相鄰第一芯片36之間各具有一間距。請(qǐng)參照?qǐng)D2C所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是另以相似圖2A及2B的步驟來預(yù)制另一重新布置芯片位置的半導(dǎo)體晶圓，其也具有 一承載板和數(shù)個(gè)各自獨(dú)立的第二芯片50，接著并將承載有所述第二芯片50的承載板及保護(hù)膠帶倒置，使所述第二芯片50向下對(duì)應(yīng)堆疊結(jié)合到各所述第一芯片36上。在本步驟中，所述第二芯片50具有一第二有源表面51、一第二背面52、數(shù)個(gè)第二接墊53及數(shù)個(gè)第二穿硅導(dǎo)通孔54，所述第二有源表面51上具有表面電路層及數(shù)個(gè)第二接墊53，所述第二芯片50內(nèi)部具有所述第二穿硅導(dǎo)通孔54，所述第二穿硅導(dǎo)通孔54貫穿形成在所述第二芯片50的第二有源表面51及第ニ背面52之間。所述第二穿硅導(dǎo)通孔54的材質(zhì)可為銅、銀、金或鋁等。所述第二芯片50的第二有源表面51朝下，及其第二背面52朝上，所述第二有源表面51通過所述第二接墊53焊接結(jié)合所述轉(zhuǎn)接凸塊34，以電性連接至所述第一芯片36。再者，所述第一芯片36及第ニ芯片50之間優(yōu)選另夾設(shè)有一粘著層55，以增加兩芯片之間的堆疊結(jié)構(gòu)強(qiáng)度。請(qǐng)參照?qǐng)D2D所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是對(duì)每二相鄰第一芯片36及第ニ芯片50的堆疊體之間的間距進(jìn)行注膠(molding)作業(yè)，以在所述間距位置形成一封裝膠材60。所述封裝膠材60例如為ー環(huán)氧樹脂層，其材料特別是可做為電路板絕緣層或封裝膠材的環(huán)氧樹脂化合物，但并不僅限于此。所述封裝膠材60可以絕緣的連接、支撐及包覆保護(hù)所述第一芯片36及第ニ芯片50，其中所述數(shù)個(gè)第ー芯片36及第ニ芯片50的堆疊體是概呈數(shù)組/矩陣狀(array)的等距排列在所述封裝膠材60中。請(qǐng)參照?qǐng)D2E所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是移除所述承載板40，以及在所述第一芯片36的第一背面32及所述封裝膠材60的同一側(cè)表面(下表面)上制做一重布線層(re-distributed layer, RDL) 70,所述重布線層70具有數(shù)個(gè)重分布焊墊71，以結(jié)合數(shù)個(gè)外部凸塊72。在本步驟中，所述重布線層70是由交替堆疊的數(shù)層絕緣層及線路層所共同構(gòu)成的。所述重布線層70由其最外側(cè)的絕緣層裸露出所述數(shù)個(gè)重分布焊墊71，所述重分布焊墊71的目的是用以重新安排所述第一芯片36的第一有源表面31的接墊位置以及擴(kuò)大其接墊間距。所述外部凸塊72形成在所述重分布焊墊71上，以做為信號(hào)、電源或接地的輸入/輸出端。請(qǐng)參照?qǐng)D2F所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是另外在所述第二芯片50的第二背面52及所述封裝膠材60的同一側(cè)表面(上表面)上制做一堆疊用重布線層80，所述堆疊用重布線層80具有數(shù)個(gè)堆疊用重分布焊墊81。在本步驟中，所述堆疊用重布線層80同樣也是由交替堆疊的數(shù)層絕緣層及線路層所共同構(gòu)成的。所述堆疊用重布線層80由其最外側(cè)的絕緣層裸露出所述數(shù)個(gè)堆疊用重分布焊墊81，所述堆疊用重分布焊墊81的目的是用以重新安排所述第二芯片50的第二有源表面51的接墊位置以及擴(kuò)大其接墊間距。請(qǐng)參照?qǐng)D2F所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法接著是對(duì)所述封裝膠材60進(jìn)行切割作業(yè)，以分離出數(shù)個(gè)晶圓級(jí)半導(dǎo)體封裝構(gòu)造300，其中姆一晶圓級(jí)半導(dǎo)體封裝構(gòu)造300包含一重布線層70、一第一芯片36、一第二芯片50、一堆疊用重布線層80及一封裝膠材60。所述重布線層70具有數(shù)個(gè)重分布焊墊71，以結(jié)合數(shù)個(gè)外部凸塊72。所述第一芯片36位于所述重布線層70上，并具有一朝上(或朝下)的第一有源表面31、一朝下(或朝上)的第一背面32及數(shù)個(gè)第一穿硅導(dǎo)通孔34，所述第一有源表面31 (或第一背面32)設(shè)有數(shù)個(gè)第一接墊33以結(jié)合數(shù)個(gè)轉(zhuǎn)接凸塊35，所述第一穿硅導(dǎo)通孔34貫穿第一芯片36，及所述第一接墊33通過所述第一穿硅導(dǎo)通孔34向下電性連接至所述重布線層70及其重分布焊墊71。所述第二芯片50位于所述第一芯片36上，并具有一朝下(或朝上)的第二有源表面51、一朝上(或朝下)的第二背面52及數(shù)個(gè)第二穿硅導(dǎo)通孔54，所述第二有源表面51 (或第二背面52)設(shè)有數(shù)個(gè)第二接墊53以結(jié)合所述第一芯片36的轉(zhuǎn)接凸塊35，所述第二穿硅導(dǎo)通孔54貫穿第二芯片50，及所述第二接墊53電性連接所述第二穿硅導(dǎo)通孔54。所述堆疊用重布線層80位于所述第二芯片50上，并具有數(shù)個(gè)堆疊用重分布焊墊81，所述堆疊用重分布焊墊81通過所述堆疊用重布線層80向下電性連接所述第二芯片50的第二穿硅導(dǎo)通孔54。所述封裝膠材60主要包覆保護(hù)所述第一芯片36及第二芯片50。請(qǐng)參照?qǐng)D2G所示，本實(shí)用新型第一實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造的制造方法最后是必要時(shí)，可以利用所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造300來堆疊結(jié)合另ー附加封裝構(gòu)造400，其中所述堆疊用重布線層80的堆疊用重分布焊墊81用以結(jié)合所述附加封裝構(gòu)造400的數(shù)個(gè)凸塊401，所述附加封裝構(gòu)造400可以選自另一晶圓級(jí)半導(dǎo)體封裝構(gòu)造(WLP)，但并不限于此類型的封裝構(gòu)造。在堆疊結(jié)合所述所述附加封裝構(gòu)造400后，所述附加封裝構(gòu)造400的芯片可以依序通過所述凸塊401、堆疊用重分布焊墊81、堆疊用重布線層80、第二穿硅導(dǎo)通孔54、第二有源表面51、第二接墊53、轉(zhuǎn)接凸塊35、第一接墊33、第一有源表面31、第一穿硅導(dǎo)通孔34、重布線層70、重分布焊墊71及外部凸塊72，來共同構(gòu)成ー電性導(dǎo)通路徑，以對(duì)所述附加封裝構(gòu)造400進(jìn)行傳輸電源、信號(hào)或做為接地用途。另ー方面，所述第二芯片50的第二有源表面51也通過其他的第二接墊53、轉(zhuǎn)接凸塊35、第一接墊33、第一有源表面31、第一穿硅導(dǎo)通孔34、重布線層70、重分布焊墊71及外部凸塊72，來共同構(gòu)成另一電性導(dǎo)通路徑，以對(duì)所述第二芯片50進(jìn)行傳輸電源、信號(hào)或做為接地用途。同時(shí)，所述第一芯片36的第一有源表面31也通過其他不同的第一穿硅導(dǎo)通孔34、重布線層70、 重分布焊墊71及外部凸塊72，來共同構(gòu)成又一電性導(dǎo)通路徑，以對(duì)所述第一芯片36進(jìn)行傳輸電源、信號(hào)或做為接地用途。請(qǐng)參照?qǐng)D3所示，本實(shí)用新型第二實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造及其制造方法相似于本實(shí)用新型第一實(shí)施例，并大致沿用相同元件名稱及圖號(hào)，但第二實(shí)施例的差異特征在于所述第二實(shí)施例的晶圓級(jí)半導(dǎo)體封裝構(gòu)造300進(jìn)ー步在所述封裝膠材60內(nèi)增設(shè)數(shù)個(gè)穿膠導(dǎo)通孔(through molding via, TMV) 61,所述穿膠導(dǎo)通孔61貫穿所述封裝膠材60,且其底端通過所述重布線層70電性連接所述外部凸塊72，及其頂端電性連接所述堆疊用重布線層80的堆疊用重分布焊墊81，并再進(jìn)一歩向上電性連接所述附加封裝構(gòu)造400的凸塊401及芯片。因此，所述穿膠導(dǎo)通孔61也能做為增加縱向上、下電性連接路徑的輔助手段。如上所述，相較于現(xiàn)有晶圓級(jí)封裝技術(shù)所存在的無法兼顧高電路布局密度及堆疊體積微型化的技術(shù)問題，圖2A至3的本實(shí)用新型主要是首先制作出具有堆疊芯片及雙面重布線層的半導(dǎo)體晶圓，接著再由重新布置(reconstitution)芯片位置的半導(dǎo)體晶圓切割出晶圓級(jí)封裝(WLP)的微型化封裝単元，各微型化封裝単元具有穿硅導(dǎo)通孔(TSV)及堆疊用重布線層，故可用來堆疊結(jié)合另一晶圓級(jí)封裝構(gòu)造，因此確實(shí)能利用堆疊芯片、穿硅導(dǎo)通孔及堆疊用重布線層來增加單一封裝構(gòu)造本身的電路布局密度、提高晶圓級(jí)封裝構(gòu)造的封裝體上堆疊封裝體(POP)架構(gòu)的堆疊可行性，并進(jìn)而使晶圓級(jí)封裝構(gòu)造及其POP架構(gòu)的體積能順利實(shí)現(xiàn)輕薄短小化。 本實(shí)用新型已由上述相關(guān)實(shí)施例加以描述，然而上述實(shí)施例僅為實(shí)施本實(shí)用新型的范例。必需指出的是，已公開的實(shí)施例并未限制本實(shí)用新型的范圍。相反地，包含于權(quán)利要求書的精神及范圍的修改及均等設(shè)置均包括于本實(shí)用新型的范圍內(nèi)。
權(quán)利要求1.一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造包含 一重布線層，具有數(shù)個(gè)重分布焊墊，以結(jié)合數(shù)個(gè)外部凸塊； 一第一芯片，位于所述重布線層上，并具有數(shù)個(gè)第一穿硅導(dǎo)通孔及數(shù)個(gè)轉(zhuǎn)接凸塊，所述第一穿硅導(dǎo)通孔貫穿第一芯片，并電性連接在所述重布線層與所述轉(zhuǎn)接凸塊之間； 一第二芯片，位于所述第一芯片上，并具有數(shù)個(gè)第二穿硅導(dǎo)通孔，所述第二穿硅導(dǎo)通孔貫穿第二芯片，并結(jié)合所述轉(zhuǎn)接凸塊；以及 一堆疊用重布線層，位于所述第二芯片上，并具有數(shù)個(gè)堆疊用重分布焊墊，所述堆疊用重分布焊墊通過所述堆疊用重布線層向下電性連接所述第二穿硅導(dǎo)通孔。
2.如權(quán)利要求I所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述第一芯片具有一朝上的第一有源表面、一朝下的第一背面，所述第一有源表面設(shè)有數(shù)個(gè)第一接墊以結(jié)合所述 轉(zhuǎn)接凸塊，且所述第一接墊向下電性連接所述第一穿硅導(dǎo)通孔；或者，所述第一芯片具有一朝下的第一有源表面、一朝上的第一背面，所述第一背面設(shè)有數(shù)個(gè)第一接墊以結(jié)合所述轉(zhuǎn)接凸塊，且所述第一接墊向下電性連接所述第一穿硅導(dǎo)通孔。
3.如權(quán)利要求I所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述第二芯片具有一朝下的第二有源表面、一朝上的第二背面，所述第二有源表面設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二接墊向上電性連接所述第二穿硅導(dǎo)通孔；或者，所述第二芯片具有一朝上的第二有源表面、一朝下的第二背面，所述第二背面設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二接墊向上電性連接所述第二穿硅導(dǎo)通孔。
4.如權(quán)利要求I所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造另包含一封裝膠材，所述封裝膠材包覆保護(hù)所述第一芯片及第ニ芯片。
5.如權(quán)利要求4所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述封裝膠材內(nèi)另包含數(shù)個(gè)穿膠導(dǎo)通孔，所述穿膠導(dǎo)通孔貫穿所述封裝膠材，且電性連接在所述重布線層及堆疊用重布線層之間。
6.如權(quán)利要求I所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述第一芯片及第ニ芯片之間另包含一粘著層。
7.如權(quán)利要求I所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述堆疊用重布線層的堆疊用重分布焊墊另結(jié)合一附加封裝構(gòu)造的數(shù)個(gè)凸塊。
8.如權(quán)利要求7所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述附加封裝構(gòu)造選自另一晶圓級(jí)半導(dǎo)體封裝構(gòu)造。
9.一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述晶圓級(jí)半導(dǎo)體封裝構(gòu)造包含 一重布線層，具有數(shù)個(gè)重分布焊墊，以結(jié)合數(shù)個(gè)外部凸塊； 一第一芯片，位于所述重布線層上，并具有一第一有源表面、一第一背面及數(shù)個(gè)第一穿硅導(dǎo)通孔，所述第一有源表面或第一背面朝上并設(shè)有數(shù)個(gè)第一接墊以結(jié)合數(shù)個(gè)轉(zhuǎn)接凸塊，所述第一穿硅導(dǎo)通孔貫穿第一芯片，及所述第一接墊通過所述第一穿硅導(dǎo)通孔向下電性連接至所述重布線層及其重分布焊墊； 一第二芯片，位于所述第一芯片上，并具有一第二有源表面、一第二背面及數(shù)個(gè)第二穿硅導(dǎo)通孔，所述第二有源表面或第二背面朝上并設(shè)有數(shù)個(gè)第二接墊以結(jié)合所述轉(zhuǎn)接凸塊，所述第二穿硅導(dǎo)通孔貫穿第二芯片，及所述第二接墊電性連接所述第二穿硅導(dǎo)通孔； 一堆疊用重布線層，位于所述第二芯片上，并具有數(shù)個(gè)堆疊用重分布焊墊，所述堆疊用重分布焊墊通過所述堆疊用重布線層向下電性連接所述第二穿硅導(dǎo)通孔；以及 一封裝膠材，所述封裝膠材包覆保護(hù)所述第一芯片及第ニ芯片。
10.如權(quán)利要求9所述的晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其特征在于所述封裝膠材內(nèi)另包含數(shù)個(gè)穿膠導(dǎo)通孔，所述穿膠導(dǎo)通孔貫穿所述封裝膠材，且電性連接在所述重布線層及堆疊用重布線層之間。
專利摘要本實(shí)用新型公開一種晶圓級(jí)半導(dǎo)體封裝構(gòu)造，其包含一重布線層，具有數(shù)個(gè)重分布焊墊，以結(jié)合數(shù)個(gè)外部凸塊；一第一芯片，位于所述重布線層上，并具有數(shù)個(gè)第一穿硅導(dǎo)通孔及數(shù)個(gè)轉(zhuǎn)接凸塊，所述第一穿硅導(dǎo)通孔貫穿第一芯片，并電性連接在所述重布線層與所述轉(zhuǎn)接凸塊之間；一第二芯片，位于所述第一芯片上，并具有數(shù)個(gè)第二穿硅導(dǎo)通孔，所述第二穿硅導(dǎo)通孔貫穿第二芯片，并結(jié)合所述轉(zhuǎn)接凸塊；及一堆疊用重布線層，位于所述第二芯片上，并具有數(shù)個(gè)堆疊用重分布焊墊，所述堆疊用重分布焊墊通過所述堆疊用重布線層向下電性連接所述第二穿硅導(dǎo)通孔。
文檔編號(hào)H01L23/28GK202394958SQ20112053878
公開日2012年8月22日 申請(qǐng)日期2011年12月20日 優(yōu)先權(quán)日2011年12月20日
發(fā)明者李淑華, 黃東鴻 申請(qǐng)人:日月光半導(dǎo)體制造股份有限公司