專利名稱：一種esd防護電阻的制作方法
技術領域：
本實用新型涉及半導體技術領域，特別涉及一種ESD防護用正溫度系數(shù)電阻。
背景技術：
隨著半導體工藝的等比例縮小，壓焊墊數(shù)量大幅度增加，輸出管等尺寸要求越來越小，這將導致輸出管的靜電放電(ESD)防護能力下降，此外，由于絕緣層上硅(SOI)工藝和未來超薄體技術的引入，單個輸出管的ESD防護能力將變得更小。為了增大ESD防護能力，通常采用雜質導電電阻與輸出管串聯(lián)的方法對輸出管進行保護。其雜質導電電阻主要通過硅化物阻擋層(SAB)防止形成硅化物的體硅雜質導電電 阻、絕緣層上硅雜質導電電阻、多晶硅雜質導電電阻。但是，采用雜質導電電阻于輸出管串聯(lián)的方法的缺點在于雜質導電電阻存在負溫度特性，在ESD電流較大時，電阻會突然變得非常小，失去ESD保護能力。
發(fā)明內容為了解決上述問題，本實用新型提出了一種利用第I隔離層、第II隔離層和第III隔離層提供的電學隔離和熱學隔離，使得當通過電阻的ESD電流越大時，電阻越大，電阻承載的電壓降越大，限流能力也越好的ESD防護電阻。本實用新型提供的ESD防護電阻包括電阻導電區(qū)、陽極、陰極、第I隔離層、第II隔離層、第III隔離層和襯底；所述電阻導電區(qū)包括電阻承載層和硅化物層，所述硅化物層附著于所述電阻承載層之上，所述硅化物層的一端設有陽極歐姆接觸區(qū)，所述硅化物層的另一端設有陰極歐姆接觸區(qū)，所述硅化物層于所述陽極歐姆接觸區(qū)和陰極歐姆接觸區(qū)之間形成硅化物層電阻區(qū)；所述陽極連接于所述陽極歐姆接觸區(qū)，所述陰極連接于所述陰極歐姆接觸區(qū)；所述第II隔離層環(huán)繞所述電阻導電區(qū)設置；所述第I隔離層附著于所述電阻承載層和所述第II隔離層之下；所述第III隔離層附著于所述硅化物層和所述第II隔離層之上，所述陽極和所述陰極分別從所述第III隔離層伸出；所述襯底附著于所述第I隔離層之下。作為優(yōu)選，所述第I隔離層和/或第II隔離層和/或第III隔離層由選自二氧化硅、玻璃、氮化硅、氮氧化硅、高介電常數(shù)介質材料、低介電常數(shù)介質材料中的一種或者幾種制成。作為優(yōu)選，所述電阻承載層由選自多晶硅、單晶硅、非晶硅中的一種制成。作為優(yōu)選，所述電阻承載層摻入P型和/或N型雜質。作為優(yōu)選，所述硅化物層由選自鈦硅化物、鈷硅化物、鎳硅化物中的一種制成。[0018]作為優(yōu)選，所述硅化物層電阻區(qū)的長寬比能夠調節(jié)，從而獲得需要的阻值。作為優(yōu)選，所述硅化物層電阻區(qū)的面積能夠調節(jié)，從而能夠在選定阻值條件下獲得需要的敏感電流。本實用新型提供的ESD防護電阻有益效果在于本實用新型提供的ESD防護電阻利用第I隔離層、第II隔離層和第III隔離層提供的電學隔離和熱學隔離，利用硅化物的正溫度系數(shù)特性，使得當通過電阻的ESD電流越大時，電阻越大，電阻承載的電壓降越大，限流能力也越好。

圖I為本實用新型實施例提供的ESD防護電阻的結構示意圖；圖2為本實用新型實施例提供的0. 35um工藝下柵長L對540um總柵寬PMOS管ESD防護能力的影響；圖3為本實用新型實施例提供的半導體載流子導電ESD防護電阻(SAB蓋住的N+攙雜多晶硅電阻)ESD IV特性曲線，半導體載流子導電ESD防護電阻長圖4為本實用新型實施例提供的多晶硅硅化物層導電ESD防護電阻ESD IV特性曲線，多晶硅硅化物層導電ESD防護電阻長lOOiim，寬20iim ;圖5本實用新型實施例提供的ESD防護電阻當硅化物層采用多晶硅時不同硅化物層寬度尺寸的20歐姆電阻ESD IV特性曲線；圖6為本實用新型實施例提供的ESD防護電阻在電路中應用的結構示意圖。
具體實施方式
為了深入了解本實用新型，
以下結合附圖及具體實施例對本實用新型進行詳細說明。參見附圖1，本實用新型提供的ESD防護電阻包括電阻導電區(qū)20、陽極51、陰極52、第I隔離層41、第II隔離層42、第III隔離層43和襯底30 ；電阻導電區(qū)20包括電阻承載層22和硅化物層21，硅化物層21附著于電阻承載層22之上，硅化物層21的一端設有陽極歐姆接觸區(qū)21a，硅化物層21的另一端設有陰極歐姆接觸區(qū)21b，硅化物層21于陽極歐姆接觸區(qū)21a和陰極歐姆接觸區(qū)21b之間形成硅化物層電阻區(qū)21c ；陽極51連接于陽極歐姆接觸區(qū)21a，陰極52連接于陰極歐姆接觸區(qū)21b ；第II隔離層42環(huán)繞電阻導電區(qū)20設置；第I隔離層41附著于電阻承載層22和第II隔離層42之下；第III隔離層43附著于硅化物層21和第II隔離層42之上，陽極51和陰極52分別從第III隔離層43伸出；襯底30附著于第I隔離層41之下。其中，第I隔離層41和/或第II隔離層42和/或第III隔離層43可以由選自二氧化硅、玻璃、氮化硅、氮氧化硅、高介電常數(shù)介質材料、低介電常數(shù)介質材料中的一種或者幾種制成。其中，電阻承載層可以選自多晶硅、單晶硅、非晶硅中的一種。[0038]其中，電阻承載層可以是摻入P型和/或N型雜質。其中，硅化物層可以選自鈦硅化物、鈷硅化物、鎳硅化物中的一種。其中，硅化物層電阻區(qū)21c的長寬比能夠調節(jié)，通過對硅化物層電阻區(qū)21c的長寬比進行調節(jié)，可以獲得需要的電阻值，并且，當硅化物層電阻區(qū)21c的長寬比確定后，通過調整硅化物層電阻區(qū)21c的面積，可以獲得最佳的通過電阻的敏感電流，從而為器件提供比值最適合的正溫度系數(shù)ESD防護電阻。圖2顯示了 0. 35um工藝下柵長L對540um總柵寬PMOS管ESD防護能力的影響，從圖中可以看出，即使中柵寬達到540um，PMOS的ESD防護能力也只能 達到0. 6A (合HBM人體放電模型900V)，當柵長采用0. 35um時，擊穿電壓只有9V，很容易發(fā)生ESD損壞問題。圖3、圖4、圖5是本實用新型實施例提供的ESD防護電阻的ESD特性。從圖3可以看出，雖然雜質導電電阻的陰極和陽極有時也會用硅化物解決電極的歐姆接觸問題，但由于這種電阻的電阻區(qū)依然是雜質導電電阻，仍然會導致電阻在ESD脈沖下發(fā)熱后出現(xiàn)本征電離、電阻阻值激烈下降的問題，如圖3所示，當電阻達到IA后，阻值會劇烈下降數(shù)倍，失去保護能力。與雜質導電電阻不同的，本實用新型除了歐姆接觸區(qū)使用硅化物外，整個電阻區(qū)都使用硅化物，由于硅化物的正溫度特性以及隔離層在瞬間的隔熱效果，可以使電阻在ESD瞬間發(fā)生正溫度系數(shù)的熱阻效應，ESD發(fā)生的時間越長、ESD電流越大，電阻的阻值越大，能提供的ESD保護能力越強，是一種在ESD脈沖下能進行有益地自我調整的智慧型電阻結構。從圖4和圖5可以看出，雖然在一定電流下本實用新型電阻阻值會劇烈增加，但同樣受此熱阻效應的影響，在電阻上的功率會劇烈增加，電阻能承受的電流較小，因此，使用本實用新型電阻時，必須要將電阻用在ESD全局保護電路里，并且確保流經(jīng)電阻的電流不會將電阻燒毀。進一步，從圖5可以看出，在一定阻值下，不同硅化物層寬度(圖中括號內數(shù)據(jù)，單位為微米)的ESD電流敏感值并不一樣，如硅化物層寬度為5um的電阻敏感電流約為0. 15A、IOum的約為0. 3A、20um的約為0. 7A，根據(jù)被保護器件的需求和全局保護結構的ESD防護特性，可選擇出合適的硅化物層長度、寬度尺寸，以提供更好的ESD保護能力，如假設需要保護的器件只有0. 2A的ESD防護能力，全局保護結構需要在保護電阻上產生7V電壓降才能達到所需ESD保護能力，選擇硅化物層寬度為20um的電阻則難于滿足需求，而5um的則更加合適。由于本實用新型電阻自身相對載流子導電電阻更容易燒毀，本實用新型在具體實施例中提供了圖6所示在電路中應用的結構，達到對本實用新型電阻興利除弊的效果。圖6中，以輸出端/雙向端PAD 108對地線GND施加正的ESD電壓為例，當輸出端/雙向端PAD 108對地線施加正的ESD電壓時，輸出端/雙向端PAD 108與VDD之間的輸出ESD保護結構(二極管)107導通，通過環(huán)線瀉流管(NM0S管)111 (環(huán)線瀉流管可為數(shù)個 數(shù)百個以提供充足的泄放ESD電流能力，本示例只象征性地畫了一個)將ESD電流瀉放到ESD測試系統(tǒng)的地線上，此時放置在輸出端或雙向端輸出MOS (金屬氧化物半導體)管203、203'的漏電極與本實用新型電阻結構之間的RC結構(由301'、302'組成)控制的輸出瀉流管結構105'在偵測到ESD電壓后擊穿，并被本實用新型提供的ESD防護電阻106限流，使得輸出管203、203'漏極電壓比輸出端/雙向端PAD 108低得多，保護了輸出管203、203'不被ESD電流燒毀。由于ESD電流主要經(jīng)過輸出ESD保護結構二極管107、環(huán)線瀉流管111通道釋放掉，經(jīng)過本實用新型電阻106的電流相對較小，不會發(fā)生燒毀問題。當單個環(huán)線瀉流管(NMOS管)111 ESD防護能力較弱時(如每個環(huán)線瀉流管111只能瀉放0. 5A)，可將各環(huán)線瀉流管111與一個阻值較小(如0. 25歐姆一 10歐姆)的本實用新型提供的ESD防護電阻110串聯(lián)，通過電阻平衡GND/VDD總線的寄生電阻，促進多個環(huán)線瀉流管111協(xié)同導通，防止單個環(huán)線瀉流管111承受電流過大出現(xiàn)燒毀問題。以上所述的具體實施方式
，對本實用新型的目的、技術方案和有益效果進行了進一步詳細說明，所應理解的是，以上所述僅為本實用新型的具體實施方式
而已，并不用于限制本實用新型，凡在本實用新型的精神和原則之內，所做的任何修改、等同替換、改進等，均應包含在本實用新型的保護范圍之內。
權利要求1.一種ESD防護電阻，其特征在于，包括電阻導電區(qū)、陽極、陰極、第I隔離層、第II隔離層、第III隔離層和襯底； 所述電阻導電區(qū)包括電阻承載層和硅化物層，所述硅化物層附著于所述電阻承載層之上，所述硅化物層的一端設有陽極歐姆接觸區(qū)，所述硅化物層的另一端設有陰極歐姆接觸區(qū)，所述硅化物層于所述陽極歐姆接觸區(qū)和陰極歐姆接觸區(qū)之間形成硅化物層電阻區(qū)； 所述陽極連接于所述陽極歐姆接觸區(qū)，所述陰極連接于所述陰極歐姆接觸區(qū)； 所述第II隔離層環(huán)繞所述電阻導電區(qū)設置； 所述第I隔離層附著于所述電阻承載層和所述第II隔離層之下； 所述第III隔離層附著于所述硅化物層和所述第II隔離層之上，所述陽極和所述陰極分別從所述第III隔離層伸出； 所述襯底附著于所述第I隔離層之下。
2.根據(jù)權利要求I所述的ESD防護電阻，其特征在于，所述第I隔離層和/或第II隔離層和/或第III隔離層由選自二氧化硅、玻璃、氮化硅、氮氧化硅、高介電常數(shù)介質材料、低介電常數(shù)介質材料中的一種或者幾種制成。
3.根據(jù)權利要求I所述的ESD防護電阻，其特征在于，所述電阻承載層由選自多晶硅、單晶硅、非晶硅中的一種制成。
4.根據(jù)權利要求3所述的ESD防護電阻，其特征在于，所述電阻承載層摻入P型和/或N型雜質。
5.根據(jù)權利要求I所述的ESD防護電阻，其特征在于，所述硅化物層由選自鈦硅化物、鈷硅化物、鎳硅化物中的一種制成。
6.根據(jù)權利要求I所述的ESD防護電阻，其特征在于，所述硅化物層電阻區(qū)的長寬比能夠調節(jié)，從而獲得需要的阻值。
7.根據(jù)權利要求I所述的ESD防護電阻，其特征在于，所述硅化物層電阻區(qū)的面積能夠調節(jié)，從而能夠在選定阻值條件下獲得需要的敏感電流。
專利摘要本實用新型公開了一種ESD防護電阻，屬于半導體技術領域。該ESD防護電阻包括電阻導電區(qū)、陽極、陰極、第Ⅰ隔離層、第Ⅱ隔離層、第Ⅲ隔離層和襯底。該ESD防護電阻利用第Ⅰ隔離層、第Ⅱ隔離層和第Ⅲ隔離層提供的電學隔離和熱學隔離，使得當通過電阻的ESD電流越大時，電阻越大，電阻承載的電壓降越大，限流能力也越好。
文檔編號H01L23/60GK202373579SQ20112056512
公開日2012年8月8日 申請日期2011年12月29日 優(yōu)先權日2011年12月29日
發(fā)明者曾傳濱, 李多力, 李晶, 海潮和, 羅家俊, 韓鄭生 申請人:中國科學院微電子研究所