專利名稱：半導(dǎo)體基板、半導(dǎo)體器件及半導(dǎo)體基板的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體基板、半導(dǎo)體器件及半導(dǎo)體基板的制造方法。
背景技術(shù)：
II-VI族化合物半導(dǎo)體、III-V族化合物半導(dǎo)體及IV-IV族化合物半導(dǎo)體等化合物半導(dǎo)體與由硅構(gòu)成的單體半導(dǎo)體相比，具有優(yōu)良的耐壓特性及高頻特性，開發(fā)出了使用上述化合物半導(dǎo)體的各種高性能電子器件。當(dāng)使上述化合物半導(dǎo)體進(jìn)行晶體生長時，使用GaAs塊(bulk)基板作為基板。然而，GaAs塊基板的價格高、散熱性差。因此,研究制造低價格的、具有優(yōu)良散熱特性的使用Si基板的電子器件。專利文獻(xiàn)I公開了當(dāng)將使用上述化合物半導(dǎo)體的電子器件制造在Si基板上時，通過將能夠與化合物半導(dǎo)體實現(xiàn)晶格匹配的Ge層設(shè)置為中間層，從而得到優(yōu)良的晶體薄膜。 另外，在非專利文獻(xiàn)I中公開了通過對外延生長在Si基板(襯底基板)上的Ge晶體薄膜進(jìn)行退火，從而能夠提高用作中間層的Ge晶體薄膜的晶體性。例如，在非專利文獻(xiàn)I中記載了在800 900°C的溫度范圍內(nèi)對選擇性生長的Ge晶體薄膜進(jìn)行退火，從而得到平均錯位密度為2. 3X IOW的Ge晶體薄膜。此處，平均錯位密度是晶格缺陷密度的一例。專利文獻(xiàn)I :特開昭61-094318號公報非專利文獻(xiàn)I :Hsin_Chiao Luan等著具有低線程錯位密度的高質(zhì)量娃上鍺外延層(High-quality Ge epilayers on Si with low threading-dislocation densities)，，，應(yīng)用物理學(xué)報(Appl. Phys. Lett.) 75 卷，2909 頁，1999 年

發(fā)明內(nèi)容
發(fā)明要解決的問題然而，在Si基板上生長作為中間層的Ge晶體，并在該Ge晶體上晶體生長化合物半導(dǎo)體的情形中，在化合物半導(dǎo)體的晶體生長過程中，Ge原子會擴散到正在生長中的化合物半導(dǎo)體中。另外，在化合物半導(dǎo)體進(jìn)行晶體生長之前實施的基板熱處理工序中，會引起從Ge晶體蒸發(fā)出Ge原子，在化合物半導(dǎo)體進(jìn)行晶體生長過程中，蒸發(fā)出的Ge原子會融入正在生長中的化合物半導(dǎo)體中?；衔锇雽?dǎo)體中的Ge原子起到了施主(Donor)的作用，降低了化合物半導(dǎo)體的電阻，因此，當(dāng)Ge原子向化合物半導(dǎo)體擴散時，使器件形成時所必需的高電阻半導(dǎo)體層難以進(jìn)行晶體生長。因此，也考慮了通過在Ge晶體與化合物半導(dǎo)體(例如GaAs)之間形成緩沖層，以防止Ge原子向化合物半導(dǎo)體擴散的結(jié)構(gòu)。然而，當(dāng)使Ge晶體進(jìn)行選擇性生長時，會在Ge晶體上形成傾斜晶面(facet)，因此，當(dāng)緩沖層在Ge晶體的傾斜晶面(不與Si基板的面相平行的面)處的晶體生長速度比在Ge晶體的水平晶面(與Si基板的面相平行的面)處的晶體生長速度更慢時，緩沖層在傾斜晶面處的厚度會小于緩沖層在水平晶面處的厚度。如果不能使傾斜晶面處的緩沖層足夠厚，緩沖層就不能充分抑制從傾斜晶面處的Ge晶體向化合物半導(dǎo)體發(fā)生Ge原子擴散。另一方面，如果通過延長緩沖層的生長時間而使傾斜晶面處的緩沖層的厚度足夠大，則會使臺狀的緩沖層的水平晶面的面積變小，從而造成使可供形成化合物半導(dǎo)體的區(qū)域減少的問題。為了解決上述問題，提供了一種半導(dǎo)體基板，包括襯底基板、形成于襯底基板上的第一晶體層、覆蓋第一晶體層的第二個晶體層、與第二晶體層相接觸形成的第三晶體層；第一晶體層具有面方向與襯底基板與第一晶體層相接觸面相同的第一晶體面，以及具有與第一晶體面不同面方向的第二晶體面；第二晶體層具有面方向與第一晶體面相同的第三晶體面，以及面方向與第二晶體面相同的第四晶體面；第三晶體層分別與第三晶體面及第四晶體面的至少一部分相接觸；第二晶體層與第二晶體面相接觸區(qū)域的厚度相對于第二晶體層與第一晶體面相接觸區(qū)域的厚度的比值大于第三晶體層與第四晶體面相接觸區(qū)域的厚度相對于第三晶體層與第三晶體面相接觸區(qū)域的厚度的比值。該半導(dǎo)體基板可以具有形成在襯底基板上并到達(dá)襯底基板的開口，并可以進(jìn)一步包括抑制第一晶體層的晶體生長的抑制體；第一晶體層可以形成于開口內(nèi)部。作為一例，第 一晶體層的組成為 CxSiyGezSrvx_y_z(0 彡 x < 1、0 彡 y < 1、0 < z 彡 I 且 0 < x+y+z ( I)。作為一例，第三晶體層為包含As原子的III-V族化合物半導(dǎo)體。作為一例，第二晶體層的組成為 AlaGabIncAsdPe(0 彡 a < 1、0 彡 b < 1、0 < c 彡 Ua+b+c = 1、0 彡 d < 1、0 < e 彡 I且 d+e = I),第三晶體層的組成為 AlfGagInhAsiPj(0 ^ f ^ 1、0 ^ g ^ 1、0 ^ h < l>f+g+h=1、0 < i 彡 1、0 彡 j < I 且 i+j = I)。該半導(dǎo)體基板進(jìn)一步具有形成在第三晶體層上的第四晶體層，第四晶體層可以包括從由GaAs層、AlGaAs層、InGaAs層、InGaP層及AlInGaP層構(gòu)成的組中選出的至少兩個層。該半導(dǎo)體基板可以在第一晶體層上，沿第二晶體層及第三晶體層的層疊方向具有多個 由第二晶體層及第三晶體層構(gòu)成的層疊體。在本發(fā)明第二形態(tài)中提供了一種半導(dǎo)體器件，具有上述半導(dǎo)體基板，并在第四晶體層上形成半導(dǎo)體元件。在本發(fā)明第三形態(tài)中提供了一種半導(dǎo)體基板的制造方法，包括在襯底基板上形成第一晶體層的步驟；使覆蓋第一晶體層的第二晶體層進(jìn)行外延生長的步驟；使與第二晶體層相接觸的第三晶體層進(jìn)行外延生長的步驟；第一晶體層具有面方向與襯底基板與第一晶體層相接觸面相同的第一晶體面，以及具有與第一晶體面不同的面方向的第二晶體面；第二晶體層具有面方向與第一晶體面相同的第三晶體面，以及面方向與第二晶體面相同的第四晶體面；在使第二晶體層進(jìn)行外延生長的步驟以及使第三晶體層進(jìn)行外延生長的步驟中，使分別與第三晶體面及第四晶體面的至少一部分相接觸的第三晶體層進(jìn)行外延生長；第二晶體層在第二晶體面處的生長速度相對于第二晶體層在第一晶體面處的生長速度的比值大于第三晶體層在第四晶體面處的生長速度相對于第三晶體層在第三晶體面處的生長速度的比值。在形成第一晶體層的步驟中，可以在700°C以上950°C以下對第一晶體層進(jìn)行退火。


圖IA表示半導(dǎo)體基板100的部分區(qū)域的截面；圖IB為放大表示圖IA中的B部的截面圖；圖2A表示半導(dǎo)體基板100的制造過程中的部分區(qū)域的截面；
圖2B表示半導(dǎo)體基板100的制造過程中的部分區(qū)域的截面；圖3表示半導(dǎo)體器件200的部分區(qū)域的截面；圖4表示半導(dǎo)體器件300的部分區(qū)域的截面；圖5A為表示實施例I中的半導(dǎo)體基板的雜質(zhì)深度輪廓的SIMS數(shù)據(jù)；圖5B為表示比較例I中的半導(dǎo)體基板的雜質(zhì)深度輪廓的SMS數(shù)據(jù)；圖6表示實施例I中的半導(dǎo)體基板的截面形狀；圖7表示實施例2中的半導(dǎo)體基板的截面形狀。
具體實施方式

以下，通過發(fā)明的實施形態(tài)對本發(fā)明進(jìn)行說明。圖IA為表示半導(dǎo)體基板100部分截面概要的截面圖，圖IB為放大表示圖IA中的B部的截面圖。半導(dǎo)體基板100包括襯底基板102、抑制體104、第一晶體層108、第二晶體層114及第三晶體層120。襯底基板102在表面上具有硅。例如，襯底基板102為Si晶圓或SOI (Silicon on Insulator，絕緣襯底上的硅)基板。襯底基板可以采用以襯底基板表面的硅的主面為(100)面的基板，或者采用使生長面從(100)面錯開的偏移基板。抑制體104抑制第一晶體層108的晶體生長。抑制體104例如為氧化硅、氮化硅或氮氧化硅。抑制體104形成于襯底基板102上。在抑制體104中形成到達(dá)襯底基板102的開口 106。第一晶體層108形成于開口 106內(nèi)部的襯底基板102上。第一晶體層108與襯底基板102表面的硅實現(xiàn)晶格匹配或準(zhǔn)晶格匹配。第二晶體層114形成于第一晶體層108上，覆蓋第一晶體層108。即第二晶體層114與第一晶體層108和襯底基板102相接觸面以外的全部面相接觸。第三晶體層120接合形成于第二晶體層114上。第一晶體層108具有第一晶體面110及第二晶體面112。作為一例，第一晶體面110的面方向與襯底基板102表面的面方向相同。第一晶體面110可以與襯底基板102的表面平行。第二晶體面112具有與第一晶體面110不同的面方向。第二晶體面112不與襯底基板102的表面平行。第一晶體面110的面積小于第一晶體層108與襯底基板102相接觸區(qū)域的面積。作為一例，第一晶體層108具有面方向彼此不同的多個第二晶體面112。當(dāng)?shù)谝痪w層108與襯底基板102相接觸區(qū)域為長方形時，第一晶體層108具有與第一晶體面110的四邊以及與襯底基板102相接觸區(qū)域的四邊相接觸的四個第二晶體面112。第二晶體層114具有第三晶體面116及第四晶體面118。第三晶體面116的面方向與第四晶體面118的面方向不同。第三晶體面116的面方向與第一晶體面110的面方向相同。第四晶體面118的面方向與第二晶體面112的面方向相同。第三晶體層120與第二晶體層114的第三晶體面116及各個第四晶體面118的至少部分區(qū)域相接觸。第二晶體層114覆蓋第一晶體層108。在第二晶體層114的表面上形成有與第一晶體面110對應(yīng)的第三晶體面116和與第二晶體面112對應(yīng)的第四晶體面118。第二晶體層114具有與多個第二晶體面112分別對應(yīng)的第四晶體面118。第二晶體層114與第二晶體面112相接觸區(qū)域的厚度相對于第二晶體層114與第一晶體面110相接觸區(qū)域的厚度的比值大于第三晶體層120與第四晶體面118相接觸區(qū)域的厚度相對于第三晶體層120與第三晶體面116相接觸區(qū)域的厚度的比值。此處，晶體層的厚度是指在晶體層所具有的第一面和與第一面相對向的第二面的垂直方向上，第一面與第二面之間的距離。另外，半導(dǎo)體基板100可以在第三晶體層120與第四晶體面118之間具有其他層。在此情形中，第三晶體層120的厚度為第三晶體層120與其他層相接觸區(qū)域的厚度。在第一晶體層108上外延生長第二晶體層114時的第二晶體層114在第二晶體面112處的生長速度相對于第二晶體層114在第一 晶體面110處的生長速度的比值大于在第二晶體層114上外延生長第三晶體層120時的第三晶體層120在第四晶體面118處的生長速度相對于第三晶體層120在第三晶體面116處的生長速度的比值。即當(dāng)外延生長的生長時間相同時，如果生長速度不同，外延生長的層的厚度也會不同。第二晶體層114與第一晶體面110相接觸區(qū)域的厚度設(shè)為dl，第二晶體層114與第二晶體面112相接觸區(qū)域的厚度設(shè)為d2，第三晶體層120與第三晶體面116相接觸區(qū)域的厚度設(shè)為d3，第三晶體層120與第四晶體面118相接觸區(qū)域的厚度設(shè)為d4，則滿足(d2/dl)> (d4/d3)的關(guān)系。通過使厚度dl、d2、d3及d4滿足上述關(guān)系，能夠防止第一晶體層108所包含的原子向第三晶體層120上形成的化合物半導(dǎo)體層進(jìn)行內(nèi)部擴散。第一晶體層108 例如為 CxSiyGezSnm (0 彡 x<l、0 彡 y<l、0<z 彡 I 且0< x+y+z ( I)。第一晶體層108優(yōu)選為SiyGez (0 <y<l且0<z；^l),更優(yōu)選為Ge。第一晶體層108可以通過例如將抑制體104作為掩模的選擇性外延生長而形成。對于外延生長，可以使用化學(xué)氣相沉積法(Chemical Vapor Deposition,以下記為CVD法)、金屬有機化合物化學(xué)氣相沉淀法(Metal-Organic Chemical Vapor Deposition,以下記為MOCVD法)或分子束外延生長法(Molecular Beam Epitaxy,以下記為MBE法)。第一晶體層108最好在晶格缺陷移動到例如第二晶體面112的溫度和時間內(nèi)進(jìn)行退火。通過使晶格缺陷移動到第二晶體面112，從而提高了第一晶體層108的晶體性。第二晶體層 114 例如為 AlaGabIncAsdPe (0 彡 a<l、0 彡 b<l、0<c<l、a+b+c=1、0彡d < 1、0 < e彡I且d+e = I)。第二晶體層114最好與第一晶體層108晶格匹配或準(zhǔn)晶格匹配。當(dāng)?shù)诙w層114包含V族元素中的P原子時，第二晶體層114容易生長在第一晶體層108上形成的傾斜晶面(第二晶體面112)上。由于第二晶體層114容易生長在第二晶體面112上，因此，能夠在將第二晶體層114與第一晶體面110相接觸區(qū)域的厚度保持得很小的同時，使第二晶體層114與第二晶體面112相接觸區(qū)域的厚度達(dá)到抑制第一晶體層108中包含的Ge原子經(jīng)第二晶體面112進(jìn)行蒸發(fā)或擴散的厚度。第二晶體層114可以與第一晶體層108相接觸形成，也可以借由中間層形成。中間層例如為低溫生長緩沖層。通過將低溫生長緩沖層用作中間層，能夠避免第一晶體層108的分解，以及與原料氣體的反應(yīng)。低溫生長緩沖層的生長溫度最好為600°C以下。第三晶體層120例如為包含As原子的III-V族化合物半導(dǎo)體。第三晶體層120例如為 AlfGagInhAsiPj (0 彡 f 彡 1、0 彡 g 彡 1、0 彡 h < Uf+g+h = 1、0 < i 彡 1、0 彡 j < I且i+j = I)。第三晶體層120與第二晶體層114相比，最好具有接近GaAs的晶格常數(shù)。由于第三晶體層120容易與GaAs實現(xiàn)晶格匹配，因此適于使GaAs在第三晶體層120上進(jìn)行晶體生長。然而，由于是包含As原子的III-V族化合物半導(dǎo)體，因此難以形成在傾斜晶面(第四晶體面118)上。然而，由于第四晶體面118與第一晶體面110之間形成有第二晶體層114，因此能夠抑制第一晶體層108包含的Ge原子的蒸發(fā)或擴散。第二晶體層114及第三晶體層120的組分中的d、e、i及j的值最好為d = 0、e =l、i = l、j = O。即第二晶體層114最好為AlaGabIncP,第三晶體層120最好為AlfGagInhAs。第二晶體層114的厚度最好為Inm以上500nm以下。第三晶體層120的厚度最好為Inm以上500nm以下。通過將第二晶體層114或第三晶體層120設(shè)置為Inm以上的膜厚，由于第一晶體層108的傾斜晶面(第二晶體面112)被足夠厚的晶體層覆蓋，因此能夠抑制Ge原子的蒸發(fā)及擴散。通過將第二晶體層114或第三晶體層120的膜厚設(shè)置為500nm以下，能夠限制包含第二晶體層114及第 三晶體層120的層疊膜整體的膜厚，從而能夠抑制原料成本。另外，能夠在器件加工工藝的抗蝕劑涂布工序或曝光工序中，抑制由于層疊膜的膜厚過厚所引起的不良。通過在第一晶體層108上形成傾斜晶面(第二晶體面112)，使與第一晶體層108的主面相平行的面的面積與開口 106的底面積相比變小。因此，當(dāng)包含第二晶體層114及第三晶體層120的層疊膜的總計膜厚變厚時，使得與主面相平行的面的面積會進(jìn)一步變小，使得用于器件制作的有效利用面積變小。通過將第二晶體層114的膜厚及第三晶體層120的膜厚分別設(shè)置為500nm以下,最好為IOOnm以下,從而能夠抑制與襯底基板102的主面相平行的面的面積減少。由于第二晶體層114容易生長在第一晶體層108的傾斜晶面(第二晶體面112)上，因此，如果膜厚過厚，傾斜晶面部就會從與襯底基板102的主面相平行的面(第三晶體面116)翹起，使第二晶體層114的形狀錯亂。通過將第二晶體層114的膜厚設(shè)置為500nm以下，最好為IOOnm以下，能夠抑制第二晶體層114的形狀錯亂。第三晶體層120包含V族元素中的As，容易生長在與襯底基板102的主面相平行的面(第三晶體面116)上。因此，能夠使發(fā)揮器件有源區(qū)功能的功能層的生長所必需的、與襯底基板102的主面相平行的面進(jìn)行平坦生長，從而能夠補償由第二晶體層114產(chǎn)生的厚度不均勻性。作為一例，通過將第三晶體層120的膜厚設(shè)定為Inm以上，能夠補償由第二晶體層114產(chǎn)生的厚度不均勻性，使第三晶體層120的表面變得平坦。另外，通過將第三晶體層120的膜厚設(shè)定為500nm以下,最好為IOOnm以下,能夠抑制包含第二晶體層114及第三晶體層120的膜厚，從而能夠抑制功能層的生長所必需的、與襯底基板102的主面相平行的面的面積減少。另外，第二晶體層114的膜厚及第三晶體層120的膜厚可以對應(yīng)于開口 106的大小及制作的器件的大小進(jìn)行調(diào)節(jié)，從而能夠?qū)崿F(xiàn)最優(yōu)化。當(dāng)在抑制體104的開口 106內(nèi)部形成Ge層作為第一晶體層108時，由于Si晶體與Ge晶體的晶格常數(shù)及熱膨脹系數(shù)等物性值不同，因此容易在Ge晶體中發(fā)生錯位等晶體缺陷。此處，如果減小開口 106，并減小在內(nèi)部形成的Ge層的平面積，則會減輕晶格常數(shù)差或熱膨脹系數(shù)差的影響，從而不容易發(fā)生錯位。即使在Ge層形成后進(jìn)行退火，由于Ge層的平面積很小，從而也易于減少錯位。此處，開口 106的底面積優(yōu)選為Imm2以下。開口 106的底面積更好為25 U m2以上2500 u m2以下。如果開口 106的底面積小于25 ym2，則會使可供制作電子元件或光元件的面積變少，因此不是優(yōu)選的。第二晶體層114或第三晶體層120可以形成在抑制體104上。另外，半導(dǎo)體基板100也可以不具有抑制體104及開口 106。
另外，當(dāng)在襯底基板102上使第一晶體層108、第二晶體層114及第三晶體層120依次進(jìn)行CVD生長時，如果使用Si基板作為襯底基板102，則可以使用使生長面從Si (100)面稍微錯開的偏移基板。使用偏移基板，在抑制反相疇發(fā)生這一點上是優(yōu)選的。但是，當(dāng)襯底基板102使用偏移基板時，如果將第二晶體層114和第三晶體層120進(jìn)行逐層層疊，當(dāng)層疊較厚的第二晶體層114時的邊緣翹起量在不同方向上存在差異時，會對層疊器件結(jié)構(gòu)后的器件工藝造成惡劣影響。通過將第二晶體層114與第三晶體層120進(jìn)行反復(fù)層疊而成的多層結(jié)構(gòu)能夠抑制邊緣部的翹起。以下，對半導(dǎo)體基板100的制造方法進(jìn)彳丁說明。圖2A及圖2B表不半導(dǎo)體基板100的制造過程中的半導(dǎo)體基板100的部分區(qū)域的截面。如圖2A所示，在襯底基板102上形成抑制體104，在抑制體104中形成到達(dá)襯底基板102的開口 106。然后，在開口 106內(nèi)部的襯底基板102上形成第一晶體層108。此后，如圖2B所示，使覆蓋第一晶體層108的第二晶體層114進(jìn)行外延生長。此后，使第三晶體層120與第二晶體層114相接地進(jìn)行外延生長，從而能夠制造圖IA所示半導(dǎo)體基板100。此處，在使第二晶體層114及第三晶體層120進(jìn)行生長的步驟中，第二晶體層114在第二晶體面112處的生長速度相對于第二晶體層114在第一晶體面110處的生長速度的比值大于第三晶體層120在第四晶體面118處的生長速度相對于第三晶體層120在第三晶體面116處的生長速度的比值，在此生長條件下進(jìn)行外延生長。在形成Ge層作為第一晶體層108的步驟中，可以使用以GeH4為原料氣體的化學(xué)氣相沉積法。接下來，通過對第一晶體層108進(jìn)行退火以減少晶體缺陷。作為一例，能夠在使第一晶體層108進(jìn)行外延生長的氣相生長裝置內(nèi)，在第一晶體層108的外延生長后繼續(xù)進(jìn)行退火。最好以能夠使內(nèi)部晶體缺陷移動到例如第二晶體面112的溫度和時間對第一晶體層108進(jìn)行退火。退火的溫度和時間根據(jù)第一晶體層108的大小進(jìn)行優(yōu)化。當(dāng)?shù)谝痪w層108為Ge層時，優(yōu)選的退火溫度為700°C以上950°C以下。如果退火溫度低于700°C，則不能使晶體缺陷進(jìn)行充分移動，需要很長的時間才能減少錯位。如果退火溫度高于950°C，則容易使第一晶體層108發(fā)生分解或蒸發(fā)，因此不是優(yōu)選的。對第一晶體層108進(jìn)行退火的溫度更優(yōu)為750°C以上900°C以下。在750°C以上900°C以下對第一晶體層108進(jìn)行退火，能夠減少晶體中的錯位，并抑制第一晶體層108的形狀錯亂。另外，即使通過反復(fù)溫度變化的循環(huán)退火也能減少錯位。用于退火的熱源可以使用電阻加熱式或高頻感應(yīng)加熱式的晶圓保持架。另外，也可以使用由紅外線進(jìn)行的燈具加熱。當(dāng)進(jìn)行循環(huán)退火時，采用燈具加熱方式能夠以較短的循環(huán)進(jìn)行退火。可以使用MOCVD法或MBE法使第二晶體層114及第三晶體層120進(jìn)行外延生長。當(dāng)使用MOCVD法形成第二晶體層114時，將PH3用作至少一種原料。通過將PH3作為至少一種原料，能夠?qū)⒑蠵原子的第二晶體層114形成在第一晶體層108上，從而使第一晶體層108所包含的Ge層很難發(fā)生分解，從而得到良好的異質(zhì)結(jié)界面。為了形成第三晶體層120，將AsH3用作至少一種原料。通過將AsH3用作至少一種原料，能夠?qū)⒑蠥s的第三晶體層120形成于第二晶體層114上，從而得到雜質(zhì)較少、質(zhì)量優(yōu)良的晶體。第二晶體層114及第三晶體層120的生長溫度優(yōu)選為450°C以上700°C以下。、如果第二晶體層114及第三晶體層120的生長溫度低于450°C，則難以得到良好的晶體質(zhì)量，如果高于700°C，則會使第一晶體層108所包含的Ge原子容易融入在第三晶體層120之上形成的化合物半導(dǎo)體中，因此不是優(yōu)選的。圖3表示半導(dǎo)體器件200的部分區(qū)域的截面。半導(dǎo)體器件200具有在半導(dǎo)體基板100的第三晶體層120上形成的第四晶體層202。第四晶體層202可以為從由GaAs層、AlGaAs層、InGaAs層、InGaP層及AlInGaP層構(gòu)成的組中選擇的至少兩個層。第四晶體層202最好包含至少一層載流子濃度為IXlO17cnT3以下的半導(dǎo)體層。第四晶體層202最好包含至少一層Ge原子濃度為lX1017cm_3以下的半導(dǎo)體層。 通過加工第四晶體層202，能夠形成所需的半導(dǎo)體元件。半導(dǎo)體元件例如為電子元件或光元件。電子元件例如為J1BT。光元件例如為發(fā)光元件或受光元件。也可以將光元件與電子元件混合而形成半導(dǎo)體元件。在圖3中例示了異質(zhì)結(jié)雙極型晶體管(HeterojunctionBipolar Transistor,HBT)。在第四晶體層202上形成有HBT的發(fā)射極電極204、基極電極206和集電極電極208。第四晶體層202最好包含由與GaAs晶體實現(xiàn)晶格匹配或準(zhǔn)晶格匹配的晶體構(gòu)成的多層結(jié)構(gòu)。當(dāng)?shù)谝痪w層108為Ge層時，該Ge層的Ge晶體與第四晶體層202內(nèi)的GaAs晶體實現(xiàn)準(zhǔn)晶格匹配。由于在與GaAs晶體實現(xiàn)晶格匹配或準(zhǔn)晶格匹配的層上不會發(fā)生錯位，因此能夠生長高品質(zhì)的第四晶體層202。如果構(gòu)成第四晶體層202的層的厚度較小，即使晶格常數(shù)不同也不會發(fā)生錯位，從而能夠生長高品質(zhì)的晶體。圖4表示半導(dǎo)體器件300的部分區(qū)域的截面。在半導(dǎo)體器件300中，第二晶體層114被形成為與第一晶體層108相接觸，第三晶體層120被形成為與第二晶體層114相接觸。進(jìn)一步地，將多組第二晶體層114及第三晶體層120進(jìn)行層疊形成。在距離襯底基板102最遠(yuǎn)處形成的第三晶體層120上形成第四晶體層202，在第四晶體層202上形成HBT。通過半導(dǎo)體器件300具有多組由第二晶體層114及第三晶體層120構(gòu)成的層疊結(jié)構(gòu)，從而能夠高效地抑制Ge的蒸發(fā)或擴散。優(yōu)選將由第二晶體層114及第三晶體層120構(gòu)成的層疊結(jié)構(gòu)反復(fù)形成三次以上，最好為五次以上。另外，第二晶體層114及第三晶體層120的層疊結(jié)構(gòu)的形態(tài)例如為，以第一晶體層108/第二晶體層114/第三晶體層120的順序形成，多次反復(fù)形成第二晶體層114及第三晶體層120，形成第二晶體層114/第三晶體層120作為距離襯底基板102最遠(yuǎn)的最外表面的層疊結(jié)構(gòu)。另外，還可以以第一晶體層108/第三晶體層120/第二晶體層114/第三晶體層120的順序形成，多次反復(fù)形成第二晶體層114及第三晶體層120，形成第二晶體層114/第三晶體層120作為最外表層的層疊結(jié)構(gòu)。另外，在多個層疊體所具有的多個第三晶體層120中，距離第一晶體層108最遠(yuǎn)的第三晶體層120的面積最好要大于距離第一晶體層108最近的第三晶體層120的面積。在圖IA所示半導(dǎo)體基板100、圖3所示半導(dǎo)體器件200或圖4所示半導(dǎo)體器件300中，抑制體104可以具有多個開口 106，可以在多個開口 106各自的內(nèi)部形成第一晶體層108。可以形成多個抑制體104，可以在各個抑制體104上形成多個開口 106。當(dāng)形成多個抑制體104時，相鄰抑制體104之間的距離或方向最好在多個抑制體104中彼此相同。例如，多個抑制體104最好被配置為格子狀?？梢詫⒍鄠€抑制體104彼此等間隔配置。
當(dāng)在各個抑制體104中形成多個開口 106時，最好在各個開口 106中形成電子元件或光元件。另外，最好使各個抑制體104中的相鄰開口 106之間的距離或方向相同。例如，最好將多個開口 106配置為格子狀?？梢詫⒍鄠€開口 106彼此等間隔配置。通過以同一配置方式形成多個開口 106，容易控制外延生長的晶體層的膜厚。多個開口 106中分別形成的電子元件或光元件最好通過布線相互連接。當(dāng)在每個開口 106中形成同樣的電子元件或光元件時，最好將開口 106等間隔配置。例如，將像異質(zhì)結(jié)雙極型晶體管這樣的電子元件分別形成在多個開口 106中，通過將所形成的多個元件并聯(lián)連接，從而能夠形成電子器件。將具有形成在各個開口 106中的發(fā)光部或受光部的光元件相互連接，或?qū)⒁r底基板102上形成的其他電子元件與該光元件進(jìn)行連接，從而能夠形成光器件。實施例(實施例I) 可以準(zhǔn)備從(100)面沿〈110〉方向偏移6°的市售的單晶Si晶圓作為襯底基板102。通過熱氧化法在襯底基板102的表面上形成由SiO2構(gòu)成的抑制體104。由光刻法進(jìn)行構(gòu)圖從而在抑制體104中形成開口 106。然后，通過將GeH4用作原料氣體的減壓CVD法，使Ge層在開口 106的內(nèi)部進(jìn)行選擇性生長，成為第一晶體層108。進(jìn)一步地，在CVD爐內(nèi)進(jìn)行退火，從而實現(xiàn)Ge晶體的聞品質(zhì)。從CVD爐中取出襯底基板102放在MOCVD爐中。將氫氣作為載氣，將三甲基鎵(Tri-Methyl-GalIium，以下記為TMG)和胂(Arsine)作為原料，在550°C的生長溫度下使GaAs緩沖層進(jìn)行生長。此后，將生長溫度變?yōu)?40°C，將TMG和胂作為原料使GaAs層進(jìn)行生長。GaAs層的膜厚為250nm。進(jìn)一步地，將生長溫度變?yōu)?10°C，將以三甲基銦(Tri-Methyl-Indium，以下記為:TMI)、TMG和膦(Phosphine)為原料的Ina48Gaa52P層形成為第二晶體層114，將以TMG和胂為原料的GaAs層形成為第三晶體層120。進(jìn)一步地，反復(fù)形成Ina48Gaa52P層和GaAs層的層疊結(jié)構(gòu)，使包含第二晶體層和第三晶體層的層疊結(jié)構(gòu)的多層膜進(jìn)行生長。在生長膜厚中，Ina48Gaa52P層為10nm，GaAs層為20nm，重復(fù)10個周期而成為多層膜。進(jìn)一步地，使GaAs層生長成為第四晶體層202的一部分。(比較例I)在比較例I中，除了將實施例I中由Ina48Gaa52P層和GaAs層構(gòu)成的多層膜部分變更為GaAs層以外，制作與實施例I相同的半導(dǎo)體基板。通過次級離子質(zhì)譜(Secondary Ion Mass Spectrometry, SIMS)分析法對在實施例I及比較例I的半導(dǎo)體基板中無抑制體104部分處的雜質(zhì)深度輪廓(深度方向的濃度分布)進(jìn)行測定。圖5A為表示實施例I中的半導(dǎo)體基板的雜質(zhì)深度輪廓的SIMS數(shù)據(jù)，圖5B為表示比較例I中的半導(dǎo)體基板的雜質(zhì)深度輪廓的SMS數(shù)據(jù)。如圖5A所示，可以看到在層疊有實施例I的Ina48Gaa52P層和GaAs層的多層膜部分，Ge原子急劇減少。從作為第一晶體層108的Ge層與GaAs層(GaAs緩沖層)的交界面開始到距離GaAs層(第四晶體層202的一部分)側(cè)500 600nm位置處的GaAs層(第四晶體層202的一部分)中的Ge濃度為大約I X IO16CnT3左右。與此相對，關(guān)于比較例I中的Ge濃度，從作為第一晶體層108的Ge層與GaAs層的交界面開始，到距離GaAs層側(cè)500 600nm位置處的GaAs晶體中的Ge濃度為3X IO17CnT3左右，與實施例I相比，為一個量級以上的高值。圖6表示實施例I中的半導(dǎo)體基板的截面形狀。該圖所示的截面形狀是使用激光顯微鏡對將半導(dǎo)體基板垂直切斷后的截面進(jìn)行測定而得到的。在該圖中顯示了多層結(jié)構(gòu)的截面，該多層結(jié)構(gòu)中層疊有在抑制體104的開口 106中生長的Ge層(第一晶體層108)、將GaAs緩沖層、GaAs層、Ina48Gaa52P層(弟_■晶體層114)及GaAs層(弟二晶體層120)進(jìn)行10個周期層疊而成的多層膜、以及GaAs層(第四晶體層202的一部分)。如該圖所示，截面為大致的梯形，相當(dāng)于該梯形的腰的截面部分對應(yīng)于與第二晶體面112或第四晶體面118相等價的傾斜晶面，相當(dāng)于該梯形的上底的截面部分對應(yīng)于與第一晶體面110或第三晶體面116相等價的多層結(jié)構(gòu)表面。如圖所示，可以確認(rèn)在傾斜晶面附近的多層結(jié)構(gòu)表面上沒有發(fā)生翹起。(實施例2) 與實施例I相同，在作為襯底基板102的單晶Si晶圓的表面上形成作為抑制體104的SiO2，在抑制體104 (SiO2)中形成開口 106。進(jìn)一步地，與實施例I相同，在開口 106內(nèi)部的襯底基板102(單晶Si晶圓)上使Ge層進(jìn)行選擇性生長成為第一晶體層108，對該Ge層進(jìn)行退火，從而實現(xiàn)Ge晶體的聞品質(zhì)化。此后，將襯底基板102放到MOCVD爐中，與實施例I相同，使GaAs緩沖層及GaAs層進(jìn)行生長。接下來，在與實施例I相同的條件下形成Ina48Gaa52P層作為第二晶體層114，進(jìn)一步形成GaAs層作為第三晶體層120。在本實施例2中，不采用如實施例I所述的包含多個第二晶體層與第三晶體層的層疊結(jié)構(gòu)的多層結(jié)構(gòu)，而是僅分別形成一層Ina48Gaa52P層(第~■晶體層114)及GaAs層(弟二晶體層120)。將Ina48Gaa52P層及GaAs層的I旲厚分別設(shè)直為200nm。進(jìn)一步地，使GaAs層進(jìn)行生長作為第四晶體層202的一部分。采用與實施例I相同的SMS對如此制成的半導(dǎo)體基板中沒有抑制體104部分的雜質(zhì)深度輪廓進(jìn)行測定。結(jié)果是，在Ina48Gaa52P層的Ge原子濃度急劇下降，從作為第一晶體層108的Ge層與GaAs層(GaAs緩沖層)的交界面向GaAs層(第四晶體層202的一部分)側(cè)距離500 600nm位置處的GaAs層(第四晶體層202的一部分)中的Ge濃度約為IXlO16Cm'也就是說，可以發(fā)現(xiàn)實施例2中的半導(dǎo)體基板與實施例I的半導(dǎo)體基板同樣具有抑制Ge原子向GaAs層(第四晶體層202的一部分)側(cè)混入的效果。圖7表示實施例2中的半導(dǎo)體基板的截面形狀。該圖所示的截面形狀是采用激光顯微鏡對垂直半導(dǎo)體基板切斷的截面進(jìn)行測定而得到的。該圖的截面表示多層結(jié)構(gòu)的截面，該多層結(jié)構(gòu)層疊有在抑制體104的開口 106中生長的Ge層(第一晶體層108)、GaAs緩沖層、GaAs層、Ina48Gaa52P層(弟_■晶體層114)、GaAs層(弟二晶體層120)及GaAs層(第四晶體層202的一部分)。如該圖所示，截面為大致的梯形。相當(dāng)于該梯形的腰的截面部分對應(yīng)于與第二晶體面112或第四晶體面118相等價的傾斜晶面，相當(dāng)于該梯形的上底的截面部分對應(yīng)于與第一晶體面110或第三晶體面116相等價的多層結(jié)構(gòu)表面。與實施例I的情形不同的是，確認(rèn)在傾斜晶面附近的多層結(jié)構(gòu)表面處發(fā)生了少許的翹起。也就是說，雖然實施例I的多層結(jié)構(gòu)與實施例2的多層結(jié)構(gòu)這二者均同樣得到了抑制Ge原子蒸發(fā)或擴散的效果，但可以發(fā)現(xiàn)，在多層結(jié)構(gòu)表面的平坦性方面，還是實施例I的多層結(jié)構(gòu)更優(yōu)于實施例2的多層結(jié)構(gòu)。
(實施例3)與實施例I相同，在作為襯底基板102的單晶Si晶圓上形成抑制體104和開口106，在開口 106的內(nèi)部使Ge層進(jìn)行選擇性生長，通過退火實現(xiàn)Ge層的高品質(zhì)化。接下來，與頭施例I相問，形成將GaAs緩沖層、GaAs層及層(弟~■晶體層114)與GaAs層(第三晶體層120)進(jìn)行10個周期層疊而成的多層膜。形成HBT元件結(jié)構(gòu)，該HBT元件結(jié)構(gòu)具有通過在多層膜上依次層疊Si摻雜n型GaAs層、Si摻雜n型InGaP層、Si摻雜n型GaAs層、無摻雜GaAs層、C摻雜p型GaAs層、Si摻雜n型InGaP層、Si摻雜n型GaAs層、Si摻雜n型InGaAs層而形成的第四晶體層。當(dāng)使用激光顯微鏡對具有HBT元件結(jié)構(gòu)的半導(dǎo)體基板的抑制體104的開口 106中生長的部分進(jìn)行觀察時，可以確認(rèn)在晶面附近的層疊結(jié)構(gòu)表面未產(chǎn)生翹起。使用光刻工藝在該半導(dǎo)體基板上形成電極，制成HBT元件。對所制成的HBT元件的電氣特性進(jìn)行測定時，確認(rèn)顯示出晶體管特性的動作。所制成的JBT元件的電流放大系數(shù)為198。
以上對本發(fā)明實施形態(tài)進(jìn)行了說明，本發(fā)明的技術(shù)范圍并不限于上述實施形態(tài)所記載的范圍。例如，可以將由第二晶體層114及第三晶體層120構(gòu)成的層疊膜作為種子，在抑制體104上形成橫向生長的橫向生長化合物半導(dǎo)體層。在此情形中，通過使用絕緣性高的SiO2和SiN作為抑制體104，能夠減少向形成在橫向生長化合物半導(dǎo)體層上的元件的基板側(cè)泄漏的電流，減小雜散電容，并提高元件的性能。應(yīng)當(dāng)注意的是，權(quán)利要求書、說明書以及附圖中所示的裝置及方法中的動作、工序、階段及步驟等各種處理的執(zhí)行順序，只要沒有專用的“之前”、“前”等詞進(jìn)行明確說明，或者沒有將前面處理的輸出用在后面的處理，則可以用任意順序?qū)崿F(xiàn)。關(guān)于權(quán)利要求書、說明書以及附圖中的動作流程，即使出于方便而使用“首先”、“其次”等進(jìn)行說明，也未必意味著以這種順序?qū)嵤８綀D標(biāo)記說明100半導(dǎo)體基板、102襯底基板、104抑制體、106開口、108第一晶體層、110第一晶體面、112第二晶體面、114第二晶體層、116第三晶體面、118第四晶體面、120第三晶體層、200半導(dǎo)體器件、202第四晶體層、204發(fā)射極電極、206基極電極、208集電極電極、300半導(dǎo)體器件
權(quán)利要求
1.一種半導(dǎo)體基板，包括襯底基板、形成于所述襯底基板上的第一晶體層、覆蓋所述第一晶體層的第二個晶體層、與所述第二晶體層相接觸形成的第三晶體層； 所述第一晶體層具有面方向與所述襯底基板中的與所述第一晶體層相接觸面相同的第一晶體面，以及具有與所述第一晶體面不同面方向的第二晶體面； 所述第二晶體層具有面方向與所述第一晶體面相同的第三晶體面，以及面方向與所述第二晶體面相同的第四晶體面； 所述第三晶體層分別與所述第三晶體面及所述第四晶體面的至少一部分相接觸；所述第二晶體層與所述第二晶體面相接觸區(qū)域的厚度相對于所述第二晶體層與所述第一晶體面相接觸區(qū)域的厚度的比值大于所述第三晶體層與所述第四晶體面相接觸區(qū)域的厚度相對于所述第三晶體層與所述第三晶體面相接觸區(qū)域的厚度的比值。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中 具有形成在所述襯底基板上并到達(dá)所述襯底基板的開口，進(jìn)一步包括抑制所述第一晶體層的晶體生長的抑制體； 所述第一晶體層形成于所述開口內(nèi)部。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中所述第一晶體層的組成為CxSiyGezSnh-口，這里，O 彡 x<l、0 彡 y<l、0<z<l 且0< x+y+z ( I。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中所述第三晶體層為包含As原子的III-V族化合物半導(dǎo)體。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體基板，其中 所述第二晶體層的組成為 AlaGabIneAsdPe,這里,O ^ a < 1、0 ^ b < 1、0 < c ^ l、a+b+c=1>0 ^ d < 1>0 < e ^ I 且 d+e = I ； 所述第三晶體層的組成為AlfGagInhAsiPj,這里，O彡f 彡1、0彡g彡1、0彡h< l、f+g+h=1、0 < i 彡 1、0 彡 j < I 且 i+j = I。
6.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中所述第二晶體層與所述第一晶體層實現(xiàn)晶格匹配或準(zhǔn)晶格匹配。
7.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中 進(jìn)一步具有形成在所述第三晶體層上的第四晶體層； 所述弟四晶體層包括從由GaAs層、AlGaAs層、InGaAs層、InGaP層及AlInGaP層構(gòu)成的組中選出的至少兩個層。
8.根據(jù)權(quán)利要求I所述的半導(dǎo)體基板，其中在所述第一晶體層上，沿所述第二晶體層及所述第三晶體層的層疊方向具有多個由所述第二晶體層及所述第三晶體層構(gòu)成的層疊體。
9.一種半導(dǎo)體器件，其中 具有權(quán)利要求7所述的半導(dǎo)體基板； 在所述第四晶體層上形成有半導(dǎo)體元件。
10.一種半導(dǎo)體基板的制造方法，其中，包括 在襯底基板上形成第一晶體層的步驟； 使覆蓋所述第一晶體層的第二晶體層進(jìn)行外延生長的步驟； 使與所述第二晶體層相接觸的第三晶體層進(jìn)行外延生長的步驟；所述第一晶體層具有面方向與所述襯底基板與所述第一晶體層相接觸面相同的第一晶體面，以及具有與所述第一晶體面不同的面方向的第二晶體面； 所述第二晶體層具有面方向與所述第一晶體面相同的第三晶體面，以及面方向與所述第二晶體面相同的第四晶體面； 在使所述第二晶體層進(jìn)行外延生長的步驟以及使所述第三晶體層進(jìn)行外延生長的步驟中， 使分別與所述第三晶體面及所述第四晶體面的至少一部分相接觸的所述第三晶體層進(jìn)行外延生長； 所述第二晶體層在所述第二晶體面處的生長速度相對于所述第二晶體層在所述第一晶體面處的生長速度的比值大于所述第三晶體層在所述第四晶體面處的生長速度相對于所述第三晶體層在所述第三晶體面處的生長速度的比值。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體基板的制造方法，其中在形成所述第一晶體層的步驟中，在700°C以上950°C以下對所述第一晶體層進(jìn)行退火。
全文摘要
本發(fā)明提供一種半導(dǎo)體基板，包括襯底基板、形成于襯底基板上的第一晶體層、覆蓋第一晶體層的第二個晶體層、與第二晶體層相接合形成的第三晶體層；第一晶體層具有面方向與襯底基板中與第一晶體層相接觸面相同的第一晶體面，以及具有與第一晶體面不同的面方向的第二晶體面；第二晶體層具有面方向與第一晶體面相同的第三晶體面，以及面方向與第二晶體面相同的第四晶體面；第三晶體層分別與第三晶體面及第四晶體面的至少一部分相接合；第二晶體層與第二晶體面相接觸區(qū)域的厚度相對于第二晶體層與第一晶體面相接觸區(qū)域的厚度的比值大于第三晶體層與第四晶體面相接觸區(qū)域的厚度相對于第三晶體層與第三晶體面相接觸區(qū)域的厚度的比值。
文檔編號H01L21/20GK102754189SQ20118000909
公開日2012年10月24日 申請日期2011年2月23日 優(yōu)先權(quán)日2010年2月26日
發(fā)明者山中貞則, 高田朋幸 申請人:住友化學(xué)株式會社