專利名稱：在介電體上具有端子的微電子封裝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及微電子封裝。
背景技術(shù)：
例如半導(dǎo)體芯片的微電子元件通常設(shè)置有這樣的元件，所述元件保護(hù)微電子元件且方便其連接到更大電路的其他元件。例如，典型地，半導(dǎo)體芯片提供為具有相反朝向的前·表面和后表面以及暴露在前表面上的觸點(diǎn)的小且扁平的元件。該觸點(diǎn)電連接到在該芯片內(nèi)一體形成的多個(gè)電路元件。這樣的芯片最通常是設(shè)置在稱為封裝襯底的小型化電路面板的封裝內(nèi)。典型地，該芯片安裝到這樣的封裝襯底，所述封裝襯底的該前表面或者后表面覆蓋該封裝襯底的表面，且典型地該封裝襯底具有暴露在襯底的表面處的端子。該端子電連接到該芯片的端子。典型地，該封裝也包括一定形式的覆蓋件，所述覆蓋件覆蓋與該封裝襯底相反的該芯片的一側(cè)上的芯片。該覆蓋件用于保護(hù)芯片，且在一些情況下，保護(hù)封裝襯底的芯片和導(dǎo)電元件之間的連接。這樣的封裝芯片可以通過將該封裝襯底的端子連接到例如更大的電路面板上的接觸焊盤的導(dǎo)電元件上而被安裝到例如電路板的電路面板。在特定的封裝中，該芯片安裝成其前表面或者后表面覆蓋該封裝襯底的上表面，而端子設(shè)置在相反面對(duì)的下表面上。介電材料體覆蓋該芯片，且最典型地，覆蓋該芯片和該封裝襯底的導(dǎo)電元件之間的電連接。該介電體可以通過在芯片周圍模制可流動(dòng)介電復(fù)合物而形成，這樣該介電復(fù)合物覆蓋該芯片，且覆蓋該封裝襯底的所有或者部分的頂部表面。這樣的封裝通常稱為“包注模(overmolded) ”封裝,且介電材料體稱為“包膠?！?(overmold)。包注模封裝對(duì)于制造是經(jīng)濟(jì)的，且因而被廣泛使用。在一些應(yīng)用中，將芯片封裝堆疊(stack)在彼此的頂部上是有利的，這樣多個(gè)芯片可以設(shè)置在更大的電路面板的表面上的相同空間內(nèi)。特定的包注模封裝包括這樣的堆疊觸點(diǎn)，所述堆疊觸點(diǎn)暴露在由該芯片覆蓋的區(qū)域之外(且典型地由包膠模覆蓋的區(qū)域之外)的封裝襯底的頂部表面處。這樣的封裝可以用例如焊球或者在堆疊(stack)中、下封裝的疊置觸點(diǎn)和下一個(gè)更高的封裝的端子之間延伸的其他導(dǎo)電連接的互連元件而一個(gè)疊置在另一個(gè)的上面。在這樣的布置中，堆疊中的所有封裝被電連接到堆疊的底部處的封裝上的端子。但是，在這樣的布置中，所有的互連元件必須容納在由包膠模所覆蓋的區(qū)域之外的該封裝襯底的受限區(qū)域內(nèi)。此外，由于該堆疊中的更高的封裝的封裝襯底坐落在下一個(gè)更低封裝內(nèi)的介電包膠模之上，更高的封裝的端子和更低的封裝的堆疊觸點(diǎn)之間沿著垂直方向存在明顯的間隙?；ミB元件可以填補(bǔ)該間隙。這典型地需要互連元件之間以相對(duì)大的間隔分開。因此，使用給定尺寸的封裝襯底，可以被容納的互連元件的數(shù)目是受限的。盡管對(duì)可堆疊封裝以及具有頂表面安裝焊盤的其他封裝的開發(fā)在本領(lǐng)域已經(jīng)投入了相當(dāng)?shù)呐Γ侨匀恍枰M(jìn)一步的改進(jìn)
發(fā)明內(nèi)容

本發(fā)明的一方面提供了一種微電子封裝。有利地，根據(jù)本發(fā)明的該方面的封裝包括第一微電子元件和封裝襯底，所述封裝襯底具有在水平方向上延伸的上表面和下表面以及在所述上表面與所述下表面之間延伸的邊緣。有利地，所述封裝襯底具有導(dǎo)電元件，所述導(dǎo)電元件包括在所述封裝襯底的所述下表面處暴露的底部端子。優(yōu)選地，所述微電子元件設(shè)置在所述封裝襯底的所述上表面之上，且連接至在所述封裝襯底上的至少一些所述導(dǎo)電元件。根據(jù)本發(fā)明的該方面的封裝優(yōu)選地包括覆蓋微電子元件和至少一部分的封裝襯底的上表面的介電體。所述介電體限定遠(yuǎn)離所述封裝襯底的、背朝所述封裝襯底的頂部表面。優(yōu)選地，所述至少一部分頂部表面在所述微電子元件之上延伸。有利地，所述介電體還限定從鄰近所述介電體的所述頂部表面的頂部邊沿向下延伸到鄰近所述封裝襯底的底部邊沿，所述底部邊沿設(shè)置在所述封裝襯底的邊緣之內(nèi)。優(yōu)選地，所述介電體進(jìn)一步限定遠(yuǎn)離所述第一邊緣表面的所述底部邊沿鄰近所述封裝襯底的水平方向延伸的面朝上的第一凸緣表面。所述第一凸緣表面被設(shè)置為距離所述封裝襯底的垂直距離小于所述封裝襯底與所述頂部表面之間的垂直距離。最優(yōu)選地，所述封裝包括多個(gè)頂部端子，所述多個(gè)頂部端子在所述第一介電體的所述頂部表面處暴露；以及多個(gè)第一跡線，所述多個(gè)第一跡線從所述頂部端子沿著所述頂部表面延伸且沿著所述第一邊緣表面延伸，所述第一跡線具有沿著所述第一凸緣表面延伸的底部部分，所述底部部分電連接至所述封裝襯底的所述導(dǎo)電元件。如下進(jìn)一步討論，根據(jù)本發(fā)明的該方面的特定封裝可在封裝襯底上提供連接至多個(gè)導(dǎo)電元件的多個(gè)頂部端子。例如，這些封裝可以用在堆疊布置中，其中一個(gè)封裝的頂部端子連接到另外一個(gè)封裝的底部端子。根據(jù)本發(fā)明的另一方面的封裝有利地包括微電子元件和封裝襯底，所述封裝襯底具有在水平方向上延伸的上表面和下表面，所述微電子元件設(shè)置在所述封裝襯底的所述上表面之上，所述微電子元件電連接到所述封裝襯底上的至少一些導(dǎo)電元件。有利地，根據(jù)本發(fā)明的該方面的封裝包括包膠模，所述包膠模覆蓋所述微電子元件和所述微電子元件的至少一部分所述上表面，所述包膠模限定遠(yuǎn)離所述封裝襯底的、背朝所述封裝襯底的頂部表面，所述包膠模的至少一部分頂部表面的在所述微電子元件之上延伸。有利地，所述封裝進(jìn)一步包括頂部端子，所述頂部端子在所述包膠模的所述頂部表面處暴露；以及多個(gè)跡線，所述跡線從所述頂部端子沿著所述包膠模的所述頂部表面延伸，所述頂部端子和所述跡線嵌入在所述包膠模內(nèi)。最為優(yōu)選地，所述跡線為固態(tài)金屬跡線。本發(fā)明的另外的方面提供了一種包括與其他電子裝置結(jié)合的、根據(jù)本發(fā)明的前述方面的封裝的系統(tǒng)。例如，所述系統(tǒng)可以設(shè)置在單個(gè)殼體內(nèi)，所述殼體可以為便攜式殼體。本發(fā)明的再一方面提供了一種制造微電子封裝的方法。一個(gè)這樣的方法包括如下步驟在具有導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底且電連接至所述導(dǎo)電元件的微電子元件的組裝件(assemblage)之上定位承載多個(gè)跡線的、例如薄片的承載器(carrier),所述定位步驟被執(zhí)行，這樣至少一些所述跡線中的部分在所述微電子元件之上延伸。有利地，所述方法也包括將可流動(dòng)的組合物引入所述承載器與所述封裝襯底之間以及所述微電子元件周圍，且使所述組合物固化以形成覆蓋所述微電子元件且具有至少部分地由所述承載器限定的形狀的包膠模。優(yōu)選地，所述方法也包括去除所述承載器，以便留下在所述包膠模的背朝所述封裝襯底的一個(gè)或多個(gè)表面之上延伸的所述跡線。有利地，根據(jù)本發(fā)明的該方面的另外的方法包括在具有導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底且電連接至所述導(dǎo)電元件的微電子元件的組裝件之上定位承載多個(gè)跡線的例如薄片(sheet)的承載器(carrier)。在該方法中，所述定位步驟被進(jìn)行，以便所述承載器的第一部分以及在所述承載器的所述第一部分之上的所述跡線的第一部分在所述微電子元件之上延伸，且所述薄片的第二部分以及在所述薄片的所述第二部分之上的所述跡線的第二部分從所述第一部分朝向所述封裝襯底延伸。例如，所述承載器可以為其上具有跡線的薄片，且所述薄片可以被彎曲或者變形，這樣所述承載器的第二部分從所述承載器的第一部分朝向所述封裝襯底突出。有利地，該方法也包括如下步驟將可流動(dòng)的組合物引入所述薄片與所述封裝襯底之間以及所述微電子元件周圍；使所述組合物固化以形成覆蓋所述微電子元件且具有至 少部分地由所述薄片限定的形狀的包膠模。最優(yōu)選地，所述方法包括將所述跡線的所述第二部分與所述封裝襯底的所述導(dǎo)電元件電連接。所述連接步驟可以在形成包膠模之前或者之后執(zhí)行。在任一情況下，跡線的第二部分接近封裝襯底方便了小連接的形成，這反過來有助于在有限尺寸的封裝中提供多個(gè)跡線。制造微電子封裝的另外的方法包括將共形介電層淀積到具有包括在所述封裝襯底的下表面處暴露的底部端子的導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底的上表面且電連接至所述導(dǎo)電元件的微電子元件的組裝件上。有利地，所述淀積步驟被進(jìn)行以便所述共形層的第一部分限定遠(yuǎn)離所述封裝襯底且在所述微電子元件之上延伸的頂部表面，且一個(gè)或多個(gè)另外的部分限定、向下延伸朝向被所述微電子組件覆蓋的區(qū)域之外的所述封裝襯底的一個(gè)或多個(gè)邊緣表面。有利地，所述方法包括將跡線和頂部端子設(shè)置在所述共形層上，以便所述跡線沿著所述頂部表面延伸且朝向所述封裝襯底沿著至少一個(gè)邊緣表面延伸，且所述跡線的底部部分被定位鄰近所述封裝襯底。有利地，所述方法進(jìn)一步包括將所述跡線的所述底部部分連接至在所述封裝襯底上的至少一些所述導(dǎo)電元件。


圖I是在根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造封裝的方法中使用的部件的示意仰視平面圖。圖2是圖I中所描述的部件的示意正視圖。圖3是描述使用圖1、2中的部件的制造步驟的示意剖視圖。圖4是與圖3相似的示意剖視圖，但是描述了在制造工藝中的稍后的階段的所述部件和相關(guān)聯(lián)的元件。圖5是與圖3、4相似的示意剖視圖，描述了在制造操作中稍后的階段的所述步驟和相關(guān)聯(lián)的元件。圖6是與圖3-5相似的視圖，但是描述了制造中再稍后的階段。圖7是描述了在圖3-6的制造工藝中所使用的封裝的示意俯視平面圖。圖8是沿著圖7的線8-8所取的放大比例的部分剖視圖。
圖9是圖7中所描述的封裝結(jié)合另一封裝的示意剖視圖。圖IOA是顯示圖9的封裝的一部分的放大比例的部分剖視圖。圖IOB是描述根據(jù)本發(fā)明的另一實(shí)施例的封裝的一部分的部分剖視圖。圖11是描述根據(jù)本發(fā)明的另一實(shí)施例的制造工藝的一部分的部分剖視圖。圖12是描述了在圖11的工藝中所制造的封裝的一部分的部分剖視圖。圖13是描述了在根據(jù)本發(fā)明的又一實(shí)施例的制造工藝中的階段的部分剖視圖。圖14是描述了使用圖13的工藝所制造的一部分的部分剖視圖。圖15是描述根據(jù)本發(fā)明的又再一實(shí)施例的制造工藝中的階段的部分剖視圖。
圖16是描述圖15的工藝中所制造的封裝的一部分的部分剖視圖。圖17是描述根據(jù)本發(fā)明的又一實(shí)施例的制造工藝中的階段的示意剖視圖。圖18是圖17的工藝中所制造的封裝的剖視圖。圖19是根據(jù)本發(fā)明的又再一實(shí)施例的封裝的示意剖視圖。圖20是根據(jù)本發(fā)明的又一實(shí)施例的封裝的示意剖視圖。圖21是描述根據(jù)本發(fā)明的又再一實(shí)施例的封裝的示意剖視圖。圖22是描述根據(jù)本發(fā)明的一個(gè)實(shí)施例的系統(tǒng)的示意圖。
具體實(shí)施例方式在根據(jù)本發(fā)明的一個(gè)實(shí)施例的制造工藝中所利用的部件包括金屬薄片30形式的承載器(carrier)，例如為具有第一表面32和相對(duì)的第二表面34的銅薄片(圖1、2)。第一表面32承載多個(gè)導(dǎo)電跡線36。該跡線形成為在薄片30的第一表面32上的導(dǎo)電材料細(xì)長(zhǎng)條，所述導(dǎo)電材料優(yōu)選地為固體金屬，例如銅、金、鎳及其組合。該跡線與由相似組合物的端子38—體地形成。該端子設(shè)置在薄片的第一部分40中，示意用虛線指示。該跡線從端子延伸到第二部分42。在該實(shí)施例中，第二部分42包括在第一部分40的相對(duì)側(cè)上的區(qū)域。盡管在圖1、2中只顯示了一些端子38和一些跡線36，在實(shí)際中，可以有數(shù)百或者更多的端子和跡線。端子38以“面陣”(area array)設(shè)置在第一部分40之內(nèi)。如此公開中所使用，術(shù)語“面陣”指的是這樣的端子陣列，其中端子基本上分散在二維區(qū)域之上，而不是集中成少數(shù)排，例如只在該區(qū)域的周邊處的排或者只在該區(qū)域的中心的排。盡管在圖I中顯示的特定的面陣是矩形的均勻陣列，但這不是必要的。端子和跡線可以用多種已知的金屬加工方法來制造，例如通過刻蝕初始具有大于薄片30的厚度的薄片，以從由端子和跡線所占據(jù)的區(qū)域之外的區(qū)域移除金屬，或者通過將端子和跡線鍍到該薄片上。圖1、2只描述了單個(gè)薄片，該薄片的尺寸適于制造單個(gè)封裝。但是，在實(shí)際中，該薄片有利地設(shè)置成連續(xù)或者半連續(xù)的元件，所述元件包括多個(gè)部分，每個(gè)這樣的部分構(gòu)成如圖I、2所示的薄片，這些部分彼此連續(xù)。根據(jù)圖1、2的薄片結(jié)合組裝件(assemblage) 46 (圖3) —起利用，該組裝件46包括例如半導(dǎo)體芯片的微電子元件48，所述微電子元件48具有前表面50、后表面52、以及在前表面處暴露的觸點(diǎn)54。組裝件46也包括小電路面板形式的封裝襯底，該小電路面板包括通常平面的介電結(jié)構(gòu)56，該介電結(jié)構(gòu)56具有頂部表面58和相對(duì)朝向的底部表面60。此處所使用的術(shù)語“頂部”和“底部”指的是所討論的元件的參考坐標(biāo)而不是正常的重力參考坐標(biāo)。封裝襯底56也包括導(dǎo)電元件,在該示例中，導(dǎo)電元件包括在底部表面60上延伸的跡線62和端子64，所述端子64也在介電結(jié)構(gòu)的底部表面處暴露且連接到跡線62。組裝件也包括將芯片48的觸點(diǎn)54與封裝襯底上的跡線62連接的線鍵合(wirebond) 66。封裝襯底具有孔68，孔68安置成跡線62通過孔68暴露在封裝襯底的上表面處。在圖3所描述的特定的實(shí)施例中，多個(gè)組裝件的封裝襯底設(shè)置成連續(xù)或者半連續(xù)元件，例如條、帶或者薄片。這樣，盡管在為了示意的簡(jiǎn)潔在圖3的單獨(dú)封裝襯底56之間具有可見的邊界，但是在實(shí)際中在該工藝的此階段可以沒有可分辨的邊界。有利地，封裝襯底46中的孔68被跡線62完全閉合。相似地，線鍵合66穿透到跡線的孔有利地完全被跡線覆蓋，這樣封裝襯底是連續(xù)的、不可滲透的薄片。在該方法的一個(gè)步驟中，包括多個(gè)承載器或者薄片30的元件被定位在包括封裝襯底和芯片的多個(gè)組裝件46的元件之上。每個(gè)承載器或者薄片30定位成使得承載跡線36和端子38的第一表面32面向封裝襯底。在圖3的實(shí)施例中，定位步驟包括使每個(gè)承載器薄片30從圖1、2中所描述的扁平狀態(tài)變形到其中每個(gè)薄片的第二部分42被彎曲出第一部分40的平面的變形狀態(tài)，第二部分42沿著圖2中以42’示意指示的第一表面32的方向突 出。這可以由主要任何的傳統(tǒng)成形技術(shù)來進(jìn)行，例如通過使用沖壓機(jī)中的匹配金屬模。所成形的承載器薄片被定位在芯片和封裝襯底的組裝件之上，這樣承載端子38的承載器薄片30 (圖I)的第一部分40在微電子元件或者芯片48之上延伸，且第二部分42從第一部分40朝向封裝襯底46延伸。在這種情況下，每個(gè)承載器薄片30的第二部分42限定從該薄片的第一部分40延伸的傾斜區(qū)域70，且也限定了從該傾斜區(qū)域70突出的凸緣部分74。第二部分42中的跡線沿著傾斜區(qū)域70延伸且也沿著凸緣區(qū)域74延伸。這樣，該薄片的第二部分42中的這些部分的跡線36包括沿著傾斜區(qū)域70延伸的傾斜部分76和在凸緣部分74上延伸的底部部分78。承載器薄片30定位在封裝襯底46之上，跡線的底部部分78和薄片的凸緣區(qū)域74靠近封裝襯底46設(shè)置。薄片上的跡線的底部部分78通過任何合適的連接(例如焊料鍵合80)連接到封裝襯底上的跡線62。承載器薄片30上跡線的位置以及封裝襯底56上的導(dǎo)電特征的位置可以用極好的精度進(jìn)行控制。這方便了鍵合過程且方便了使用允許更小的跡線間隔的小直徑鍵合的使用。在承載器薄片上的跡線已經(jīng)鍵合到封裝襯底上的跡線之后，被組裝的部分被放入模具中，這樣模具的第一側(cè)82支撐承載器薄片30，而模具的第二側(cè)84支撐封裝襯底46。盡管模具部分被描述為緊密地覆蓋承載器薄片和封裝襯底，在模具部分和承載器薄片30或者封裝襯底46之間不需要密封結(jié)合。而是，模具部分用于物理地支撐承載器薄片和封裝襯底且在如下所討論的模制步驟期間防止這些元件的扭曲。在下一步驟中(圖4)，例如環(huán)氧樹脂的可流動(dòng)組合物被引入到每個(gè)承載器薄片30和相關(guān)聯(lián)的封裝襯底46之間的空間內(nèi)且圍繞封裝襯底上的芯片或者微電子元件48。該可流動(dòng)組合物固化，以形成包膠模86 (圖4)。當(dāng)引入可流動(dòng)組合物時(shí)，該組合物接觸承載器薄片且這樣具有至少部分由承載器薄片所限定的形狀。同樣，該可流動(dòng)組合物流入與跡線和端子緊密接觸且部分圍繞跡線和端子。但是，因?yàn)槌休d器薄片30與跡線(特別是端子38)的表面緊密接觸，面向承載器薄片的端子的表面被完全防止與可流動(dòng)組合物接觸。同樣，封裝襯底46保護(hù)封裝襯底上的端子64不受可流動(dòng)組合物的污染。因?yàn)槌休d器薄片30和封裝襯底46被提供為連續(xù)或者半連續(xù)的薄片，因此不需要模具部分在任何一個(gè)特定的承載器薄片或者封裝襯底的邊界處限定可流動(dòng)組合物?？闪鲃?dòng)組合物可以引入到一個(gè)承載器薄片和封裝襯底之間的空間內(nèi)且可以流入其他承載器薄片和封裝襯底之間的空間內(nèi)。在該過程的下一階段，移除模具元件82、84，留下暴露在模制組裝件的一側(cè)上的承載器薄片30且留下暴露在相反的一側(cè)上的該封裝襯底上的端子64(圖5)。在該過程的下一階段，承載器薄片30通過例如將承載器薄片暴露給蝕刻劑而移除，該蝕刻劑對(duì)移除承載器薄片有效而讓端子38和跡線36基本上保持完整。在蝕刻之后，組裝件具有如圖6中所示的構(gòu)造。然后，組裝件沿著分開線88分開，以產(chǎn)生單獨(dú)的微電子封裝90。每個(gè)封裝90 (圖7-9)包括封裝襯底56，封裝襯底56的上表面58和下表面60沿著水平方向延伸，邊緣92在上表面和下表面之間延伸。封裝90也具有導(dǎo)電元件，所述導(dǎo)電元件包括在下表面60處暴露的跡線62和端子64。在完成的封裝中，端子64也稱為“底部端子”。如參照例如端子或者跡線的導(dǎo)電元件此處所使用，術(shù)語在表面處“暴露”指的是，從 該表面可獲取導(dǎo)電元件。在所示的特定實(shí)施例中，底部端子64設(shè)置在下表面60上，這樣底部端子從下表面稍微突出。但是，底部端子可以在下表面處暴露，即使底部端子嵌入在封裝襯底56內(nèi)或者設(shè)置在襯底的頂部表面58上，只要襯底中有允許獲取的開口。封裝90也包括芯片形式的第一微電子元件48，這樣的微電子元件被設(shè)置在封裝襯底的上表面58之上并電連接到封裝襯底上的導(dǎo)電元件、特定跡線62和底部端子64。封裝進(jìn)一步包括在如上所討論的模制工藝期間所形成的包膠模86形式的介電體，這樣的介電體覆蓋微電子元件48和封裝襯底的至少部分的上表面。介電體或者包膠模86限定與封裝襯底56遠(yuǎn)離的頂部表面94。至少一部分的頂部表面94在微電子元件48之上延伸。介電體或者包膠模86也限定從與頂部表面94鄰近的頂部邊沿98向下延伸到與封裝襯底56相鄰近且設(shè)置在封裝襯底的邊緣92之內(nèi)的底部邊沿100的第一邊緣表面96。即，底部邊沿100設(shè)置在由封裝襯底的邊緣92所限定的水平區(qū)域之內(nèi)。介電體的第一邊緣表面96沿著第一水平方向H1 (圖7、9和10A)傾斜遠(yuǎn)離微電子兀件48,這樣第一邊緣表面的底部邊沿100沿著水平方向H1距微電子元件比距頂部邊沿98更遠(yuǎn)。第一邊緣表面96成形為從封裝襯底56以恒定的垂直距離沿著第一邊緣表面延伸的任何直線在第一水平方向H1上設(shè)置在恒定的位置。例如，從封裝襯底以恒定的垂直距離延伸的假想線102(圖7)也將位于恒定的水平位置處。在所示的特定的實(shí)施例中，第一邊緣表面基本上是平面的。如圖IOA中最佳所示，介電體或者包膠模進(jìn)一步限定遠(yuǎn)離封裝襯底56、面向上的第一凸緣表面104。第一凸緣表面沿著第一水平方向H1遠(yuǎn)離第一邊緣表面96的底部邊沿100延伸。第一凸緣表面104鄰近封裝襯底56設(shè)置。封裝襯底的第一凸緣表面104和頂部表面58之間的距離D1遠(yuǎn)小于介電體的頂部表面94和封裝襯底的頂部表面58之間的距離
Dj ο如圖7、9和IOA中所示，端子38暴露在介電體的頂部表面94處。在所完成的封裝中，端子94稱為“頂部端子”。多個(gè)跡線36a從一些頂部端子38沿著頂部表面94延伸，且進(jìn)一步橫過頂部邊沿96且沿著第一邊緣表面96延伸。沿著第一邊緣表面96延伸的這些部分的跡線大體上彼此平行。跡線包括底部部分78，所述底部部分78沿著第一凸緣表面104延伸。如此公開中所使用，跡線“沿著”表面延伸的陳述指的是，跡線靠近該表面且基本上平行于該表面延伸。在如圖7、9和IOA中所描述的特定的實(shí)施例中，跡線嵌入在頂部表面94、第一邊緣表面96和凸緣表面104內(nèi)，跡線的表面大體上與介電體或者包膠模86的表面齊平。例如，如圖8中所示，跡線36a的表面與第一邊緣表面96齊平。該特定的齊平設(shè)置是從如下事實(shí)獲得頂部表面94、第一邊緣表面96和凸緣表面104通過承載器薄片所形成，且跡線在形成時(shí)承載在該承載器薄片的表面上。相似地，頂部端子38嵌入在介電體的頂部表面94內(nèi)。所嵌入的跡線和端子可以由固態(tài)金屬所形成，例如固態(tài)銅或者固態(tài)合金。典型地，固態(tài)金屬提供比包括金屬和粘合劑的復(fù)合物更高的導(dǎo)電率。跡線36a的底部部分78存在于凸緣表面104上，因?yàn)榈撞坎糠殖跏即嬖诒∑耐咕壊糠?4上(圖3)。當(dāng)然，跡線的底部部分78保持連接到封裝襯底的導(dǎo)電元件，且特別是連接到跡線62，這樣跡線36a以及由此一些頂部端子38連接到一些底部端子64和連接到微電子元件48。該封裝進(jìn)一步包括第二邊緣表面108,第二邊緣表面108從頂部表面94向下延伸且沿著與第一水平方向H1相反的第二水平方向H2傾斜遠(yuǎn)離微電子元件48 ；以及第二凸緣表面110，所述第二凸緣表面110從第二邊緣表面108的底部邊沿沿著第二水平方向延 伸。該封裝進(jìn)一步包括跡線36b，所述跡線36b從一些頂部端子38沿著頂部表面94、第二邊緣表面108和第二凸緣表面110延伸。這些特征與如上所述的第一邊緣表面108、第二凸緣表面104和跡線36a的特征相同，除了該方向是相反的之外。跡線36b將一些頂部端子38通過封裝襯底上的一些跡線62連接到一些底部端子64和微電子元件48。在該布置中，一些或者所有的頂部端子38通過封裝襯底上的導(dǎo)電元件連接到微電子元件或者芯片48的觸點(diǎn)54,且一些或者所有的頂部端子38也連接到一些或者所有的底部端子64。頂部端子38以對(duì)應(yīng)于底部端子64的圖案布置。這樣，如圖9中所示，兩個(gè)或者更多個(gè)封裝90可以堆疊(stack;或者堆疊件)而疊置，堆疊中的底部封裝90a的頂部端子連接到下一個(gè)更高的封裝90b的底部端子64。堆疊的最下或者底部封裝的底部端子64可以連接到更大的電路襯底114上的例如接觸焊盤112的導(dǎo)電元件，這樣整個(gè)堆疊被安裝和連接到該電路面板。焊料掩膜(未示出)可以施加在跡線36上，所述跡線36在包膠?；蛘呓殡婓w上延伸。相似地，焊料掩膜可以根據(jù)需要設(shè)置在封裝襯底的導(dǎo)電特征上。這樣的焊料掩膜可以任何傳統(tǒng)的方式施加和形成圖案。焊料掩膜用于限制焊料沿著跡線的表面擴(kuò)展。當(dāng)然，參照?qǐng)D1-10A的如上所述的布置可以用許多方式進(jìn)行變化。例如，諸如跡線62的導(dǎo)電特征被描述為位于封裝襯底56的底部表面上。但是，該跡線可以設(shè)置在封裝襯底的頂部表面上，或者甚至在封裝襯底之內(nèi)。此外，封裝襯底可以包括多于一層的跡線。在另一變型中，(圖10B)如上所述的工藝的修改在于，在引入介電組合物以形成介電體之前，承載器薄片上的跡線未連接到封裝襯底的導(dǎo)電特征。多個(gè)跡線36a沿著介電體的第一邊緣表面96’延伸。跡線36’形成有沿著介電體的凸緣表面104’延伸的底部部分78’，但是在模制操作之前未連接到封裝襯底56’上的例如跡線62’的導(dǎo)電特征。在移除承載器或者薄片(未示出)之前或者之后，通孔105被形成通過介電體的凸緣部分107，即設(shè)置在凸緣表面104’之下的部分。導(dǎo)體109設(shè)置在這些通孔之內(nèi)且將跡線的底部部分78，連接到介電襯底56’的導(dǎo)電元件。在圖IOB中所描述的特定的實(shí)施例中，通孔從襯底的底部表面形成，且因此延伸通過所述襯底，也通過介電體或者包膠模的凸緣部分107，這樣所述通孔從該封裝襯底的底部表面上的跡線62’達(dá)到介電體上的跡線36’的底部部分78’。將跡線的底部部分78’定位靠近封裝襯底極大地方便了通孔109的形成。換言之，凸緣表面104’和頂部表面之間的距離D1遠(yuǎn)小于封裝襯底和頂部表面之間的距離DT。因此，必須由通孔所穿透的距離遠(yuǎn)小于在介電體具有在整個(gè)封裝襯底之上延伸的扁平頂部表面的情況下的距離，這樣整個(gè)介電體具有等于Dt的厚度。這方便了對(duì)容納相對(duì)緊密地分開的跡線所必須的相對(duì)小直徑的通孔的形成。在其他實(shí)施例中，通孔105不需要穿透封裝襯底。例如，在導(dǎo)電元件包括在封裝襯底56’的頂部表面上的跡線時(shí)，通孔可以從凸緣表面形成且只穿透介電體或者包膠模的凸緣部分107。除了跡線236和頂部端子238承載在介電薄片230上之外，根據(jù)本發(fā)明的另一實(shí)施例的工藝(圖11、12)與如上所討論的工藝相似。介電薄片以與上述相似的方式被變形且定位在封裝襯底256和微電子元件248的組裝件之上。這樣，承載器的第一部分240和跡線236的對(duì)應(yīng)第一部分在微電子元件之上延伸，而承載器薄片的第二部分242和位于第二部分242上的這些部分的跡線236從第一部分240朝向封裝襯底256延伸。再次地，在薄片和封裝襯底之間以及微電子元件的周圍引入可流動(dòng)組合物并固化，以形成覆蓋微電子 元件并具有至少部分由薄片230所限定的形狀的介電體或者包膠模286。此處再次地，介電體或者包膠模包括凸緣表面204和位于凸緣表面之下的凸緣部分。跡線236的部分278覆蓋凸緣部分，且因而與封裝襯底相鄰設(shè)置且設(shè)置在比頂部端子238和所述跡線的相鄰部分更靠近封裝襯底的距離處。在該實(shí)施例中，在引入介電組合物之前，跡線的底部部分278未連接到封裝襯底的導(dǎo)電特征。而是，通過介電體的凸緣部分和通過薄片230的對(duì)應(yīng)部分形成通孔，且通孔導(dǎo)體209形成在這些通孔之內(nèi)，以將跡線的底部部分278連接到例如跡線262的封裝襯底的導(dǎo)電元件。也在該實(shí)施例中，可以在薄片和封裝襯底保留成連續(xù)的或者半連續(xù)的薄片或者帶時(shí)，執(zhí)行處理該薄片和模制該介電體的工藝，所述薄片或者帶具有形成多個(gè)單獨(dú)封裝的元件。該封裝可以在形成通孔和通孔導(dǎo)體209之前或者之后彼此分離。如圖12中所描述完成的封裝包括部分的薄片230作為封裝結(jié)構(gòu)的一部分。有利地，薄片230粘接到介電體286。為了該目的，薄片230可以包括在表面231上的粘合劑，所述表面231在模制工藝其間朝向封裝襯底。這樣，介電薄片230形成靠近地覆蓋介電體286且在最終的產(chǎn)品中粘接到該介電體286的一層。在其他實(shí)施例中，可流動(dòng)介電材料本身可以用作將所形成的介電體粘接到該薄片的粘合劑。只是通過示例，該薄片可以包括通常用在柔性印刷電路板中的材料，例如聚酰亞胺和BT樹脂。同樣，在對(duì)薄片進(jìn)行變形之前，焊料掩膜(未示出)可以施加在薄片上的跡線之上，只要該焊料掩膜可以承受在模制工藝其間所使用的溫度和壓力。根據(jù)本發(fā)明的另一實(shí)施例的工藝(圖13)使用一對(duì)模制元件382和384來形成介電體386。在該工藝中，在模制時(shí)，不存在承載器和跡線。介電體具有與如上所述的相似的構(gòu)造，且再次地包括限定凸緣表面304的凸緣部分307以及頂部表面394和一個(gè)或者多個(gè)邊緣表面396。此處再次地，邊緣表面從頂部表面394處的頂部邊沿延伸到設(shè)置在封裝襯底356的區(qū)域之內(nèi)的底部邊沿398。如上所述，當(dāng)封裝襯底356從更大的薄片或者帶分離時(shí)，封裝襯底的邊沿394可以在模制步驟之后被限定。在模制工藝之后，承載跡線336和頂部端子338的薄片330施加在介電體的頂部表面394和邊緣表面396和凸緣表面304之上。此處再次地，跡線的底部部分與封裝襯底356相鄰設(shè)置，這樣通孔很容易通過介電體或者包膠模的相對(duì)薄的凸緣部分307形成。通孔導(dǎo)體309設(shè)置在通孔內(nèi)并將薄片上的跡線336電連接到封裝襯底的導(dǎo)電元件362。在如圖14中所示的特定實(shí)施例中，薄片330通過粘合劑301薄層粘接到介電體。同樣，該薄片承載焊料掩膜層303。根據(jù)另一實(shí)施例的工藝使用與如上所述相似的組裝件446，除了微電子元件或者芯片448相對(duì)于封裝襯底456定位在“向下”的取向。封裝襯底包括導(dǎo)電兀件，所述導(dǎo)電兀件包括在封裝襯底的上表面上的跡線463、封裝襯底的下表面上的額外跡線462、底部端子464和通過將上表面跡線463與下表面跡線和底部端子連接的導(dǎo)體465。微電子元件或者芯片448的觸點(diǎn)454例如通過焊料鍵合(solder bond)而鍵合到上表面導(dǎo)電元件463。介電體或者包膠模486使用與如上所述參照?qǐng)D13的模具元件相似的模具元件來形成，且具有相似的構(gòu)造。從面向上的凸緣表面404到上表面導(dǎo)電元件463，通孔405被形成通過介電體的凸緣部分。通孔404可以在模制工藝期間形成，例如通過與上表面導(dǎo)電元件結(jié)合的模具 上的凸起或者突起?？蛇x地，通孔404可以在模制之后通過例如激光燒蝕、蝕刻、噴砂等形成。在另一可選中，通孔463可以部分通過模具的特征、部分通過后模具工藝來形成。在形成介電體或者包膠模486和通孔404之后，承載跡線436和頂部端子438的介電薄片430使用粘合層(未示出)被安裝在介電體上。在該實(shí)施例中，薄片430在朝向介電體的薄片的表面上承載跡線436。這樣，端子438通過薄片中的開口 439暴露在該介電體的頂部表面494處。這些開口可以在薄片430組裝到包膠模之前或者之后來形成。跡線436的底部部分478通過設(shè)置在通孔404之內(nèi)的鍵合(bond) 409而鍵合到封裝襯底456的上表面導(dǎo)電元件463。只是通過示例，這樣的鍵合可以通過釬焊、共晶鍵合、熱超聲鍵合等來形成。鍵合材料可以承載在跡線436上或者可以淀積到通孔內(nèi)。此處再次地，跡線底部部分478靠近封裝襯底方便了鍵合工藝和使用小的鍵合，這反過來允許跡線底部部分的更緊密的間隔。多種跡線可以容納在所述結(jié)構(gòu)上。如圖15、16中所示的類型的封裝襯底和微電子元件可以在如上所述的工藝和結(jié)構(gòu)中使用。同樣，在面向封裝襯底的側(cè)面上具有跡線的介電薄片430可以在與圖11、12相似的工藝中使用，在圖11、12中薄片放入到模具中且介電體通過與薄片接觸成形。在這種情況下，開口 439有利地在模制工藝之后形成。根據(jù)本發(fā)明的另一實(shí)施例的工藝(圖17、18)在組裝件546上形成介電體，與如上參照?qǐng)D15、16所討論的組裝件相似的是，所述組裝件546具有面向下取向的微電子元件，觸點(diǎn)554面向封裝襯底556，這樣觸點(diǎn)結(jié)合到封裝襯底556上的導(dǎo)電元件。此處再次地，組裝件包括承載在封裝襯底556的下表面上的底部端子564。圖17中所描述的特定的組裝件包括設(shè)置在微電子元件或者芯片548和封裝襯底上表面之間的空間內(nèi)的底部填充(或者底部填充劑；underfill) 501。該底部填充有利地圍繞微電子元件和封裝襯底的導(dǎo)電元件之間的連接(或者連接件，connection) 503。在該工藝中使用具有第一表面507和第二表面509的共形介電層505。當(dāng)共形層施加到組裝件546時(shí)，共形層下陷與封裝襯底556的上表面558、微電子元件548的被暴露表面以及底部填充501接觸。這樣，在共形層施加到組裝件時(shí)，共形層必須足有足夠的軟度和可變形性以在該方式中順應(yīng)。只是為了示例，共形層可以為“B-級(jí)”或者部分固化環(huán)氧樹脂組合物，這可以可選地包含微粒填充材料。在施加之后，共形層可以通過例如化學(xué)反應(yīng)而硬化。當(dāng)共形層變形以覆蓋組裝件546的被暴露元件時(shí)，共形層的第一部分限定遠(yuǎn)離封裝襯底556且在微電子元件548之上延伸的頂部表面594(圖18)，而共形層的額外部分限定在由微電子元件548所覆蓋的區(qū)域之外的封裝襯底的區(qū)域內(nèi)向下朝向封裝襯底延伸的邊緣表面596。在施加和固化共形層之后，跡線536和頂部端子538形成在固化層上。例如，整個(gè)共形層可以被電鍍、掩膜以及選擇性蝕刻以形成頂部端子和跡線?？蛇x地，共形層的表面可以覆蓋有掩膜材料，然后選擇性地暴露給激光輻射以切出通過該掩膜的槽。籽晶層可以施加在掩膜之上且施加到所述槽內(nèi)，由此掩膜被移除以卸下(lift off)除了所述槽處的任何地方的籽晶層。然后該表面暴露給鍍液，這樣金屬只淀積在存在籽晶的槽處?？梢允褂糜糜谠诮殡婓w上形成金屬特征的任何其他技術(shù)。此處再次地，頂部端子暴露在頂部表面594上且跡線536從至少一些頂部端子沿著頂部表面594延伸且也向下朝向封裝表面556沿著邊緣表面596延伸。也在該實(shí)施例中，跡線的底部部分578設(shè)置在離封裝襯底距離D578處，所述距離D578小于封裝襯底和頂部表面594之間的距離D594,且因此小于封裝襯底和端子538之間的距離。此處再次地，高度的不同方便將底部部分連接到封裝襯底的導(dǎo)電元件。在圖 18的特定實(shí)施例中，共形層形成限定凸緣表面504的凸緣部分507，跡線的底部部分578沿著凸緣表面延伸。底部部分通過形成通過凸緣部分的通孔且將通孔導(dǎo)體509淀積在這些通孔內(nèi)而連接到襯底的導(dǎo)電元件。如同上述討論的其他工藝，可使用具有相同的封裝襯底的、形成為大薄片的許多組裝件的組裝件、使用具有用于多個(gè)封裝的跡線和端子的連續(xù)或者半連續(xù)共形層，而進(jìn)行施加共形層的工藝。該組裝件在施加共形層之后彼此分離。必須理解的是，附圖不是成比例的。例如，微電子元件548和共形層本身的垂直尺寸為了說明清楚極大地進(jìn)行了夸張。實(shí)際中，從封裝襯底到頂部表面和頂部端子的高度或者距離D594可以是幾百微米或者更小的數(shù)量級(jí)，通常大約400微米或者更小，而跡線的底部部分548在封裝襯底之上設(shè)置在更小的高度D578。共形層形成封裝的介電體。就此而言，術(shù)語“介電體”并非隱含任何特定的最小厚度或者形狀。在參照附圖17、18的如上所述的工藝的變型中，共形層施加到組裝件546，跡線536和頂部觸點(diǎn)538元件已經(jīng)在共形層上就位。例如，共形層本身可以包括多個(gè)子層，例如承載頂部觸點(diǎn)和端子的柔性頂層和例如B-級(jí)(B-stage)環(huán)氧樹脂的共形底層?？梢岳萌缟纤龅奶卣鞯亩喾N另外的變型和組合。只是為了示例，介電體可以具有一個(gè)、兩個(gè)、或者多于兩個(gè)的邊緣表面，跡線在邊緣表面上延伸。同樣，該封裝可以包括多于一個(gè)的微電子元件。只是為了示例，在圖19中所描述的封裝與參照?qǐng)D1-10A在上述討論的封裝相似，但是在介電體786中包括了兩個(gè)微電子元件748。根據(jù)本發(fā)明的另一實(shí)施例的封裝(圖20)包括通常與參照?qǐng)D9-10A和IOB所如上描述的封裝的對(duì)應(yīng)兀件相似的微電子兀件848和封裝襯底856。也在該實(shí)施例中，微電子兀件848電連接到封裝襯底856上的導(dǎo)電元件且被第一介電體886覆蓋。此處再次地，該介電體限定頂部表面894和從頂部表面894朝向封裝襯底延伸的第一邊緣表面896。介電體也包括在第一水平方向H1上向外突出(至圖20中的右邊)的凸緣部分804。但是，在圖20的實(shí)施例中，襯底856延伸超出凸緣部分804。輔助介電體847設(shè)置在封裝襯底的該突出部分上。輔助介電體847限定與第一介電體886的頂部表面894共面的頂部表面897。輔助介電體也限定從頂部表面897朝向封裝襯底向下延伸的邊緣表面895。邊緣表面895在與第一水平方向相反的第二水平方向H2上傾斜，這樣第一介電體886的第一邊緣表面896和輔助介電體897的邊緣表面895沿著向下的方向朝向封裝襯底856彼此會(huì)聚。這些邊緣表面協(xié)作地限定從頂部表面894、897向下延伸的溝道。該溝道和邊緣表面是延伸到和延伸出如圖20中所示的附圖的平面的細(xì)長(zhǎng)結(jié)構(gòu)。輔助介電體897限定從邊緣表面895的底部邊沿朝向微電子元件848向內(nèi)突出的凸緣區(qū)域803。凸緣區(qū)域803與第一介電體886的凸緣區(qū)域804合并。必須理解的是，盡管這些介電體和部分單獨(dú)地進(jìn)行了描述，實(shí)際上這些介電體和部分是單個(gè)介電主體的部分。如同在上述的實(shí)施例中，頂部端子838在第一介電體886的頂部表面894處暴露。連接到至少一些的頂部端子的跡線836沿著介電體886的第一邊緣表面896延伸且具有連接到封裝襯底的導(dǎo)電元件的底部部分。但是，在圖20的實(shí)施例中，輔助頂部端子837在輔助介電體847的頂部表面897處暴露。跡線833從至少一些的該輔助頂部端子沿著輔助介電體的頂部表面897和沿著輔助介電體847的傾斜邊緣表面895延伸。與封裝襯底856相鄰設(shè)置的跡線833的底部部分也連接到封裝襯底的導(dǎo)電元件。在如上所討論的實(shí)施例中， 封裝襯底限定了與第一介電體886對(duì)齊以及與由第一介電體所承載的頂部端子838對(duì)齊的底部端子陣列。在圖20的實(shí)施例中，封裝襯底也限定了承載在輔助介電體847上的與輔助頂部端子837對(duì)齊的輔助底部端子857。在該實(shí)施例中，第一介電體886也具有在第二水平方向H2上傾斜的第二邊緣表面808，且一些跡線836從一些頂部端子838沿著第二邊緣表面808延伸。介電體包括在該介電體的頂部表面處暴露的輔助頂部端子811的第二輔助體809，且具有從所述第二輔助體的頂部表面向下延伸且在第一水平方向H1上傾斜的邊緣表面813，這樣邊緣表面813與第一介電體886的第二邊緣表面808會(huì)聚。這些邊緣表面協(xié)作地限定延伸到如圖20中所示的附圖的平面內(nèi)和離開所述平面的另一細(xì)長(zhǎng)溝道。另外的輔助跡線815沿著另外的輔助體809的邊緣表面延伸。這些跡線連接到封裝襯底856的導(dǎo)電元件。該封裝襯底限定與該另外的輔助頂部端子811對(duì)齊的另外的輔助底部端子817。輔助體809限定與第一介電體886的第二邊緣表面808的底部處的凸緣區(qū)域會(huì)聚的凸緣區(qū)域。此處再次地，該另外的輔助體808和第一介電體886形成單一的介電體的一部分。每個(gè)輔助介電體可以承載一排或者多于一排的頂部觸點(diǎn)811、837。這些頂部觸點(diǎn)和與這些頂部觸點(diǎn)對(duì)齊的輔助底部觸點(diǎn)857、817在封裝的堆疊中提供了信號(hào)的額外連接和額外路由。如圖20中所示的封裝可以一個(gè)疊置在另一個(gè)上，輔助頂部觸點(diǎn)與堆疊中的下一個(gè)更高的封裝的輔助底部觸點(diǎn)對(duì)齊。第一介電體的頂部觸點(diǎn)838與堆疊中下一個(gè)更高封裝的底部觸點(diǎn)864對(duì)齊。如圖20中所描述的封裝可以通過主要與如上所述的相同的方法來制造，且可以包括如上所述的特征。只是為了示例，用于形成封裝的薄片或者承載器未出現(xiàn)在如圖21中所描述的最終的封裝中。但是，具有輔助介電體的封裝可以包括例如如上參照?qǐng)D11、12和16所討論的介電薄片的特征。在又一變型中，一個(gè)或者更多個(gè)微電子元件可以設(shè)置在一個(gè)或者更多個(gè)輔助體之內(nèi)。根據(jù)本發(fā)明的另一實(shí)施例的封裝(圖21)與圖20的封裝相似在于，圖21的封裝包括具有第一邊緣表面696和第二邊緣表面608的第一或者主介電體686。該封裝進(jìn)一步包括具有與第一介電體686的第一邊緣表面696會(huì)聚的傾斜邊緣表面695的第一輔助介電體647以及具有與第一介電體686的第二邊緣表面608會(huì)聚的傾斜邊緣表面613的第二輔助介電體。此處再次地，輔助頂部觸點(diǎn)637和611設(shè)置在輔助介電體上，且輔助底部觸點(diǎn)617和657設(shè)置在封裝襯底的底部表面上，用于增加連通性。但是，圖21的封裝中的介電體不包括凸緣表面。這樣，邊緣表面696、608、695和613 —直延伸到封裝襯底656的上表面658。跡線沿著該邊緣表面向下延伸，這樣每個(gè)跡線的底部部分在該邊緣表面的底部處終止，在該底部處該跡線結(jié)合到封裝襯底的上表面上的導(dǎo)電元件663。在另一變型中，用于保持跡線和頂部端子的承載器可以是除了薄片之外的元件。例如，跡線和端子可以淀積在模具元件上，所述模具元件然后被用于形成介電體的頂部表面和邊緣表面。當(dāng)移除模具時(shí)，以與如上參照?qǐng)D1-10A所討論相同的方式，頂部端子和跡線保持嵌入在介電體內(nèi)。如上討論的封裝可以用于不同的電子系統(tǒng)的構(gòu)造中。例如，根據(jù)本發(fā)明的另一實(shí)施例的系統(tǒng)900(圖22)包括如上結(jié)合包括如上所述的兩個(gè)封裝的堆疊以及結(jié)合其他電子部件908和910所述的第一封裝902。在所描述的示例中，部件908是半導(dǎo)體芯片，而部件 910是顯示屏，但是可以使用任何其他的部件。當(dāng)然，盡管為了顯示清楚在圖22中只描述了兩個(gè)額外的部件，但是，該系統(tǒng)可以包括任何數(shù)目的這樣的部件。封裝902和904以及部件908和910安裝到如圖中虛線示意描述的共同殼體901，且根據(jù)需要彼此電互連，以形成所需的電路。在所示的示例系統(tǒng)中，該系統(tǒng)包括例如柔性或者剛性印刷電路板的電路面板907，且電路面板包括將所述部件彼此互連的多個(gè)導(dǎo)體909，其中只有一個(gè)導(dǎo)體909在圖22中進(jìn)行了描述。外接(off-board)連接器911將部件910連接到電路面板。但是，這只是示意的，可以使用用于制造電連接的任何合適結(jié)構(gòu)。殼體901描述為例如在手機(jī)或者個(gè)人數(shù)字助理中可使用的便攜式殼體，且屏910在殼體的表面處暴露。再次地，如圖22中所示的簡(jiǎn)化系統(tǒng)只是示例性的，包括通常視為固定結(jié)構(gòu)的系統(tǒng)(例如臺(tái)式計(jì)算機(jī)、路由器等)的其他系統(tǒng)可使用如上所討論的封裝來制造。在不背離本發(fā)明的情況下可以利用如上所述的特征的這些和其他變型或者組合，本優(yōu)選實(shí)施例的前述說明只是為了說明的目的，而不能認(rèn)為是由權(quán)利要求所限定的本發(fā)明來進(jìn)行限制。工業(yè)實(shí)用性本發(fā)明享有廣泛的工業(yè)應(yīng)用性，包括但是不限于提供用于微電子元件的封裝的組件和方法。
權(quán)利要求
1.一種微電子封裝，包括 (a)第一微電子兀件； (b)封裝襯底，所述封裝襯底具有在水平方向上延伸的上表面和下表面以及在所述上表面與所述下表面之間延伸的邊緣； (c)導(dǎo)電元件，所述導(dǎo)電元件在所述封裝襯底上，所述導(dǎo)電元件包括在所述封裝襯底的所述下表面處暴露的底部端子，所述微電子元件設(shè)置在所述封裝襯底的所述上表面之上，所述微電子元件電連接至在所述封裝襯底上的至少一些所述導(dǎo)電元件； (d)第一介電體，所述第一介電體覆蓋所述微電子元件和所述封裝襯底的至少一部分所述上表面，所述第一介電體限定遠(yuǎn)離所述封裝襯底的、背朝所述封裝襯底的頂部表面，所述至少一部分頂部表面在所述微電子元件之上延伸，所述第一介電體還限定從鄰近所述第一介電體的所述頂部表面的頂部邊沿向下延伸到鄰近所述封裝襯底且在所述封裝襯底的邊緣之內(nèi)的底部邊沿的第一邊緣表面，所述第一介電體進(jìn)一步限定遠(yuǎn)離所述第一邊緣表面的所述底部邊沿鄰近所述封裝襯底的水平方向延伸的面朝上的第一凸緣表面，所述第一凸緣表面被設(shè)置為距離所述封裝襯底的垂直距離小于所述封裝襯底與所述頂部表面之間的垂直距離； (e)多個(gè)頂部端子，所述多個(gè)頂部端子在所述第一介電體的所述頂部表面處暴露；和 (f)多個(gè)第一跡線，所述多個(gè)第一跡線從所述頂部端子沿著所述頂部表面延伸且沿著所述第一邊緣表面延伸，所述第一跡線具有沿著所述第一凸緣表面延伸的底部部分，所述底部部分電連接至所述封裝襯底的所述導(dǎo)電元件。
2.根據(jù)權(quán)利要求I所述的封裝，其中，所述第一邊緣表面在第一水平方向上遠(yuǎn)離所述微電子元件而傾斜，這樣所述底部邊沿距離所述頂部邊沿比距離所述微電子元件更遠(yuǎn)。
3.根據(jù)權(quán)利要求2所述的封裝，其中，所述第一介電體的所述第一邊緣表面被成形使得在離開所述封裝襯底的恒定垂直距離處沿著所述第一邊緣表面延伸的直線在所述第一水平方向上具有恒定的位置。
4.根據(jù)權(quán)利要求2所述的封裝，其中，所述第一介電體的所述第一邊緣表面一般是平面的。
5.根據(jù)權(quán)利要求2所述的封裝，其中，所述第一介電體限定從鄰近所述第一介電體的所述頂部表面的頂部邊沿向下延伸到鄰近所述封裝襯底的底部邊沿的第二邊緣表面，所述第二邊緣表面在第二水平方向上遠(yuǎn)離所述微電子元件而傾斜，這樣所述底部邊沿距離所述頂部邊沿比距離所述微電子元件更遠(yuǎn)，所述封裝進(jìn)一步包括第二跡線，所述第二跡線沿著所述第一介電體的所述頂部表面延伸且沿著所述第二邊緣表面向下延伸到鄰近所述封裝襯底的底部部分。
6.根據(jù)權(quán)利要求5所述的封裝，其中，所述第二水平方向與所述第一水平方向相反。
7.根據(jù)權(quán)利要求I所述的封裝，其中，所述多個(gè)跡線基本上彼此平行地沿著所述第一邊緣表面延伸。
8.根據(jù)權(quán)利要求I所述的封裝，其中，所述跡線嵌入在所述第一介電體的所述第一邊緣表面和所述頂部表面內(nèi)。
9.根據(jù)權(quán)利要求I所述的封裝，其中，所述頂部端子與所述跡線成一體且嵌入在所述第一介電體的所述頂部表面內(nèi)。
10.根據(jù)權(quán)利要求I所述的封裝，其中，所述跡線在所述第一邊緣表面和所述頂部表面之上延伸。
11.根據(jù)權(quán)利要求10所述的封裝，進(jìn)一步包括 粘合層，所述粘合層在所述跡線與所述第一邊緣表面和所述頂部表面之間。
12.根據(jù)權(quán)利要求I所述的封裝，進(jìn)一步包括 導(dǎo)電通孔連接器，所述導(dǎo)電通孔連接器延伸通過所述第一介電體的所述第一凸緣表面且將所述跡線的底部部分與所述封裝襯底的所述導(dǎo)電元件電連接。
13.根據(jù)權(quán)利要求I所述的封裝，其中，所述第一介電體是包膠模。
14.根據(jù)權(quán)利要求I所述的封裝，其中，所述第一介電體是共形層，所述共形層具有在所述微電子元件之上延伸的、限定所述頂部表面的部分且具有設(shè)置在未被所述微電子元件覆蓋的所述上表面的區(qū)域上的凸緣區(qū)域。
15.根據(jù)權(quán)利要求I所述的封裝，進(jìn)一步包括 第二微電子元件，所述第二微電子元件設(shè)置在所述第一介電體之內(nèi)且電連接至所述第一微電子元件、所述頂部端子和所述底部端子中的至少一個(gè)。
16.根據(jù)權(quán)利要求I所述的封裝，其中，至少一些所述頂部端子覆蓋所述微電子元件。
17.根據(jù)權(quán)利要求16所述的封裝，其中，所述頂部端子設(shè)置成面陣。
18.根據(jù)權(quán)利要求17所述的封裝，其中，所述底部端子包括與至少一些所述頂部端子對(duì)齊的中心端子。
19.根據(jù)權(quán)利要求I所述的封裝，進(jìn)一步包括 輔助介電體，所述輔助介電體覆蓋所述封裝襯底的一部分，所述輔助介電體限定遠(yuǎn)離所述封裝襯底的輔助頂部表面，所述封裝進(jìn)一步包括在所述輔助頂部表面處暴露的輔助頂部端子，至少一些所述輔助頂部端子電連接至所述封裝襯底的所述導(dǎo)電元件。
20.根據(jù)權(quán)利要求19所述的封裝，其中，所述輔助介電體限定從所述輔助頂部表面朝向所述封裝襯底延伸的輔助邊緣表面，所述輔助邊緣表面和所述第一邊緣表面合作地限定細(xì)長(zhǎng)槽，所述封裝進(jìn)一步包括沿著所述輔助邊緣表面延伸的輔助跡線，所述輔助頂部端子通過所述輔助跡線連接至所述封裝襯底的所述導(dǎo)電元件。
21.—種組件,包括 每個(gè)為根據(jù)權(quán)利要求18所述的第一微電子封裝和第二微電子封裝，所述第二微電子封裝的所述中心端子與所述第一微電子封裝的所述頂部端子對(duì)齊且結(jié)合到所述第一微電子封裝的所述頂部端子。
22.—種組件，包括 根據(jù)權(quán)利要求I所述的微電子封裝；和 第二微電子封裝，所述第二微電子封裝電連接至所述微電子封裝的所述頂部端子。
23.—種微電子封裝,包括 (a)微電子兀件； (b)封裝襯底，所述封裝襯底具有在水平方向上延伸的上表面和下表面，所述微電子元件設(shè)置在所述封裝襯底的所述上表面之上； (c)包膠模，所述包膠模覆蓋所述微電子元件和所述微電子元件的至少一部分所述上表面，所述包膠模限定遠(yuǎn)離所述封裝襯底的、背朝所述封裝襯底的頂部表面，所述包膠模的至少一部分頂部表面的在所述微電子元件之上延伸； (d)頂部端子，所述頂部端子在所述包膠模的所述頂部表面處暴露；和 (e)多個(gè)固態(tài)金屬化跡線，所述多個(gè)固體金屬化跡線從所述頂部端子沿著所述包膠模的所述頂部表面延伸，所述頂部端子和所述跡線嵌入在所述包膠模內(nèi)。
24.根據(jù)權(quán)利要求23所述的封裝，其中，所述封裝襯底上具有導(dǎo)電元件，至少一些所述頂部端子電連接至至少一些所述導(dǎo)電元件。
25.根據(jù)權(quán)利要求24所述的封裝，其中，所述封裝襯底的所述導(dǎo)電元件包括在所述封裝襯底的所述下表面處暴露的底部端子。
26.根據(jù)權(quán)利要求23所述的封裝，其中，至少一些所述頂部端子覆蓋所述微電子元件。
27.—種系統(tǒng),包括 根據(jù)權(quán)利要求I和23中的任一項(xiàng)所述的微電子封裝；和 一個(gè)或多個(gè)其他電子部件，所述一個(gè)或多個(gè)其他電子部件電連接至所述微電子封裝。
28.根據(jù)權(quán)利要求27所述的系統(tǒng)，進(jìn)一步包括 殼體，所述微電子封裝和所述其他電子部件被安裝到所述殼體。
29.一種制造微電子封裝的方法，包括以下步驟 (a)在具有導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底且電連接至所述導(dǎo)電元件的微電子元件的組裝件之上定位承載多個(gè)跡線的薄片，這樣至少一些所述跡線中的部分在所述微電子元件之上延伸； (b)將可流動(dòng)的組合物引入所述薄片與所述封裝襯底之間以及所述微電子元件周圍，且使所述組合物固化以形成覆蓋所述微電子元件且具有至少部分地由所述薄片限定的形狀的包膠模；和 (C)去除所述薄片，以便留下在所述包膠模的背朝所述封裝襯底的一個(gè)或多個(gè)表面之上延伸的所述跡線。
30.根據(jù)權(quán)利要求29所述的方法，其中，所述定位所述薄片的步驟包括 定位在所述微電子元件之上延伸的所述薄片的第一部分以及在所述薄片的所述第一部分之上的所述跡線的第一部分；和 定位所述薄片的第二部分，這樣所述薄片的所述第二部分以及在所述薄片的所述第二部分上的所述跡線的第二部分從所述薄片的所述第一部分朝向所述封裝襯底延伸。
31.根據(jù)權(quán)利要求30所述的方法，其中，所述定位步驟包括 使所述薄片變形。
32.根據(jù)權(quán)利要求29所述的方法，其中，所述定位步驟被進(jìn)行以便承載所述跡線的所述薄片的表面朝向所述封裝襯底，且所述引入步驟被進(jìn)行以便所述可流動(dòng)的組合物部分地圍繞所述跡線。
33.根據(jù)權(quán)利要求32所述的方法，其中，所述薄片由金屬材料形成，且所述去除所述薄片的步驟包括刻蝕所述薄片的所述金屬材料。
34.一種制造微電子封裝的方法，包括以下步驟 (a)在具有導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底且電連接至所述導(dǎo)電元件的微電子元件的組裝件之上定位承載多個(gè)跡線的薄片，所述定位步驟被進(jìn)行以便所述薄片的第一部分以及在所述薄片的所述第一部分之上的所述跡線的第一部分在所述微電子元件之上延伸且所述薄片的第二部分以及在所述薄片的所述第二部分之上的所述跡線的第二部分從所述第一部分朝向所述封裝襯底延伸； (b)將可流動(dòng)的組合物引入所述薄片與所述封裝襯底之間以及所述微電子元件周圍； (C)使所述組合物固化以形成覆蓋所述微電子元件且具有至少部分地由所述薄片限定的形狀的包膠模；和 (d)將所述跡線的所述第二部分與所述封裝襯底的所述導(dǎo)電元件電連接。
35.根據(jù)權(quán)利要求34所述的方法，其中，在引入所述可流動(dòng)的組合物的步驟之前進(jìn)行所述將所述跡線的所述第二部分與所述導(dǎo)電元件電連接的步驟。
36.根據(jù)權(quán)利要求34所述的方法，其中，所述定位所述薄片以及引入和固化所述可流動(dòng)的組合物的步驟被進(jìn)行，以便所述包膠模包括限定在所述微電子元件之上延伸的頂部表面的主要部分、以所述主要部分為界且朝向所述微電子元件向下延伸的第一邊緣表面以及從所述第一邊緣表面向下延伸且比所述主要部分更薄的凸緣部分，且這樣所述跡線的所述第二部分包括在所述凸緣部分之上延伸的底部部分，所述電連接所述第二部分的步驟包括形成通過所述包膠模的所述凸緣部分的連接件。
37.根據(jù)權(quán)利要求36所述的方法，進(jìn)一步包括以下步驟 形成在所述跡線的所述底部部分與所述封裝襯底之間延伸的、在所述包膠模的所述凸緣部分內(nèi)的通孔，所述形成通過所述凸緣部分的連接的步驟包括在所述通孔內(nèi)形成通孔導(dǎo)體。
38.根據(jù)權(quán)利要求37所述的方法，其中，在所述引入和固化所述組合物之后進(jìn)行在所述包膠模的所述凸緣部分內(nèi)形成通孔的步驟。
39.一種制造微電子封裝的方法，包括以下步驟 (a)將共形介電層淀積到具有包括在所述封裝襯底的下表面處暴露的底部端子的導(dǎo)電元件的封裝襯底以及覆蓋所述封裝襯底的上表面且電連接至所述導(dǎo)電元件的微電子元件的組裝件上，所述淀積步驟被進(jìn)行以便所述共形層的第一部分限定遠(yuǎn)離所述封裝襯底且在所述微電子元件之上延伸的頂部表面，且一個(gè)或多個(gè)另外的部分限定、向下延伸朝向被所述微電子組件覆蓋的區(qū)域之外的所述封裝襯底的一個(gè)或多個(gè)邊緣表面；和 (b)將跡線和頂部端子設(shè)置在所述共形層上，以便所述跡線沿著所述頂部表面延伸且朝向所述封裝襯底沿著至少一個(gè)邊緣表面延伸，且所述跡線的底部部分被定位鄰近所述封裝襯底；和 (C)將所述跡線的所述底部部分連接至在所述封裝襯底上的至少一些所述導(dǎo)電元件。
40.根據(jù)權(quán)利要求39所述的方法，其中，所述淀積共形層的步驟被進(jìn)行以便所述共形層形成從至少一個(gè)邊緣表面的底部邊沿延伸的至少一個(gè)朝上的凸緣表面，這樣每個(gè)凸緣表面被設(shè)置為距離所述封裝襯底的垂直距離小于所述封裝襯底與所述頂部表面之間的垂直距離，所述設(shè)置跡線的步驟被進(jìn)行，這樣所述跡線的所述底部部分在所述至少一個(gè)凸緣表面之上延伸，且所述連接所述跡線的所述底部部分的步驟包括形成連接，這樣所述連接延伸通過所述至少一個(gè)凸緣表面。
41.根據(jù)權(quán)利要求40所述的方法，其中，所述設(shè)置跡線和端子的步驟包括 在將所述層淀積到所述組裝件上之前，將所述跡線和所述端子設(shè)置在所述共形層之上。
42.根據(jù)權(quán)利要求41所述的方法，其中，所述設(shè)置跡線和端子的步驟包括在將所述層淀積到所述組裝件上之后，將所述跡線淀積到所述共形層上。
全文摘要
一種用于例如半導(dǎo)體芯片的微電子元件(48)的封裝，具有介電體(86)，該介電體(86)覆蓋封裝襯底(56)和微電子元件(48)，且具有暴露在介電體(86)的頂部表面(94)處的頂部端子(38)。有利地，沿著介電體(86)的邊緣表面(96、108)延伸的跡線(36a、36b)將頂部端子(38)連接到封裝襯底(56)上的底部端子(64)。介電體(86)可以通過模制或者通過施加共形層(505)而形成。
文檔編號(hào)H01L23/31GK102884623SQ201180022247
公開日2013年1月16日 申請(qǐng)日期2011年11月14日 優(yōu)先權(quán)日2010年11月15日
發(fā)明者貝爾加?！す?申請(qǐng)人:泰塞拉公司