專利名稱：用于晶粒對晶粒接合的積體電路以及測試晶粒對晶粒接合的方法
用于晶粒對晶粒接合的積體電路以及測試晶粒對晶粒接合的方法發(fā)明領域
本說明書內所揭示的一或更多實施例關于積體電路(1C)。更特別地，一或更多實 施例關于測試包含多個晶粒的積體電路。
背景
在制造積體電路(IC)時，瑕疵會發(fā)生于晶粒內的可能性大體上隨著使用于配置 該積體電路的晶粒尺寸增加而增加。在積體電路內發(fā)生也稱之為“缺陷”的制造瑕疵可導 致該積體電路操作能力降低或完全不作用。基于這個理由，相對于單一塊晶粒，以多晶粒積 體電路形式配置積體電路可更具有成本效益。
大體上，多晶粒積體電路系使用耦接在一起的多個晶粒而成并放置于單一封裝 內。發(fā)生于一多晶粒積體電路的晶粒中的任一者內的制造缺陷只使得那個晶粒無法操作。 因此，在多晶粒積體電路內，相較于在由單一較大晶粒所構成的積體電路內發(fā)生缺陷時，制 造缺陷使得較少晶粒區(qū)域無法使用。
盡管多晶粒積體電路的使用可增加該最終產品的良率，多晶粒積體電路仍必須進 行徹底地測試。例如，被結合以形成該多晶粒積體電路結構的不同晶粒間的連接性必須堅 固可靠。否則，涉及每一個構成晶粒的整個多晶粒積體電路變得無法使用。發(fā)明內容
本說明書內所揭示的一或更多實施例關于積體電路(1C)，且更特別地，關于測試 包含多個晶粒的積體電路。根據一實施例，積體電路包含第一晶粒；第二晶粒，其中，該第 一晶粒系堆迭于該第二晶粒頂上；多個晶粒間連線；放置于該第二晶粒頂上的第一探針墊 片；及放置于該第二晶粒頂上的第二探針墊片。每一個晶粒間連線包括放置于該第一晶粒 及該第二晶粒間以耦接該第一晶粒至該第二晶粒的微凸塊。該第一探針墊片系耦接至第一 微凸塊，該第二探針墊片系耦接至第二微凸塊，以及該第一晶粒被架構以建立將該第一微 凸塊耦接至該第二微凸塊的內連線。
在一些實施例中，該內連線為固定的。在其它的實施例中，該內連線系借由載入組 態(tài)資料至該第一晶粒中以使用該第一晶粒的可程式電路而形成。
在一些實施例中，該第二晶粒是主要由至少一個被動金屬層所構成的中介層，其 將該第一晶粒耦接到該第一或第二探針墊片的至少一者。在其它的實施例中，該第二晶粒 是包括該將第一晶粒選擇性地耦接至該第一或第二探針墊片的至少一者的一或更多開關 的主動結構。
在一些實施例中，該多個晶粒間連線中的至少一者在該第二晶粒內包括直通硅晶 穿孔(TSV);該直通硅晶穿孔的第一末端系耦接至該第一微凸塊且該直通硅晶穿孔的第二 末端透過該第二晶粒延伸至與其上放置該第一及第二探針墊片的表面相對的第二晶粒表 面。該第一探針墊片使用該直通硅晶穿孔來耦接至該第一微凸塊。
進一步描述了一種測試這些積體電路之方法，包括:測試多個晶粒間連線中的一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到該缺陷的發(fā)生，標示 多晶粒積體電路為包含缺陷晶粒間連線。該第一晶粒可以使用半固定接合技術來最初地接 合至該第二晶粒，該方法進一步包括:當該多晶粒積體電路被標示為包含缺陷晶粒間連線 時，再處理該晶粒間連線。測試這些積體電路之另一種方法包括:測試多個晶粒間連線中的 每一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到沒有該缺陷的發(fā) 生，將該第一晶粒固定接合至該第二晶粒。偵測缺陷是否發(fā)生包括例如決定測試訊號是否 自該第一探針墊片傳送至該直通硅晶穿孔。
在一些實施例中，該第二晶粒包括透過該第二晶粒延伸的第一直通硅晶穿孔 (TSV)，該第一直通硅晶穿孔的第一末端耦接到該第一微凸塊并且第二末端耦接到第一封 裝凸塊。該第二晶粒進一步包括透過該第二晶粒延伸的第二直通硅晶穿孔，該第二直通硅 晶穿孔的第一末端耦接到該第二微凸塊并且第二末端耦接到第二封裝凸塊。
這些積體電路可以借由以下來測試:測試多個晶粒間連線的一者來；偵測在該晶 粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到該缺陷的發(fā)生，標示多晶粒積體電路 為包含缺陷晶粒間連線。在一些實施例中，該第一晶粒系使用半固定接合技術來最初地接 合至該第二晶粒，該方法進一步包括:當該多晶粒積體電路被標示為包含缺陷晶粒間連線 時，再處理該晶粒間連線。另一種方法包含測試多個晶粒間連線中的每一者；偵測在該晶粒 間連線的測試期間是否發(fā)生缺陷；及回應于偵測到沒有該缺陷的發(fā)生，將該第一晶粒固定 接合至該第二晶粒。偵測缺陷是否發(fā)生可包括決定提供至該第一封裝凸塊的測試訊號是否 傳送至該第二封裝凸塊。
一或更多其它實施例可包含一種測試多晶粒積體電路的方法。該方法可包含測試 該多晶粒積體電路中的晶粒間連線，其中，該晶粒間連線包含耦接第一晶粒至第二晶粒的 微凸塊。該方法也可包含偵測在該晶粒間連線測試期間是否發(fā)生缺陷?；貞趥蓽y到該缺 陷，該多晶粒積體電路可被標示為包含缺陷晶粒間連線。
該方法可包含選擇該第二晶粒做為主要由至少一個被動金屬層所構成的中介層。
測試該晶粒間連線可包含提供放置于該第二晶粒頂上的第一探針墊片，其中，該 第一探針墊片系耦接至將該第一晶粒耦接至該第二晶粒的第一微凸塊。第二探針墊片可被 提供并放置于該第二晶粒的頂上。該第二探針墊片可被耦接至將該第一晶粒耦接至該第二 晶粒的第二微凸塊。該方法可包含在該第一晶粒內建立將該第一微凸塊耦接至該第二微凸 塊的內連線。
偵測缺陷是否發(fā)生可包含決定測試訊號是否自該第一探針墊片傳送至該第二探 針墊片。
測試該晶粒間連線也可包含將該第一晶粒置于該第二晶粒頂上，其中，該第二晶 粒包含透過第一微凸塊耦接至該第一晶粒的第一直通硅晶穿孔(TSV)及透過第二微凸塊 耦接至該第一晶粒的第二直通硅晶穿孔。在該第一晶粒內，內連線可被建立以將該第一微 凸塊耦接至該第二微凸塊。
偵測缺陷是否發(fā)生可包含決定提供至該第一直通硅晶穿孔的測試訊號是否傳送 至該第二直通硅晶穿孔。
在一或更多觀點中，該第一直通硅晶穿孔可以該第一直通硅晶穿孔的第一末端來 耦接至該第一微凸塊且可以該第一直通硅晶穿孔的第二末端來耦接至該第一封裝凸塊。該第二直通硅晶穿孔可以該第二直通硅晶穿孔的第一末端來耦接至該第二微凸塊且可以該 第二直通硅晶穿孔的第二末端來耦接至該第二封裝凸塊。據此，偵測缺陷是否發(fā)生可包含 決定提供至該第一封裝凸塊的測試訊號是否傳送至該第二封裝凸塊。
測試該晶粒間連線可進一步包含提供放置于該第二晶粒頂上的第一探針墊片及 第二探針墊片。該第一探針墊片可被耦接至該第一直通硅晶穿孔。該第二探針墊片可被耦 接至該第二直通硅晶穿孔。
測試該晶粒間連線也可包含提供放置于該第二晶粒頂上的第一探針墊片。該第一 探針墊片可被耦接至一第一微凸塊。直通硅晶穿孔可被提供于該第二晶粒內。該直通硅晶 穿孔的第一末端可被耦接至第二微凸塊。在該第一晶粒內，內連線可被建立以將該第一微 凸塊耦接至該第二微凸塊。
偵測缺陷是否發(fā)生可進一步包含決定測試訊號是否自該第一探針墊片傳送至該 直通硅晶穿孔。
可使用半固定接合技術將該第一晶粒接合至該第二晶粒。在那個例子中，當該多 晶粒積體電路被標示為包含缺陷晶粒間連線，該晶粒間連線可被再處理。
一或更多其它實施例可包含積體電路。該積體電路可包含第一晶粒、第二晶粒及 耦接該第一晶粒至該第二晶粒的多個晶粒間連線。該積體電路也包含多個探針墊片，其中， 每一個探針墊片系耦接至晶粒間連線。
在一或更多觀點中，該多個探針墊片可沿著該第二晶粒的至少一邊緣來分布。在 一或更多觀點中，該多個探針墊片可沿著該第二晶粒的每一個邊緣來分布且包括該第一晶 粒。
該第一晶?？杀环胖糜谠摰诙Яｍ斏稀?，該積體電路可包含放置于該第二 晶粒頂上的第三晶粒。該第一晶粒及該第三晶?？蓪嶋H上位于同一水平面。該些探針墊片 的至少一者可位于該第一晶粒及該第三晶粒之間。
一或更多其它實施例可包含具有第一晶粒及第二晶粒的積體電路，其中，該第一 晶粒系堆迭于該第二晶粒頂上。該積體電路可包含多個晶粒間連線，其中，每一個晶粒間連 線包含放置于該第一晶粒及該第二晶粒間以耦接該第一晶粒至該第二晶粒的微凸塊。該積 體電路可包含放置于該第二晶粒頂上的第一探針墊片，其中，該第一探針墊片可被耦接至 第一微凸塊。該積體電路可包含放置于該第二晶粒頂上的第二探針墊片，其中，該第二探針 墊片可被耦接至第二微凸塊。該第一晶粒可被架構以建立將該第一微凸塊耦接至該第二微 凸塊的內連線。
在一或更多觀點中，該內連線可被固定。在一或更多觀點中，該內連線可借由載入 組態(tài)資料至該第一晶粒中以使用該第二晶粒的可程式電路而形成。
該第一晶?？墒褂冒牍潭ń雍霞夹g來接合于該第二晶粒頂上。例如，該第一晶粒 可在決定該多個晶粒間連線系無缺陷后才被永久地接合至該第二晶粒。
該多個晶粒間連線中的一者或更多可在該第二晶粒內包含直通硅晶穿孔。該直通 硅晶穿孔的第一末端可被耦接至該第一微凸塊。該直通硅晶穿孔的第二末端可延伸經過該 第二晶粒到達與其上放置該第一及第二探針墊片的表面相對的第二晶粒表面。該第一探針 墊片可使用該直通硅晶穿孔來耦接至該第一微凸塊。
圖式簡單說明


圖1系根據本發(fā)明書內所揭示的一或更多實施例說明一種多晶粒積體電路(IC) 的第一方塊圖。
圖2系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第一 首Ij面?zhèn)纫晥D。
圖3系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第二 首Ij面?zhèn)纫晥D。
圖4系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第三 首Ij面?zhèn)纫晥D。
圖5系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第四 首Ij面?zhèn)纫晥D。
圖6系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第五 首Ij面?zhèn)纫晥D。
圖7系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第六 首Ij面?zhèn)纫晥D。
圖8系根據本發(fā)明書內所揭示的一或更多實施例說明一種測試多晶粒積體電路 內的晶粒間連線的方法流程圖。
詳細說明
盡管本說明書以定義視為新型的一或更多實施例的特征的申請專利范圍做總結， 但是相信該一或更多實施例會自結合該些圖式的說明回報中而更加了解。如有需要，一或 更多詳細實施例可被揭示于本說明書內。然而，應理解到該一或更多實施例只是本發(fā)明安 排的示范，其可以各種形式來具體實現。因此，本說明書內所揭示的特定結構和功能細節(jié)不 是要解釋成限定用，而只是做為該些申請專利范圍的權利要求項的基礎并做為教示熟知此 項技術之人士各種運用該一或更多實施例于事實上任何適當詳細結構中的代表基礎。進一 步，在此所使用的用語和片語不是要限定用，而只是提供在此所揭示的一或更多實施例的 可理解說明。
在本說明書內所揭示的一或更多實施例有關積體電路(1C)，且更特別地，有關測 試包含多個晶粒的積體電路(在此稱之為“多晶粒積體電路”)。根據本說明書內所揭示的 一或更多實施例，協助多晶粒積體電路的晶粒間進行通訊的實體連線可被測試。協助測試 晶粒間連線及辨識缺陷晶粒間連線的各種測試技術被揭示。協助測試該些晶粒間連線的電 路結構也被揭示。
傳統多晶粒積體電路通常系使用小尺寸晶粒來形成。結果，在該些晶粒被接合在 一起時所形成的晶粒間連線數量典型地系少到并未測試該些晶粒間連線。例如，傳統多晶 粒積體電路系使用只透過有限的晶粒間連線數量進行連結的小晶粒尺寸來建構。在這類例 子中，因為每一個個別晶粒的成本如此小，使得即使整個多晶粒積體電路的成本也小，一旦 該些晶粒間連線內有缺陷，則該多晶粒積體電路會被丟棄，故獨立測試該些晶粒間連線及 用以建立該些晶粒間連線所使用的結構并未執(zhí)行。
然而，當使用較大、更貴晶粒尺寸來建立多晶粒積體電路時，即使由于一缺陷晶粒 間連線而丟棄單一晶粒也是昂貴的，因為已知良好或無缺陷的二或更多較大且更貴晶粒實 際上也被丟棄。甚至，在接合二或更多較大晶粒在一起以形成多晶粒積體電路時所形成的晶粒間連線數量顯然地系較大。較大晶粒間連線數量值得增加測試時間和費用。例如，配 合較大晶粒尺寸，該晶粒間連線數量大約為典型建立于較小、傳統多晶粒積體電路中的100倍。
圖1系根據本發(fā)明書內所揭示的一或更多實施例說明一種多晶粒積體電路100的 第一方塊圖。如所示，多晶粒積體電路100包含放置于一中介層115的頂部表面上的晶粒 105及晶粒110。例如，晶粒105及晶粒110可與中介層115直接實體接觸或透過包含一或 更多電路結構的一或更多中介積體電路制程層來耦接。
晶粒105及晶粒110中的每一個可配置各種不同類型的電路或晶片中的任一者。 例如，晶粒105及晶粒110中的每一個可被配置成記憶體、處理器或可程式積體電路。在另 一范例中，晶粒105可配置記憶體且晶粒115可配置處理器或可程式積體電路。在再一范 例中，晶粒105及晶粒110中的一者或兩者可配置特殊用途積體電路或混合訊號積體電路。 所示范例系基于說明目的并非要限制在本說明書內所揭示的一或更多實施例。
可程式積體電路系可被程式化以執(zhí)行特定邏輯功能的熟知積體電路類型?？沙淌?積體電路類型，即該場式可程式閘陣列(FPGA)，典型地包含可程式單元陣列。這些可程式單 元可包含例如輸入/輸出方塊(IOB)、可組態(tài)邏輯方塊(CLB)、專用隨機存取記憶體(BRAM)、 乘法器、數位訊號處理方塊(DSP)、處理器、時鐘管理器、延遲鎖定回路(DLL)等等。
每一個可程式單元典型地包含可程式內連線及可程式邏輯電路。該可程式內連線 電路典型地包含由可程式連接點(PIP)所互相連接各種長度的大量內連線。該可程式邏輯 電路使用可包含例如函數產生器、暫存器、算術邏輯電路等等可程式構件來執(zhí)行一使用者 設計邏輯。
該些可程式內連線電路及可程式邏輯電路典型地系借由將一組態(tài)資料流載入定 義著如何架構該些可程式構件的內部組態(tài)記憶體單元中進行程式化。該組態(tài)資料可由外部 裝置自記憶體(例如，自外部可程式唯讀記憶體)中讀取或寫入該場式可程式閘陣列中。個 別記憶體單元的全體狀態(tài)接著決定該場式可程式閘陣列的功能。
另一可程式積體電路類型系該復雜可程式邏輯裝置或CPLD。該復雜可程式邏輯裝 置包含由內連線切換矩陣連接在一起并連接至輸入/輸出(I/o)資源的二或更多“函數方 塊”。該復雜可程式邏輯裝置的每一個函數方塊包含類似在可程式邏輯陣列(PLA)及可程 式陣列邏輯(PAL)裝置中所使用那些的二階及閘/或閘結構。在復雜可程式邏輯裝置中， 組態(tài)資料典型地系儲存于非揮發(fā)性記憶體內的晶片上。在一些復雜可程式邏輯裝置中，組 態(tài)資料儲存于非揮發(fā)性記憶體內的晶片上，接著下載至揮發(fā)性記憶體做為初始組態(tài)(程式 化)序列的一部分。
對于所有這些可程式積體電路而言，裝置功能系受到基于那個目的而提供至該裝 置的資料位元所控制。該些資料位元可被儲存于揮發(fā)性記憶體(例如，如在場式可程式閘 陣列及一些復雜可程式邏輯裝置中的靜態(tài)記憶體單元)、非揮發(fā)性記憶體(例如，如在一些 復雜可程式邏輯裝置中的快閃記憶體)或任何其它類型記憶體單元中。
其它可程式積體電路系借由施加例如金屬層的處理層，其可程式地互相連接該裝 置上的各種構件。這些可程式積體電路系熟知的光罩可程式裝置?？沙淌椒e體電路也可例 如使用熔合或抗熔合技術的其它方式來配置之。
該片語“可程式積體電路”可包含但不限于這些裝置且可進一步包括只可部分程式化的裝置。例如，可程式積體電路類型包含硬編碼電晶體邏輯及可程式互相連接該硬編 碼電晶體邏輯的可程式切換結構的結合。參考圖1，例如晶粒105、晶粒110或晶粒105及 晶粒110兩者可被配置成可程式積體電路。
繼續(xù)圖1，中介層115可借由耦接晶粒105的所選墊片和晶粒110的所選墊片來連 通性地連結晶粒105及晶粒110。在由中介層115所促成的本例中，晶粒105及晶粒110間 的連線可被稱之為晶粒間連線。晶粒間連線指示始于第一晶粒并往返于該第一晶粒及第二 晶粒間的界面的訊號路徑。不管是否繼續(xù)進入第三晶?；蜃栽摰诙Я＠@回該第一晶粒， 該晶粒間連線可往返于晶粒間的較遠界面。在往返于二晶粒間的界面時，不管該界面系形 成于晶粒105及晶粒110之間、于晶粒105及中介層115之間、于晶粒110及中介層115之 間或其任何其它結合，該晶粒間連線包含連通性地互相連接該二晶粒所使用的特定電路結 構。
基于說明目的，只有二晶粒示于中介層115的頂上。然而，本說明書內所述的一或 更多實施例并不要限制放置于中介層115上的晶粒數量。例如，三或更多晶粒可被放置于 中介層115的頂上。進一步，其它多晶粒架構可如本說明書內將更加詳述般地來使用。
多晶粒積體電路100可進一步包含多個探針墊片120。探針墊片120中的每一個 可被放置于中介層115上。不同探針墊片120的連接性將參考其余圖式來更加詳述。探針 墊片120可被分布于中介層115的頂部表面上。如所述地，探針墊片120被放置于其上放 置晶粒105及晶粒110的相同表面上。據此，晶粒105、晶粒110及探針塾片120可實際上 配置于與中介層115的頂部表面平行的同一水平面內?？梢愿鞣N不同架構來安排探針墊片 120，包含例如放置于中介層115的外部邊緣四周以例如環(huán)繞晶粒105及110中的每一個， 和放置于晶粒105及110之間。
應理解到在所示探針墊片120系為跨越中介層115的頂部表面進行分布時，探針 墊片120可以更有限方式進行分布。例如，探針墊片120可只沿著中介層115的一邊緣、只 沿著中介層115的兩邊緣、只沿著中介層115的三邊緣或沿著中介層115的全部四邊緣進 行分布。在這些范例中的每一個，探針墊片120可位于晶粒105及晶粒110間或不位于晶 粒105及晶粒110間。
在中介層115上存在探針墊片120不妨礙在晶粒105及/或晶粒110上使用額外 探針墊片(未顯示)或專用于測試例如非晶粒間連線特征的只屬于中介層115內所選特 征，的額外探針墊片120。然而，這類探針墊片被視為獨立探針墊片類型，因而與協助更直接 測試晶粒間連線的探針墊片120無關。
在一或更多實施例中，跨越中介層115的探針墊片120的分布可改善多晶粒積體 電路100內的功率分布。例如，在較大晶粒內，當由該晶粒周邊設備供應電力時，可看到自 該晶粒周邊設備至該晶粒中心的壓降。探針墊片120的分布可減少例如跨越晶粒105及/ 晶粒110的跨越該些晶粒中的每一個所看到的壓降大小。利用電力及接地網耦接至探針墊 片120而在該中介層115的周邊上增加探針墊片120可減少多晶粒積體電路內自墊片至電 晶體的有效電阻。有效電阻減少轉換成自墊片至電晶體的壓降較少。
圖2系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第一 剖面?zhèn)纫晥D。圖2說明在沿著圖1切線2所取剖面中的圖1多晶粒積體電路100。據此，遍 及本說明書中的類似編號會系使用于參考相同元件項。
中介層115可被配置成由積體電路制程的一或更多層形成的晶粒。中介層115可 包含至少一個金屬層，但也可包含由適當絕緣或非導電層所分隔的多個金屬層。本例的金 屬層或多個金屬層可配置耦接晶粒105的所選墊片至晶粒110的所選墊片的晶粒間接線 205。
在一或更多實施例中，可被架構成其內配置晶粒間接線205的完全被動結構。在 一或更多其它實施例中，中介層115可包含一或更多主動裝置，因而被視為主動結構。本說 明書內所述的一或更多實施例并不是要限定為不是被動就是主動中介層。在一或更多實施 例中，中介層115可被視為用于配置晶粒105及110間所需訊號而保留的第三晶粒。
晶粒105及晶粒110可透過多個微凸塊210來耦接至中介層115。微凸塊大體上 系電性耦接晶粒105及110中的每一個的墊片(未顯示)至中介層115的墊片(未顯示) 的錫球。耦接至微凸塊210的中介層115的墊片可耦接至晶粒間接線205或直通硅晶穿孔 (TSV) 215。晶粒間接線205系中介層115內耦接不同晶粒的作用性長內連線。例如，晶粒 間接線205可耦接晶粒105的一或更多墊片與晶粒110的一或更多墊片。如所示，晶粒間 接線205可被放置于例如中介層115內的頂部表面下方。
對比于每一晶粒間接線205的垂直部分，每一個直通硅晶穿孔可完全延伸穿透中 介層115，該中介層自緊接在中介層115的頂部表面下方放置的墊片延伸至透過中介層115 的底部表面而露出的墊片。每一個直通娃晶穿孔215可例如透過一微凸塊210 f禹接晶粒105 及110中的每一個的墊片至該多個封裝凸塊220中的一者。也稱之為“C4凸塊”的封裝凸 塊220大體上系耦接中介層115的底部表面上的墊片至多晶粒積體電路100的封裝并因此 接至該封裝外部接腳的錫球?？山栌神罱釉撔|片至微凸塊210、至直通硅晶穿孔215、至 封裝凸塊220并至外部封裝接腳而將晶粒105的一或更多墊片及晶粒110的一或更多墊片 耦接至多晶粒積體電路100的封裝的外部接腳。
晶粒105、晶粒110及中介層115每一個可被分開制造成例如它自己特有晶圓的一 部分。晶粒105、晶粒110及中介層115可在仍是晶圓形式時，例如在切割成單粒前及在接 合晶粒105和晶粒110至中介層115的頂部表面前，先進行測試。在仍是晶圓形式時進行 測試確保已知不良晶粒未被使用于配置多晶粒積體電路100。因此，晶粒105和晶粒110每 一個系“已知良好晶?！薄Ｖ挥型高^測試所決定為已知良好晶粒的晶?？杀唤雍现林薪閷印?br> 圖3系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第二 剖面?zhèn)纫晥D。圖3說明多晶粒積體電路100的一或更多探針墊片120被耦接至晶粒間接線 205以協助晶粒間連線測試的測試范例。圖3說明晶粒105、晶粒110及中介層115每一個 系已知良好晶?；驘o缺陷的測試例。晶粒105及晶粒110可被切割成單粒并安裝于中介層 115上。中介層115可以晶圓形成存在。替代性地，中介層115可被切割成單粒。
如所示，探針墊片120A可透過墊片耦接電路305來耦接至晶粒間接線205A。探針 墊片120B可透過墊片耦接電路310來耦接至晶粒間接線205B。依據中介層115是被配置 成被動結構或主動結構而定，墊片耦接電路305及墊片耦接電路310可被配置成例如接線、 電容器及/或雷同的被動結構，或例如選擇性地耦接探針墊片至該目標晶粒間接線的一或 更多開關的被動和主動結構的結合。
圖3說明測試接合并連通性地連結晶粒110至中介層115的微凸塊210的測試例。 晶粒110可被架構以在晶粒間接線205A及晶粒間接線205B間形成內連線315。
在一或更多實施例中，例如在晶粒110系配置成可程式積體電路的例子中，組態(tài) 資料可被載入晶粒110中以使用該可程式積體電路內可取得的可程式電路來舉例說明或 形成連線315。使用可程式電路來配置連線315可限制重要實體接線、電晶體及微凸塊的利 用。不同組態(tài)記憶體會致能不同可程式連線組。
雖是說明內連線，但應理解到晶粒105及110中的一者或兩者內的組態(tài)資料載入 可配置多個內連線以利用例如二個的最少探針墊片120來協助許多晶粒間連線測試。例如 極大化該些連線且極小化探針墊片120的使用的這類方法需要較少測試圖案，此因針對給 予組態(tài)資料組及所建立的相對應可程式網路來測試的微凸塊數量增加之故。然而，在一或 更多其它實施例中，相對于使用需要載入組態(tài)資料的可程式電路來配置者，內連線315可 被固定。
探針320可輸出例如測試向量的測試訊號至探針墊片120A。探針320可監(jiān)視探針 墊片120B以決定是否收到該測試訊號。當透過探針墊片120B接收到該測試訊號時，至少 對應至耦接晶粒間接線205A及晶粒間接線205B至晶粒110的特定微凸塊，在晶粒110及 中介層115間的晶粒間連線可被決定為無缺陷。該程序可被重復以測試晶粒105及中介層 115間和晶粒110及中介層115間更遠的晶粒間連線。在一或更多實施例中，不同微凸塊對 可依序進行測試，直到耦接晶粒105及晶粒110至中介層115的全部或實際上全部微凸塊 被測試為止。
在本說明書內，參考至可提供測試訊號并監(jiān)視在該特定待測裝置輸出時所提供測 試訊號的接收的探針。應理解到該探針可為較大積體電路測試系統的一部分。該積體電路 測試系統可包含可控制探針320以配置在此所述各種測試功能的處理系統300。在一或更 多實施例中，該處理系桶可被配置成電腦系統或可執(zhí)行計劃性指令的任何其它資料處理系 統。使用探針320結合該處理系統及該積體電路測試系統中例如積體電路處理子系統的任 何其它元件，缺陷晶粒間連線可被辨識，且具有缺陷晶粒間連線的多晶粒積體電路可被貼 標或在其它方面被辨識。
圖4系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第三 剖面?zhèn)纫晥D。圖4說明多晶粒積體電路100的一或更多探針墊片120被耦接至晶粒間接線 205以協助晶粒間連線測試的另一測試范例。圖4說明晶粒105、晶粒110及中介層115每 一個系一已知良好晶粒的測試例。晶粒105及晶粒110可被切割成單粒并安裝于中介層 115上。中介層115可以晶圓形成存在或可被切割成單粒。
如所示，探針墊片120A可透過墊片耦接電路305來耦接至晶粒間接線205A。探 針墊片120B可透過墊片耦接電路310來耦接至晶粒間接線205B。依據中介層115是被配 置成被動結構或主動結構而定，耦接電路305及310可被配置成被動結構或被動和主動結 構的結合。探針墊片120C可透過墊片耦接電路405來耦接至晶粒間接線205C。探針墊片 120D可透過墊片耦接電路410來耦接至晶粒間接線20 。
晶粒105可被架構以配置內連線415及420。內連線415在晶粒105內耦接晶粒 間接線205B至晶粒間接線205C。內連線420在晶粒105內耦接晶粒間接線205A至晶粒 間接線20 。據此，探針320可輸出測試訊號至探針墊片120A。該測試訊號可傳送至耦接 電路305至晶粒間接線205A的探針、至耦接晶粒間接線205A至晶粒105的微凸塊、至內連 線420、透過耦接晶粒110至晶粒間接線20 的微凸塊、至耦接電路410至探針墊片120D的探針。當探針320偵測到探針墊片120D上的測試訊號時，所述訊號路徑可被決定為無缺 陷。如此，耦接晶粒間接線205A及20 至晶粒105的微凸塊210可被決定為無缺陷。
類似地，探針320可輸出測試訊號至探針墊片120B。該測試訊號可傳送至耦接電 路310至晶粒間接線205B的探針、至耦接晶粒間接線205B至晶粒105的微凸塊、至內連線 415及耦接晶粒105至晶粒間接線205C、至墊片耦接電路405、至探針墊片120C的微凸塊。 當探針320偵測到探針墊片120C上的測試訊號時，所述訊號路徑可被決定為無缺陷。如此， 耦接晶粒間接線205B及205C至晶粒105的微凸塊210可被決定為無缺陷。
圖5系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第四 剖面?zhèn)纫晥D。圖5說明多晶粒積體電路100的一或更多探針墊片120被耦接至直通硅晶穿 孔215以協助晶粒間連線測試的另一測試范例。第5圖說明晶粒105、晶粒110及中介層 115每一個系已知良好晶粒的測試例。晶粒105及晶粒110可被切割成單粒并安裝于中介 層115上。中介層115可以晶圓形成存在或可被切割成單粒。
如所示，探針墊片120A可透過墊片耦接電路505來耦接至直通硅晶穿孔215A。探 針墊片120E可透過墊片耦接電路510來耦接至直通硅晶穿孔215B。依據中介層115是被 配置成一被動結構或一主動結構而定，墊片稱接電路505及510可被配置成一被動結構或 被動和主動結構的結合。
晶粒110可被架構以配置內連線515。內連線515透過微凸塊210來耦接直通硅 晶穿孔215A至直通硅晶穿孔215B。據此，探針320可輸出測試訊號至探針墊片120A。該 測試訊號可傳送至接至直通硅晶穿孔215A的墊片耦接電路505、至耦接直通硅晶穿孔215A 至晶粒110的微凸塊、至內連線515及耦接晶粒110至直通硅晶穿孔215B的微凸塊210及 至接至探針墊片120E的墊片耦接電路510。當探針320偵測到探針墊片120E上的測試訊 號時，所述訊號路徑可被決定為無缺陷。應理解到成功地測試前述訊號路徑需要耦接晶粒 110至直通硅晶穿孔215A和215B的微凸塊系無缺陷。
圖6系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第五 剖面?zhèn)纫晥D。圖6說明借由探測多晶粒積體電路100的封裝凸塊220來測試晶粒間連線的 另一測試范例。圖6說明晶粒105、晶粒110及中介層115每一個系已知良好晶粒的測試 例。晶粒105及晶粒110可被切割成單粒并安裝于中介層115上。中介層115可以晶圓形 成存在或可被切割成單粒。
為了易于說明，該探針未示于圖6內。在任何例子中，晶粒110可被架構以配置內 連線515。內連線515可透過微凸塊210來耦接直通硅晶穿孔215A至直通硅晶穿孔215B。 據此，一測試訊號可被輸出至封裝凸塊220A，或替代性地在封裝凸塊尚未形成的情況中輸 出至封裝凸塊220A下方的中介層115的墊片。該測試訊號可傳送至直通硅晶穿孔215A、耦 接晶粒110至直通硅晶穿孔215A的微凸塊210及內連線515，并透過耦接晶粒110至直通 硅晶穿孔215B的微凸塊210及透過直通硅晶穿孔215B而送出。該探針可借由不是探測封 裝凸塊220B下方墊片就是若有形成時的裝凸塊220B來決定是否已收到該測試訊號。當該 探針偵測到透過直通硅晶穿孔215B自多晶粒積體電路100輸出的測試訊號時，所述訊號路 徑可被決定為無缺陷。
圖7系根據本發(fā)明書內所揭示的一或更多其它實施例的多晶粒積體電路的第六 剖面?zhèn)纫晥D。圖7說明例如晶粒705、晶粒710及晶粒715的三或更多晶?？杀淮怪倍训亩训骄Я＜軜?。不是使用晶粒做為例如中介層的專用運送機制以在二或更多晶粒間傳送 訊號，而是該些晶粒可如所示地垂直堆迭，使得沒有一對晶粒系與具有多晶粒積體電路100 例子位在同一水平面上。反之，晶粒705-715中的每一個系位在獨一無二水平面上。
在多晶粒積體電路700內，晶粒間訊號可透過多個直通硅晶穿孔的使用來傳送。 除了例如晶粒705的頂部晶粒例外，每一個晶粒可包含一或更多直通娃晶穿孔720。晶粒 710可包含直通硅晶穿孔720A及直通硅晶穿孔720B。晶粒715可包含直通硅晶穿孔720C、 720D、720E及720F。多晶粒積體電路700可包含多個封裝凸塊725A-725D。晶粒705、710 及715可透過實際上如本說明書內所述的多個微凸塊730來耦接。
利用本架構，晶粒705與晶粒710可透過耦接晶粒705及晶粒710的一或更多微 凸塊730來進行通訊。類似地，晶粒710與晶粒715可透過耦接晶粒710至晶粒715的一 或更多微凸塊730來進行通訊。晶粒705與晶粒715可透過耦接晶粒705至直通硅晶穿孔 720A及/或直通硅晶穿孔720B的微凸塊所傳送的訊號并透過耦接直通硅晶穿孔720A及/ 或直通硅晶穿孔720B的微凸塊來直接進行通訊。
在一或更多實施例中，晶粒705可透過耦接晶粒705至直通硅晶穿孔720A及/或 直通硅晶穿孔720B的微凸塊730、耦接直通硅晶穿孔720A至直通硅晶穿孔720D的微凸塊 730及/或耦接直通硅晶穿孔720B至直通硅晶穿孔720E的微凸塊730來耦接至封裝凸塊 725B及/或725C。類似地，晶粒710可透過耦接晶粒710至直通硅晶穿孔720C-720F的微 凸塊730來分別耦接至封裝凸塊725A-725D。
應理解到圖1至圖7內所示的微凸塊、直通硅晶穿孔及封裝凸塊數量只是基于說 明目的而提供，并非要限制或建議特定數目的上述電路結構。例如，關于圖7，晶粒705可使 用所述不同連接方式的任意結合來耦接至封裝凸塊、至晶粒710及至晶粒715。隨著晶粒 705-715中每一個尺寸變大，例如成千上萬的微凸塊可被使用以形成晶粒間連線。
在測試多晶粒積體電路700的晶粒間連線中，封裝凸塊725(或封裝凸塊725下方 的墊片)可如所述地參考第6圖來進行探測。晶粒715、晶粒710及/或晶粒705可被架構 以形成一或更多內連線以安排任何接收測試訊號退出路線，使得探針可決定是否包含任何 中介微凸塊730及/或直通硅晶穿孔720的訊號路徑系無缺陷。
在一或更多實施例中，探測墊片735可放置于晶粒705的頂上。每一個探測墊片 735可被耦接至例如晶粒705的內部節(jié)點以透過正確架構晶粒705來耦接至放置于晶粒 705及晶粒710間的微凸塊730中的任一者。據此，探測封裝凸塊725 (或在該些封裝凸塊 725未形成時放置于該些封裝凸塊725下方的墊片)及探針墊片735的結合可被配置以測 試不同晶粒間連線。舉例來說，自封裝凸塊725 D至直通硅晶穿孔720 F，透過晶粒710內 的內連線至接至封裝凸塊725 C的直通硅晶穿孔720 E的訊號路徑可被測試。在另一范例 中，自探針墊片735開始，透過晶粒705至直通硅晶穿孔720 A及720 D、至封裝凸塊725 B的訊號路徑可被測試。注意，每一個相對應封裝凸塊下方的墊片可在該封裝凸塊尚未形 成的情況中進行探測。
圖8系根據本發(fā)明書內所揭示的一或更多實施例說明一種測試多晶粒積體電路 內的晶粒間連線的方法800的流程圖。方法800可使用可執(zhí)行本說明書內所述各種功能的 積體電路測試系統來執(zhí)行之。例如，該積體電路測試系統可探測放置于測試中的多晶粒積 體電路的晶粒及/或中介層上的各種探針墊片，根據該待測裝置外所提供及接收的測試向量來決定導電路徑是否無缺陷，以及追蹤缺陷已被辨識的那些特定晶粒及/或多晶粒積體 電路。
在步驟805中，該系統可辨識已知良好晶粒及中介層。仍為晶圓形式的晶粒及中 介層可被測試。例如，晶粒及中介層可在不同操作條件下進行測試以偵測開放電路、封閉電 路或雷同者。例如，的測試電路設計可被舉例說明于該些晶粒內。測試訊號可被提供至該 些晶粒。每一個晶粒的輸出可與期待輸出進行比較以決定該實際輸出是否滿足指示無缺陷 狀態(tài)的期待輸出。由本測試類型中，已知良好晶粒及已知良好中介層可被辨識。
在步驟810中，該些晶粒晶圓及中介層晶圓可為微凸塊式。該些晶粒及中介層可 進行凸塊形成程序，其中，微凸塊系形成于該些晶粒的露出墊片及該些中介層的露出墊片 上。應理解到在一些例子中，晶粒及/或中介層測試可接著微凸塊程序后進行。在步驟815 中，中介層晶圓可被處理以提供晶粒接合。例如，可使中介層晶圓變薄成為該制程的一部分 以露出在該頂部及底部表面上的直通硅晶穿孔。據此，該些中介層晶圓可被安裝至載體以 協助晶粒接合。在步驟820中，該些晶?？杀磺懈畛蓡瘟?，例如分開成為個別晶粒。該些中 介層可維持晶圓形式。
在步驟825中，已知良好晶?？杀唤雍现烈阎己弥薪閷?。在一或更多實施例中， 半固定接合程序可被使用于借由將該些晶粒底部上的微凸塊對準著該些中介層頂部上的 微凸塊來接合晶粒的地方?？墒褂迷撔Ｕ湎驅⒚恳粋€晶粒底部放置于該中介層頂部表面 的頂上，也就是，該晶粒的每一個微凸塊系對準著該中介層中所要或校正微凸塊。半固定接 合程序引起該些微凸塊回焊。該回焊程序有效地讓每一對微凸塊形成單一微凸塊，藉此將 該些晶粒接合至該些中介層。
在步驟830中，該系統可測試晶粒間連線?？墒褂帽菊f明書內所述各種測試技術 中的任一者來測試晶粒間連線。該些晶粒間連線可測試缺陷。例如，可測試只包含微凸塊 的晶粒間連線。包含微凸塊及直通硅晶穿孔兩者的晶粒間連線可被測試。各種晶粒間連線 結合可被測試。在步驟835中，該系統可辨識具有缺陷的晶粒間連線。該系統可決定該些 晶粒間連線中的那一個在該測試期間遇到缺陷。在步驟840中，回應至一在晶粒間連線內 的缺陷，決定為包含缺陷晶粒間連線的每一個多晶粒積體電路可被辨識或在其它方面標示 為包含缺線晶粒間連線。
在步驟845中，具有缺陷晶粒間連線的多晶粒積體電路可被再處理。再處理法可 于例如參考步驟825中所述的半固定程序技術的所選積體電路制造技術取得。例如，缺陷 晶粒間連線，也就示微凸塊可被回焊。在步驟850中，再處理的多晶粒積體電路可被重新測 試。在步驟855中，不管再處理與否，積體電路處理步驟可被執(zhí)行以將那些已決定為無缺陷 的多晶粒積體電路的晶粒及中介層間的任何半固定接合變成永久固定。例如，例如熱壓縮 接合的程序可被執(zhí)行以使半固定晶粒間連線變成永久固定。
在步驟860中，不管再加工與否，那些不具有缺陷晶粒間連線的多晶粒積體電路 可進行底部封膠程序。該底部封膠程序將無缺陷多晶粒積體電路的晶圓上晶粒介面底部填 膠。該底部封膠程序可增加透過該些微凸塊所得晶圓上晶粒接合強度。在步驟865中，中 介層晶圓可被切割成單粒以形成多個獨立多晶粒積體電路。例如，在步驟865之前，在形成 該些多晶粒積體電路時，既然該些中介層仍是處于晶圓形式，該些多晶粒積體電路并未分 開而有所區(qū)別。
在步驟870中，該些多晶粒積體電路的封裝及組合可被執(zhí)行。應理解到只有由已 辨識為不具晶粒間連線缺陷的已知良好晶粒及已知良好中介層所構成的那些多晶粒積體 電路被封裝。在步驟875中，封裝形式的每一個多晶粒積體電路的進一步測試可被執(zhí)行。
在本說明書中，相同參考字被使用以參考終端、訊號線、接線及它們的對應訊號。 據此，在本說明書內的該些用語“訊號”、“接線”、“連線”、“終端”及“接腳”可隨時交互使用。 也應理解到該些用語“訊號”、“接線”或雷同者可代表一或更多訊號，例如，透過單一接線傳 送傳送單一位元或透過多個并行接線傳送多個并行位元。進一步，每一個接線或訊號可代 表如該例子所有的訊號或接線所連接的二或更多元件間的雙向通訊。
該些圖形中的流程圖說明根據本說明書內所揭示一或更多實施例的可行系統、方 法及電腦程式產品配置的架構、功能及操作。與此相關地，該流程圖中的每一個方塊可代表 一程式碼模組、片段或部分，其包括執(zhí)行特定邏輯功能的可執(zhí)行程式碼的一或更多部分。
應注意在一些替代性配置中，該些方塊中所指功能可能會發(fā)生于該些圖形所指順 序外。例如，事實上，連續(xù)顯示的二方塊可實際上同時被執(zhí)行，或有時，該些方塊可以相反順 序來執(zhí)行，依據涉入功能而定。也應注意到該些流程圖示的每一個方塊及該些流程圖示內 方塊的結合可由用以執(zhí)行該些特定功能或動作的以特殊用途硬體為主系統或結合特殊用 途硬體及可執(zhí)行指令來配置之。
一或更多實施例可以硬體或硬體及軟體結合來實現。一或更多實施例可以集中方 式實現于系統中或以散置不同構件于一些互相連接系統中的分散方式來實現。用于實現在 此所述方法中的至少一部分的任何類型資料處理系統或其它設備系合適。
一或更多實施例可進一步具體實現于例如電腦程式產品的裝置中，其包括能執(zhí)行 在此所述方法的所有特征。該裝置可包含儲存程式碼的資料儲存媒體，例如電腦可使用或 電腦可讀取媒體，當具有記憶體及處理器的電腦載入并執(zhí)行程式碼時，程式碼引發(fā)該系統 執(zhí)行本說明書內所述功能中的至少一部分。資料儲存媒體范例可包含光學媒體、磁性媒體、 磁性光學媒體、例如隨機存取記憶體或硬碟的電腦記憶體或雷同者，但不限于此。
在本文內，該些用語及/或片語“電腦程式”、“軟體”、“應用程式”、“電腦可使用 程式碼”、“程式碼”、“可執(zhí)行碼”、其變形及/或結合意謂著以任何語言、代碼或標記想要使 具有資訊處理能力的系統可直接或在下列情形中的任一者或兩者之后執(zhí)行特定功能的一 組指令的任何表示式，下列情形為:a)轉換成另一語言、代碼或標記；b)以不同材料形式重 現。例如，程式碼可包含子程式、函數、程序、物件函數、物件實作、可執(zhí)行應用程式、應用小 程式、伺服器端內嵌程式、原始碼、目的碼、分享式程式庫/動態(tài)載入程式庫及/或用于在電 腦系統上執(zhí)行所設計的其它指令順序，但不限于此。
如在此所使用般地，該些用語“a”及“an”系定義為一或更多，并非一。如在此所 使用般地，該用語“多個”系定義為二或更多，并非二。如在此所使用般地，該用語“另一”系 定義為至少第二或更多。如在此所使用般地，該些用語“包含”及/或“具有”系定義為包 括，也就是開放式語言。除非另有指示，否則如在此所使用般地，該用語“耦接”系定義為連 接，不管是直接地，沒有任何中介構件，或間接地，具有一或更多中介構件。二構件也可被耦 接，透過通訊通道、路徑、網路或系統而機械性、電性或連通性地連結。
本說明書內所揭示的一或更多實施例可以其它形式具體實施而不偏離其精神或主 要屬性。據此，應參考做為指示該一或更多實施例范圍的下列申請專利范圍而非前面說明。
權利要求
1.一種積體電路，包括:第一晶粒；第二晶粒，其中，該第一晶粒系堆迭于該第二晶粒頂上；多個晶粒間連線，其中，每一個晶粒間連線包括放置于該第一晶粒及該第二晶粒間以耦接該第一晶粒至該第二晶粒的微凸塊；放置于該第二晶粒頂上的第一探針墊片，其中，該第一探針墊片系耦接至第一微凸塊；及放置于該第二晶粒頂上的第二探針墊片，其中，該第二探針墊片系耦接至第二微凸塊， 其中，該第一晶粒被架構以建立將該第一微凸塊耦接至該第二微凸塊的內連線。
2.如申請專利范圍第I項之積體電路，其中，該內連線為固定的。
3.如申請專利范圍第I項之積體電路，其中，該內連線系借由載入組態(tài)資料至該第一晶粒中以使用該第一晶粒的可程式電路而形成。
4.如申請專利范圍第1-3項中任一項之積體電路，其中，該第二晶粒是主要由至少一個被動金屬層所構成的中介層，其將該第一晶粒耦接到該第一或第二探針墊片的至少一者。
5.如申請專利范圍第1-3項中任一項之積體電路，其中，該第二晶粒是包括該將第一晶粒選擇性地耦接至該第一或第二探針墊片的至少一者的一或更多開關的主動結構。
6.如申請專利范圍第1-5項中任一項之積體電路，其中:該多個晶粒間連線中的至少一者在該第二晶粒內包括直通硅晶穿孔(TSV)；該直通硅晶穿孔的第一末端系耦接至該第一微凸塊且該直通硅晶穿孔的第二末端透過該第二晶粒延伸至與其上放置該第一及第二探針墊片的表面相對的第二晶粒表面；及該第一探針墊片使用該直通硅晶穿孔來耦接至該第一微凸塊。
7.—種測試申請專利范圍第1-6項中任一項的積體電路之方法，包括:測試多個晶粒間連線中的一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到該缺陷的發(fā)生，標示多晶粒積體電路為包含缺陷晶粒間連線。
8.如申請專利范圍第7項之方法，其中，該第一晶粒系使用半固定接合技術來最初地接合至該第二晶粒，該方法進一步包括:當該多晶粒積體電路被標示為包含缺陷晶粒間連線時，再處理該晶粒間連線。
9.一種測試申請專利范圍第1-6項中任一項的積體電路之方法，包括:測試多個晶粒間連線中的每一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到沒有該缺陷的發(fā)生，將該第一晶粒固定接合至該第二晶粒。
10.如申請專利范圍第7-9項中任一項之方法，其中，偵測缺陷是否發(fā)生包括:決定測試訊號是否自該第一探 針墊片傳送至該直通硅晶穿孔。
11.如申請專利范圍第1-5項中任一項之積體電路，其中:該第二晶粒包括透過該第二晶粒延伸的第一直通硅晶穿孔(TSV)，該第一直通硅晶穿孔的第一末端耦接到該第一微凸塊并且第二末端耦接到第一封裝凸塊；及該第二晶粒進一步包括透過該第二晶粒延伸的第二直通硅晶穿孔，該第二直通硅晶穿孔的第一末端耦接到該第二微凸塊并且第二末端耦接到第二封裝凸塊。
12.一種測試申請專利范圍第11項的積體電路之方法，包括:測試多個晶粒間連線中的一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到該缺陷的發(fā)生，標示多晶粒積體電路為包含缺陷晶粒間連線。
13.如申請專利范圍第12項之方法，其中，該第一晶粒系使用半固定接合技術來最初地接合至該第二晶粒，該方法進一步包括:當該多晶粒積體電路被標示為包含缺陷晶粒間連線時，再處理該晶粒間連線。
14.一種測試申請專利范圍第11項的積體電路之方法，包括:測試多個晶粒間連線中的每一者；偵測在該晶粒間連線的測試期間是否發(fā)生缺陷；及回應于偵測到沒有該缺陷的發(fā)生，將該第一晶粒固定接合至該第二晶粒。
15.如申請專利范圍第12-14項中任一項之方法，其中，偵測缺陷是否發(fā)生包括: 決定提供至該第一封裝凸塊的測試訊號是否傳送至該第二封裝 凸塊。
全文摘要
一種積體電路(100)包括第一晶粒(105，110)；第二晶粒(115)，其中，該第一晶?？膳渲糜谄渖?；多個晶粒間連線(205，205A，205B)，其耦接該第一晶粒至該第二晶粒；以及多個探針墊片(120，120A，120B，120C，120D，120E)，其中每個探針墊片系耦接(305，310，405，410)至至少一個晶粒間連線。該第一晶?？杀患軜嬕越⒃摰谝惶结槈|片耦接至該第二探針墊片的內連線(315，415，420，515)。在一些實施例中，每個探針墊片系耦接微凸塊(210)，并且內連線將微凸塊彼此耦接。一些實施例利用了透過第二晶粒延伸的直通硅晶穿孔。也揭露了測試所描述的積體電路的方法。
文檔編號H01L25/065GK103221834SQ201180031739
公開日2013年7月24日 申請日期2011年1月18日 優(yōu)先權日2010年6月28日
發(fā)明者阿利弗·瑞曼 申請人:吉林克斯公司