專利名稱：半導(dǎo)體器件的制造方法及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法及半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體集成電路中，尤其是使用MOS晶體管的集成電路是不斷朝高集成化邁進(jìn)。伴隨著上述高集成化，使用于其中的MOS晶體管亦不斷細(xì)微化至納米區(qū)域。隨著MOS晶體管不斷的細(xì)微化，亦出現(xiàn)了難以抑制漏電流(leak current)、為了確保必要電流量的需求而無(wú)法縮小電路的占有面積等問(wèn)題。為了解決該等問(wèn)題，已提案有將源極(source)、柵極(gate)、漏極(drain)配置于相對(duì)于基板的垂直方向，且柵極包圍柱狀半導(dǎo)體層的構(gòu)造的SGT(surrounding gate transistor,環(huán)繞柵極晶體管)(例如:專利文獻(xiàn)1、專利文獻(xiàn)2、專利文獻(xiàn)3) ο通過(guò)于柵極電極不使用多晶娃(polysilicon)而使用金屬(metal),而可抑制空乏化且使柵極電極低電阻化。然而，于形成金屬柵極之后的步驟則必須為經(jīng)?？紤]到因金屬柵極所致的金屬污染的制造步驟。另外，于以往的MOS晶體管中，為了兼顧金屬柵極工藝與高溫工藝，故于實(shí)際的制品中采用于高溫工藝后作成金屬柵極的金屬柵極后(gate-last)形成工序(非專利文獻(xiàn)I)。以多晶硅作成柵極，之后，在堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨使多晶硅柵極露出，將多晶硅柵極蝕刻后，堆積金屬。因此，為了于SGT中亦兼顧金屬柵極工藝與高溫工藝，故必須使用于高溫工藝后作成金屬柵極的金屬柵極后形成工序。于SGT中，由于柱狀硅層的上部位于較柵極高的位置，故為了使用金屬柵極工藝必須研擬對(duì)策。另外，為了減低柵極配線與基板間的寄生電容，于以往的MOS晶體管中是使用第I絕緣膜。例如于FINFET(Fin Field-effect transistor,鰭式場(chǎng)效晶體管,可參照非專利文獻(xiàn)2)中，是于I個(gè)鰭狀半導(dǎo)體層的周圍形成第I絕緣膜，回蝕(etch back)第I絕緣膜，露出鰭狀半導(dǎo)體層，減低柵極配線與基板間的寄生電容。因此，于SGT中為了減低柵極配線與基板間的寄生電容而必須使用第I絕緣膜。于SGT中除了鰭狀半導(dǎo)體之外，尚有柱狀半導(dǎo)體層，故為了形成柱狀半導(dǎo)體層必須研擬對(duì)策。(先前技術(shù)文獻(xiàn))(專利文獻(xiàn))(專利文獻(xiàn)I):日本特開平2-71556號(hào)公報(bào)(專利文獻(xiàn)2):日本特開平2-188966號(hào)公報(bào)(專利文獻(xiàn)3):日本特開平3-145761號(hào)公報(bào)(非專利文獻(xiàn))(非專利文獻(xiàn)I)=IEDM (國(guó)際電子組件會(huì)議)2007K.Mistry et.al, 247-250頁(yè)。(非專利文獻(xiàn)2):1EDM(國(guó)際電子組件會(huì)議)2010CC.ffu, et.al, 27.1.1-27.1.4.章節(jié)。

發(fā)明內(nèi)容
(發(fā)明所欲解決的問(wèn)題)在此，本發(fā)明的目的為提供一種減低柵極配線與基板間的寄生電容且為柵極后形成工藝的SGT的制造方法及其結(jié)果的SGT的構(gòu)造。(解決問(wèn)題的手段)為了達(dá)成所述目的，本發(fā)明的半導(dǎo)體器件的制造方法，具有:于硅基板上形成鰭狀硅層，于前述鰭狀硅層的周圍形成第I絕緣膜，于前述鰭狀硅層的上部形成柱狀硅層的第I步驟；前述柱狀硅層的直徑是與前述鰭狀硅層的寬度相同，前述第I步驟后，于前述柱狀硅層上部、前述鰭狀硅層上部、及前述柱狀硅層下部植入雜質(zhì)而形成擴(kuò)散層的第2步驟；前述第2步驟后，作成柵極絕緣膜、多晶硅柵極電極、及多晶硅柵極配線的第3步驟；前述柵極絕緣膜是覆蓋前述柱狀硅層的周圍和上部，前述多晶硅柵極電極是覆蓋柵極絕緣膜，前述多晶硅柵極電極及前述多晶硅柵極配線形成后的多晶硅的上表面是位于較前述柱狀硅層上部的前述擴(kuò)散層上的前述柵極絕緣膜更高的位置；前述第3步驟后，于前述鰭狀硅層上部的前述擴(kuò)散層上部形成硅化物的第4步驟；前述第4步驟后，堆積層間絕緣膜，露出前述多晶硅柵極電極及前述多晶硅柵極配線，蝕刻前述多晶硅柵極電極及前述多晶硅柵極配線后，堆積金屬，以形成金屬柵極電極與金屬柵極配線的第5步驟，前述金屬柵極配線是延伸于與連接于前述金屬柵極電極的前述鰭狀硅層正交的方向；前述第5步驟后，形成接觸部的第6步驟，前述柱狀硅層上部的前述擴(kuò)散層與前述接觸部為直接連接。另外，于硅基板上形成用以形成鰭狀硅層的第I阻劑，蝕刻硅基板，形成前述鰭狀硅層，以去除前述第I阻劑；于前述鰭狀硅層的周圍堆積第I絕緣膜，回蝕前述第I絕緣膜，露出前述鰭狀硅層的上部，以與前述鰭狀硅層正交的方式形成第2阻劑，蝕刻前述鰭狀硅層，去除前述第2阻齊U，借此，以使前述鰭狀硅層與前述第2阻劑正交的部分成為前述柱狀硅層的方式形成前述柱狀娃層。另外，是在具有:形成于硅基板上的鰭狀硅層、形成于前述鰭狀硅層周圍的第I絕緣膜、以及形成于前述鰭狀硅層上部的柱狀硅層的構(gòu)造中，堆積第2氧化膜，于前述第2氧化膜上形成第I氮化膜，蝕刻前述第I氮化膜且使其殘留成側(cè)壁狀，植入雜質(zhì)，于前述柱狀硅層上部與前述鰭狀硅層上部形成擴(kuò)散層，去除前述第I氮化膜與前述第2氧化膜，進(jìn)行熱處理。
另外，是在具有:形成于硅基板上的鰭狀硅層、形成于前述鰭狀硅層周圍的第I絕緣膜、及形成于前述鰭狀硅層上部的柱狀硅層；形成于前述鰭狀硅層的上部和前述柱狀硅層的下部的擴(kuò)散層；以及形成于前述柱狀硅層的上部的擴(kuò)散層的構(gòu)造中，形成柵極絕緣膜，堆積多晶硅，以使平坦化后的前述多晶硅的上表面成為較前述柱狀硅層上部的擴(kuò)散層上的前述柵極絕緣膜更高的位置的方式將前述多晶硅進(jìn)行平坦化，堆積第2氮化膜，以形成用以形成多晶硅柵極電極及多晶硅柵極配線的第3阻劑，蝕刻前述第2氮化膜，蝕刻前述多晶硅，以形成前述多晶硅柵極電極及前述多晶硅柵極配線，蝕刻前述柵極絕緣膜，以去除第3阻劑。另外，堆積第3氮化膜，蝕刻前述第3氮化膜且使其殘留成側(cè)壁狀，堆積金屬，以于鰭狀硅層上部的擴(kuò)散層的上部形成硅化物。另外，堆積第4氮化膜，堆積層間絕緣膜并使其平坦化，使多晶硅柵極電極及多晶硅柵極配線露出，去除前述多晶硅柵極電極及前述多晶硅柵極配線，于原存有前述多晶硅柵極電極及前述多晶硅柵極配線的部分埋入金屬，蝕刻前述金屬，使柱狀硅層上部的擴(kuò)散層上的柵極絕緣膜露出，以形成金屬柵極電極、金屬柵極配線。另外，本發(fā)明的半導(dǎo)體器件是具有:形成于硅基板上的鰭狀硅層；形成于前述鰭狀硅層的周圍的第I絕緣膜；形成于前述鰭狀硅層上的柱狀硅層；其中，前述柱狀硅層的直徑是與前述鰭狀硅層的寬度相同；形成于前述鰭狀硅層上部、及前述柱狀硅層下部的擴(kuò)散層；形成于前述柱狀硅層上部的擴(kuò)散層；形成于前述鰭狀硅層上部的擴(kuò)散層的上部的硅化物；形成于前述柱狀硅層的周圍的柵極絕緣膜；形成于前述柵極絕緣膜的周圍的金屬柵極電極；延伸于與連接于前述金屬柵極電極的前述鰭狀硅層正交的方向的金屬柵極配線；以及在形成于前述柱狀硅層上部的擴(kuò)散層上所形成的接觸部；形成于前述柱狀硅層上部的擴(kuò)散層與前述接觸部是直接連接。(發(fā)明效果)依據(jù)本發(fā)明，即可提供一種減低柵極配線與基板間的寄生電容，且為柵極后形成工藝的SGT制造方法及其結(jié)果的SGT構(gòu)造。由于鰭狀硅層、第I絕緣膜、柱狀硅層形成是以現(xiàn)有FINFET的制造方法為基礎(chǔ)，故可容易地形成。此外，以往雖于柱狀硅層上部形成硅化物，但由于多晶硅的堆積溫度較用以形成硅化物的溫度高，故硅化物必須在形成多晶硅柵極之后形成，因此，若欲于硅柱上部形成硅化物，則需于形成多晶硅柵極后，于多晶硅柵極電極的上部開孔，于孔的側(cè)壁形成絕緣膜的側(cè)壁后，形成硅化物，再于所開設(shè)的孔埋入絕緣膜，而會(huì)有所謂導(dǎo)致工藝數(shù)增加的缺點(diǎn)，故在形成多晶硅柵極電極與多晶硅柵極配線前形成擴(kuò)散層，以多晶硅柵極電極覆蓋柱狀硅層，而僅于鰭狀硅層上部形成硅化物，借此，由于可采用以多晶硅作成柵極，之后堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨而使多晶硅柵極電極露出，蝕刻多晶硅柵極后，堆積金屬的現(xiàn)有金屬柵極后形成的制造方法，故可容易地形成金屬柵極SGT。


圖1(a)是本發(fā)明的半導(dǎo)體器件的平面圖。圖1(b)為圖1(a)的X_X’線的剖面圖。圖1(c)為圖1(a)的Y-Y’線的剖面圖。圖2(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖2(b)為圖2(a)的X_X’線的剖面圖。圖2(c)為圖2(a)的Y-Y’線的剖面圖。圖3(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖3(b)為圖3(a)的X_X’線的剖面圖。圖3(c)為圖3(a)的Y-Y’線的剖面圖。圖4(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖4(b)為圖4(a)的X_X’線的剖面圖。圖4(c)為圖4(a)的Y-Y’線的剖面圖。圖5(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖5(b)為圖5(a)的X_X’線的剖面圖。圖5(c)為圖5(a)的Y-Y’線的剖面圖。圖6(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖6(b)為圖6(a)的X_X’線的剖面圖。圖6(c)為圖6(a)的Y-Y’線的剖面圖。圖7(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖7(b)為圖7(a)的X_X’線的剖面圖。圖7(c)為圖7(a)的Y-Y’線的剖面圖。圖8(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖8(b)為圖8(a)的X_X’線的剖面圖。圖8(c)為圖8(a)的Y-Y’線的剖面圖。圖9(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖9(b)為圖9(a)的X_X’線的剖面圖。圖9(c)為圖9(a)的Y-Y’線的剖面圖。圖10(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖10(b)為圖10(a)的X-X’線的剖面圖。圖10(c)為圖10(a)的Y-Y’線的剖面圖。圖11(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖11(b)為圖11(a)的X-X’線的剖面圖。圖1l(C)為圖11(a)的Y-Y’線的剖面圖。圖12(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖12(b)為圖12(a)的X-X’線的剖面圖。圖12(c)為圖12(a)的Y-Y’線的剖面圖。圖13(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖13(b)為圖13(a)的X-X’線的剖面圖。圖13(c)為圖13(a)的Y-Y’線的剖面圖。圖14(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖14(b)為圖14(a)的X-X’線的剖面圖。圖14(C)為圖14(a)的Y-Y’線的剖面圖。圖15(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖15(b)為圖15(a)的X-X’線的剖面圖。圖15(c)為圖15(a)的Y-Y’線的剖面圖。圖16(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖16(b)為圖16(a)的X-X’線的剖面圖。圖16(C)為圖16(a)的Y-Y’線的剖面圖。圖17(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖17(b)為圖17(a)的X-X’線的剖面圖。圖17(C)為圖17(a)的Y-Y’線的剖面圖。
圖18(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖18(b)為圖18(a)的X-X’線的剖面圖。圖18(c)為圖18(a)的Y-Y’線的剖面圖。圖19(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖19(b)為圖19(a)的X-X’線的剖面圖。圖19(C)為圖19(a)的Y-Y’線的剖面圖。圖20(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖20(b)為圖20 (a)的X-X’線的剖面圖。圖20(C)為圖20(a)的Y-Y’線的剖面圖。圖21(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖21(b)為圖21(a)的X-X’線的剖面圖。圖21(C)為圖21(a)的Y-Y’線的剖面圖。圖22(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖22(b)為圖22 (a)的X-X’線的剖面圖。圖22(C)為圖22(a)的Y-Y’線的剖面圖。圖23(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖23(b)為圖23 (a)的X-X’線的剖面圖。圖23(C)為圖23(a)的Y-Y’線的剖面圖。圖24(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖24(b)為圖24(a)的X-X’線的剖面圖。圖24(C)為圖24(a)的Y-Y’線的剖面圖。圖25(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖25(b)為圖25 (a)的X-X’線的剖面圖。圖25(C)為圖25(a)的Y-Y’線的剖面圖。圖26(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖26(b)為圖26 (a)的X-X’線的剖面圖。圖26(C)為圖26(a)的Y-Y’線的剖面圖。圖27(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖27(b)為圖27 (a)的X-X’線的剖面圖。圖27 (C)為圖27(a)的Y-Y’線的剖面圖。圖28(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖28(b)為圖28 (a)的X-X’線的剖面圖。圖28(C)為圖28(a)的Y-Y’線的剖面圖。圖29(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖29(b)為圖29 (a)的X-X’線的剖面圖。圖29(C)為圖29(a)的Y-Y’線的剖面圖。圖30(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖30(b)為圖30 (a)的X-X’線的剖面圖。圖30(C)為圖30(a)的Y-Y’線的剖面圖。圖31(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖31(b)為圖31(a)的X-X’線的剖面圖。圖31(C)為圖31(a)的Y-Y’線的剖面圖。圖32(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖32(b)為圖32 (a)的X-X’線的剖面圖。圖32(C)為圖32(a)的Y-Y’線的剖面圖。圖33(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖33(b)為圖33 (a)的X-X’線的剖面圖。圖33(C)為圖33(a)的Y-Y’線的剖面圖。圖34(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖34(b)為圖34(a)的X-X’線的剖面圖。圖34(C)為圖34(a)的Y-Y’線的剖面圖。圖35(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖35(b)為圖35 (a)的X-X’線的剖面圖。圖35(C)為圖35(a)的Y-Y’線的剖面圖。圖36(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖36(b)為圖36 (a)的X-X’線的剖面圖。圖36(C)為圖36(a)的Y-Y’線的剖面圖。圖37(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖37(b)為圖37 (a)的X-X’線的剖面圖。圖37 (C)為圖37(a)的Y-Y’線的剖面圖。圖38(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖38(b)為圖38 (a)的X-X’線的剖面圖。圖38(C)為圖38(a)的Y-Y’線的剖面圖。圖39(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖39(b)為圖39 (a)的X-X’線的剖面圖。圖39(C)為圖39(a)的Y-Y’線的剖面圖。圖40(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖40(b)為圖40 (a)的X-X’線的剖面圖。圖40(C)為圖40(a)的Y-Y’線的剖面圖。圖41 (a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖41(b)為圖41(a)的X-X’線的剖面圖。圖41 (C)為圖41(a)的Y-Y’線的剖面圖。圖42(a)是本發(fā)明的半導(dǎo)體器件的制造方法的平面圖。圖42(b)為圖42(a)的X-X’線的剖面圖。圖42(C)為圖42(a)的Y-Y’線的剖面圖。其中，附圖標(biāo)記說(shuō)明如下:101硅基板102 阻劑103鰭狀硅層104第I絕緣膜105 阻劑106柱狀硅層107氧化膜108阻礙雜質(zhì)植入的膜109擴(kuò)散層110擴(kuò)散層111擴(kuò)散層112擴(kuò)散層113柵極絕緣膜114多晶硅114a多晶硅柵極電極114b多晶硅柵極配線115氮化膜116 阻劑117氮化膜118硅化物119層間絕緣膜120 金屬121層間絕緣膜122 阻劑123接觸孔124 阻劑125接觸孔
126接觸孔127接觸部128接觸部129金屬130阻劑131阻劑132阻劑133金屬配線134金屬配線135金屬配線140氮化膜143接觸部
具體實(shí)施方式
以下，參照?qǐng)D2至圖42說(shuō)明用以形成本發(fā)明實(shí)施形態(tài)的SGT構(gòu)造的制造步驟。首先，顯示于硅基板上形成鰭狀硅層，于鰭狀硅層的周圍形成第I絕緣膜，于鰭狀硅層的上部形成柱狀硅層的制造方法。如圖2所示，于硅基板101上形成用以形成鰭狀硅層的第I阻劑(resist) 102。如圖3所示，蝕刻硅基板101，形成鰭狀硅層103。此例中雖以阻劑作為掩模而形成鰭狀娃層，但亦可使用氧化膜或氮化膜等硬掩模(hard mask)。如圖4所示，去除第I阻劑102。如圖5所示，于鰭狀硅層103的周圍堆積第I絕緣膜104。作為第I絕緣膜，亦可使用以高密度等離子而得的氧化膜或低壓化學(xué)氣相堆積(chemical vapor deposition)而得的氧化膜。如圖6所示，回蝕第I絕緣膜104，露出鰭狀硅層103的上部。到目前為止，是與專利文獻(xiàn)2的鰭狀硅層的制法相同。如圖7所示，以與鰭狀硅層103正交的方式形成第2阻劑105。鰭狀硅層103與阻劑105正交的部分即為成為柱狀性層的部分。由于可使用線狀的阻劑，故在圖案化后阻劑倒下的可能性低，而成為穩(wěn)定的工藝(precess)。如圖8所示，蝕刻鰭狀硅層103。鰭狀硅層103與第2阻劑105正交的部分成為柱狀娃層106。因此,柱狀娃層106的直徑是成為鰭狀娃層的寬度相同。而成為于鰭狀娃層103的上部形成有柱狀硅層106，且于鰭狀硅層103的周圍形成有第I絕緣膜104的構(gòu)造。如圖9所示，去除第2阻劑105。其次，顯示為了成為柵極后形成，而用以于柱狀硅層上部與鰭狀硅層上部與柱狀硅層下部植入雜質(zhì)而形成擴(kuò)散層的制造方法。如圖10所示，堆積第2氧化膜107，形成第I氮化膜108。之后，由于柱狀硅層上部是由柵極絕緣膜及多晶硅柵極電極所覆蓋，故于被覆蓋前在柱狀硅層上部形成擴(kuò)散層。如圖11所示，蝕刻第I氮化膜108，并使其殘存為側(cè)壁狀。如圖12所示，植入砷、磷、或硼等雜質(zhì)，于柱狀硅層上部形成擴(kuò)散層110，于鰭狀硅層103上部形成擴(kuò)散層109、111。如圖13所示，去除第I氮化膜108和第2氧化膜107。如圖14所示進(jìn)行熱處理。鰭狀硅層103上部的擴(kuò)散層109、111是接觸而成為擴(kuò)散層112。為了通過(guò)以上步驟而設(shè)為“柵極后形成”，于柱狀硅層上部和鰭狀硅層上部和柱狀硅層下部植入雜質(zhì)而形成擴(kuò)散層110、112。其次，顯示為了設(shè)為“柵極后形成”，以多晶硅作成多晶硅柵極電極及多晶硅柵極配線的制造方法。為了設(shè)為“柵極后形成”，必須于堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨而使多晶硅柵極電極及多晶硅柵極配線露出，故必須采用不因化學(xué)機(jī)械研磨而導(dǎo)致柱狀硅層上部露出的方式。如圖15所示，形成柵極絕緣膜113，堆積多晶硅114，并使其平坦化。平坦化后的多晶硅的上表面是成為較柱狀硅層106上部的擴(kuò)散層110之上的柵極絕緣膜113更高的位置。借此，成為為了設(shè)為“柵極后形成”而于堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨而使多晶硅柵極及多晶硅柵極配線露出時(shí)，不會(huì)因化學(xué)機(jī)械研磨而使柱狀硅層上部露出的方式。另外，堆積第2氮化膜115。該第2氮化膜115是為于鰭狀硅層上部形成硅化物時(shí)，阻礙于多晶硅柵極電極及多晶硅柵極配線上部形成硅化物的膜。如圖16所示，形成用以形成多晶硅柵極電極及多晶硅柵極配線的第3阻劑116。較佳是使成為柵極配線的部分與鰭狀硅層103正交。此乃為了減低柵極配線與基板間的寄生電容。如圖17所示，蝕刻第2氮化膜115。如圖18所示，蝕刻多晶硅114，形成多晶硅柵極電極14a及多晶硅柵極配線114b。如圖19所示,蝕刻?hào)艠O絕緣膜113。如圖20所示，去除第3阻劑116。通過(guò)以上步驟而顯示為了設(shè)為“柵極后形成”，而以多晶硅形成多晶硅柵極電極及多晶硅柵極配線的制造方法。形成多晶硅柵極電極114a及多晶硅柵極配線114b后的多晶硅的上表面，是成為較柱狀硅層106上部的擴(kuò)散層110上的柵極絕緣膜113更高的位置。其次，顯示于鰭狀硅層上部形成硅化物的制造方法。其特征在于，在多晶硅柵極電極114a及多晶硅柵極配線114b上部與柱狀硅層106上部的擴(kuò)散層110沒(méi)有形成硅化物。若欲于柱狀硅層106上部的擴(kuò)散層110形成硅化物則將增加制造步驟。如圖21所示，堆積第3氮化膜117。如圖22所示，蝕刻第3氮化膜117而殘留成側(cè)壁(side wall)狀。如圖23所示，堆積鎳(Ni)、鈷(Co)等金屬，將硅化物118形成于鰭狀硅層103上部的擴(kuò)散層112的上部。此時(shí)，多晶硅柵極電極114a及多晶硅柵極配線114b是由第3氮化膜117、第2氮化膜115所覆蓋，柱狀硅層106上的擴(kuò)散層110是由柵極絕緣膜113、多晶硅柵極電極114a及多晶硅柵極配線114b所覆蓋，因此沒(méi)有形成硅化物。通過(guò)以上步驟而顯示于鰭狀硅層上部形成硅化物的制造方法。其次，顯示堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨而使多晶硅柵極電極及多晶硅柵極配線露出，蝕刻多晶硅柵極電極及多晶硅柵極配線后，堆積金屬的柵極后形成的制造方法。如圖24所示，為了保護(hù)硅化物118而堆積第4氮化膜140。
如圖25所示，堆積層間絕緣膜119，通過(guò)化學(xué)機(jī)械研磨而平坦化。如圖26所示，通過(guò)化學(xué)機(jī)械研磨而使多晶硅柵極電極114a及多晶硅柵極配線114b露出。如圖27所示，蝕刻多晶硅柵極電極114a及多晶硅柵極配線114b。較佳為使用濕蝕刻。如圖28所示堆積金屬120，并使之平坦化，且于原具有多晶硅柵極電極114a及多晶硅柵極配線114b的部分埋入金屬120。較佳為使用原子層堆積。如圖29所示，蝕刻金屬120，露出柱狀硅層106上部的擴(kuò)散層110上的柵極絕緣膜113。形成金屬柵極電極120a、金屬柵極配線120b。顯示了堆積層間絕緣膜后，通過(guò)化學(xué)機(jī)械研磨使多晶硅柵極露出，將多晶硅柵極蝕刻后，堆積金屬的柵極后形成的制造方法。其次，顯示用以形成接觸部(contact)的制造方法。由于在柱狀硅層106上部的擴(kuò)散層Iio并未形成有硅化物，故接觸部與柱狀硅層106上部的擴(kuò)散層110將成為直接連接。如圖30所示，堆積層間絕緣膜121并使之平坦化。如圖31所示，于柱狀硅層106上部形成用以形成接觸孔的第4阻劑122。如圖32所示，蝕刻層間絕緣膜121，形成接觸孔123。如圖33所示，去除第4阻劑122。如圖34所示，在金屬柵極配線120b上、鰭狀硅層103上形成用以形成接觸孔的第5阻劑124。如圖35所示，蝕刻層間絕緣膜121、119而形成接觸孔125、126。如圖36所示，去除第5阻劑124。如圖37所示，蝕刻氮化膜140與柵極絕緣膜113，使硅化物118與擴(kuò)散層110露出。如圖38所示，堆積金屬，以形成接觸部143、127、128。通過(guò)以上步驟而顯示用以形成接觸部的制造方法。由于在柱狀硅層106上部的擴(kuò)散層110并未形成有硅化物，故接觸部127與柱狀硅層106上部的擴(kuò)散層110是直接連接。其次，顯示用以形成金屬配線層的制造方法。如圖39所示，堆積金屬129。如圖40所示，形成用以形成金屬配線的第6阻劑130、131、132。如圖41所示，蝕刻金屬129，以形成金屬配線133、134、135。如圖42所示，去除第6阻劑130、131、132。通過(guò)以上步驟而顯示用以形成金屬配線層的制造方法。將上述制造方法的結(jié)果示于圖1。成為具有以下構(gòu)件的構(gòu)造:鰭狀硅層103，形成于基板101上；第I絕緣膜104，形成于鰭狀硅層103的周圍；柱狀硅層106，形成于鰭狀硅層103上；柱狀硅層106的直徑是與鰭狀硅層103的寬度相同；擴(kuò)散層112，形成于鰭狀硅層103的上部與柱狀硅層106的下部；擴(kuò)散層110，形成于柱狀硅層106的上部；
硅化物118，形成于鰭狀硅層103的上部的擴(kuò)散層112的上部；柵極絕緣膜113，形成于柱狀硅層106的周圍；金屬柵極電極120a，形成于柵極絕緣膜的周圍；金屬柵極配線120b，在與連接于金屬柵極電極120a的鰭狀硅層103正交的方向延伸；以及接觸部127，形成于擴(kuò)散層110上；且擴(kuò)散層110與接觸部127為直接連接的構(gòu)造。依據(jù)上述說(shuō)明，即可提供減低柵極配線與基板間的寄生電容，且為柵極后形成工藝的SGT制造方法及其結(jié)果的SGT構(gòu)造。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，其特征在于，具有下述步驟: 于硅基板上形成鰭狀硅層，于前述鰭狀硅層的周圍形成第I絕緣膜， 于前述鰭狀硅層的上部形成柱狀硅層的第I步驟； 前述柱狀硅層的直徑是與前述鰭 狀硅層的寬度相同， 前述第I步驟后， 于前述柱狀硅層上部、前述鰭狀硅層上部、及前述柱狀硅層下部植入雜質(zhì)而形成擴(kuò)散層的第2步驟； 前述第2步驟后， 作成柵極絕緣膜、多晶硅柵極電極、及多晶硅柵極配線的第3步驟； 前述柵極絕緣膜是覆蓋前述柱狀硅層的周圍和上部，前述多晶硅柵極電極是覆蓋柵極絕緣膜，前述多晶硅柵極電極及前述多晶硅柵極配線形成后的多晶硅的上表面是位于較前述柱狀硅層上部的前述擴(kuò)散層上的前述柵極絕緣膜更高的位置； 前述第3步驟后， 于前述鰭狀硅層上部的前述擴(kuò)散層上部形成硅化物的第4步驟； 前述第4步驟后， 堆積層間絕緣膜，露出前述多晶硅柵極電極及前述多晶硅柵極配線，蝕刻前述多晶硅柵極電極及前述多晶硅柵極配線后，堆積金屬，以形成金屬柵極電極與金屬柵極配線的第5步驟； 前述金屬柵極配線是延伸于與連接于前述金屬柵極電極的前述鰭狀硅層正交的方向； 前述第5步驟后， 形成接觸部的第6步驟； 前述柱狀硅層上部的前述擴(kuò)散層與前述接觸部為直接連接。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于， 于硅基板上形成用以形成鰭狀硅層的第I阻劑，蝕刻硅基板，形成前述鰭狀硅層，去除前述第I阻劑； 于前述鰭狀硅層的周圍堆積第I絕緣膜，回蝕前述第I絕緣膜，露出前述鰭狀硅層的上部，以與前述鰭狀硅層正交的方式形成第2阻劑，蝕刻前述鰭狀硅層，去除前述第2阻劑，借此，以使前述鰭狀硅層與前述第2阻劑正交的部分成為前述柱狀硅層的方式形成前述柱狀娃層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在具有:形成于硅基板上的鰭狀硅層、形成于前述鰭狀硅層周圍的第I絕緣膜、以及形成于前述鰭狀硅層上部的柱狀硅層的構(gòu)造中， 堆積第2氧化膜，于前述第2氧化膜上形成第I氮化膜，蝕刻前述第I氮化膜且使其殘留成側(cè)壁狀，植入雜質(zhì)，于前述柱狀硅層上部與前述鰭狀硅層上部形成擴(kuò)散層，去除前述第I氮化膜與前述第2氧化膜，進(jìn)行熱處理。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件的制造方法，其特征在于，在具有:形成于硅基板上的鰭狀硅層、形成于前述鰭狀硅層的周圍的第I絕緣膜、形成于前述鰭狀硅層上部的柱狀硅層；形成于前述鰭狀硅層的上部和前述柱狀硅層的下部的擴(kuò)散層；以及形成于前述柱狀硅層的上部的擴(kuò)散層的構(gòu)造中， 形成柵極絕緣膜，堆積多晶硅，以使平坦化后的前述多晶硅的上表面成為較前述柱狀硅層上部的擴(kuò)散層上的前述柵極絕緣膜更高的位置的方式將前述多晶硅進(jìn)行平坦化，堆積第2氮化膜，形成用以形成多晶硅柵極電極及多晶硅柵極配線的第3阻劑，蝕刻前述第2氮化膜，蝕刻前述多晶硅，形成前述多晶硅柵極電極及前述多晶硅柵極配線，蝕刻前述柵極絕緣膜，去除第3阻劑。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的制造方法，其特征在于，堆積第3氮化膜，蝕刻前述第3氮化膜且使其殘留成側(cè) 壁狀，堆積金屬，于鰭狀硅層上部的擴(kuò)散層的上部形成硅化物。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制造方法，其特征在于，堆積第4氮化膜，堆積層間絕緣膜并將其平坦化，使多晶硅柵極電極及多晶硅柵極配線露出，去除前述多晶硅柵極電極及前述多晶硅柵極配線，于原為前述多晶硅柵極電極及前述多晶硅柵極配線的部分埋入金屬，蝕刻前述金屬，使柱狀硅層上部的擴(kuò)散層上的柵極絕緣膜露出，形成金屬柵極電極、金屬柵極配線。
7.一種半導(dǎo)體器件，其特征在于，具有: 形成于娃基板上的鰭狀娃層； 形成于前述鰭狀硅層的周圍的第I絕緣膜； 形成于前述鰭狀娃層上的柱狀娃層； 其中，前述柱狀硅層的直徑是與前述鰭狀硅層的寬度相同； 形成于前述鰭狀硅層上部、及前述柱狀硅層下部的擴(kuò)散層； 形成于前述柱狀娃層上部的擴(kuò)散層； 形成于前述鰭狀硅層上部的擴(kuò)散層的上部的硅化物； 形成于前述柱狀硅層的周圍的柵極絕緣膜； 形成于前述柵極絕緣膜的周圍的金屬柵極電極； 延伸于與連接于前述金屬柵極電極的前述鰭狀硅層正交的方向的金屬柵極配線；以及 于形成在前述柱狀硅層上部的擴(kuò)散層上所形成的接觸部； 形成于前述柱狀硅層上部的擴(kuò)散層與前述接觸部直接連接。
全文摘要
本發(fā)明的課題為提供一種減低柵極配線與基板間的寄生電容且為柵極后形成工藝的SGT的制造方法及為其結(jié)果的SGT構(gòu)造，本發(fā)明是通過(guò)以下步驟來(lái)解決上述課題于硅基板上形成鰭狀硅層，于前述鰭狀硅層的周圍形成第1絕緣膜，于前述鰭狀硅層的上部形成柱狀硅層的步驟；前述步驟后，于前述柱狀硅層上部、前述鰭狀硅層上部、及前述柱狀硅層下部植入雜質(zhì)而形成擴(kuò)散層的步驟；前述步驟后，作成柵極絕緣膜、多晶硅柵極電極、及多晶硅柵極配線的步驟；前述步驟后，于前述鰭狀硅層上部的前述擴(kuò)散層上部形成硅化物的步驟；前述步驟后，堆積層間絕緣膜，露出前述多晶硅柵極電極及前述多晶硅柵極配線，蝕刻前述多晶硅柵極電極及前述多晶硅柵極配線后，堆積金屬，形成金屬柵極電極與金屬柵極配線的步驟；以及前述步驟后，形成接觸部的步驟。
文檔編號(hào)H01L29/78GK103201842SQ20118005406
公開日2013年7月10日 申請(qǐng)日期2011年11月9日 優(yōu)先權(quán)日2011年11月9日
發(fā)明者舛岡富士雄, 中村廣記 申請(qǐng)人:新加坡優(yōu)尼山帝斯電子私人有限公司