專利名稱：一種半導體器件的金屬層結構、制造方法及其應用其的一種半導體器件的制作方法
技術領域：
本發(fā)明涉及一種集成半導體器件，尤其涉及一種半導體器件的金屬層結構及其制造方法。
背景技術：
對于大電流的電源集成電路而言，如單片集成的電壓調節(jié)器等，可以采用凸塊連接的倒裝封裝方式來取代傳統(tǒng)的帶引線的壓焊封裝方式(wire bonding)。由于采用倒裝封裝結構的集成器件具有非常低的外部連接電阻，所以，器件內部連接結構的電阻就變得至關重要。要降低功率損耗獲得高的效率，則必須降低器件內部連接結構的電阻。大多數的電源集成電路都是采用0. 25um以上的現有的成熟的半導體制造工藝來制造的。這些成熟的半導體制造工藝采用鋁，包括鋁合金，如鋁銅，作為連接結構的主要金屬材料。由于厚的金屬層能夠減小金屬電阻，因此，為了降低連接結構的電阻，通常采用厚的鋁金屬層，比如厚度2um及以上的鋁金屬層，作為這樣的內部連接結構。一般，在這些成熟的制造工藝的多層金屬層中，只有其中的最頂部的一層金屬層可以采用厚的鋁金屬層。參見圖la，所示為現有的一種采用凸塊結構的半導體器件的金屬層結構。其包括晶片101，位于晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101的剩余區(qū)域，第一隔離層103上的通孔103-1使所述金屬焊墊102裸露；凸塊下金屬層(UBM) 106沉積在通孔103-1處；凸塊(如焊錫球)設置在通孔103-1處的凸塊下金屬層UBM上，以將金屬焊墊 102的電極性向外引出。可見，采用這種半導體器件結構，只有所述金屬焊墊102所表示的一層金屬層；并且，每一凸塊107只允許在其正下方的單一的金屬焊墊102(電極)和一個通孔103-1 ；再者，凸塊107、通孔103-1和金屬焊墊102的尺寸通常情況下很大，而具有電極性的金屬焊墊102所表示的一層金屬層上的電極的布局、大小和間距受正上方凸塊的限制；因此，這樣的半導體器件金屬層結構，不同電極之間無法實現優(yōu)化的低阻抗連接。參考圖lb，所示為現有的另一種采用銅線路重布層(RDL)的半導體器件的金屬層結構。其包括晶片101，位于晶片之上的金屬焊墊102，第一隔離層103覆蓋所述晶片101 的剩余區(qū)域，第一隔離層103上的通孔103-1使所述金屬焊墊102裸露；銅金屬層104位于所述第一隔離層103之上，并通過通孔103-1與所述金屬焊墊102實現電連接；第二隔離層 105覆蓋所述銅金屬層104和第一隔離層103的剩余區(qū)域，另一通孔105-1處作為新的金屬焊墊區(qū)域，以沉積凸塊。通過這種金屬層結構，銅金屬層103沿垂直方向A-A’通過第一隔離層103的通孔103-1與晶片上的原有金屬焊墊102接觸；而新的金屬焊墊區(qū)域105-1則沿另一垂直方向B-B’，以將金屬焊墊102的電極從另一方向引出，從而用于外部連接?？梢?， 采用這種半導體器件的金屬層結構，可沉積凸塊的通孔105-1的正下方無法允許第一隔離層103上的通孔103-1的存在；與圖Ia所示的實施例類似，通孔103-1和通孔105-1的尺寸和間距均較大，因此，這樣的帶有銅金屬層的半導體器件的金屬層結構，同樣無法實現不同電極之間的優(yōu)化的低阻抗內部連接。
可見，采用現有技術的半導體器件的金屬層結構，均無法獲得低的內部連接阻抗。 對大電流半導體器件(如功率器件)而言，這種缺陷將會更加顯著，功率損耗將會更大。但是，對大多數的電源類集成電路而言，尤其對于含有單片集成功率器件的集成電路，需要兩層較低電阻值的金屬層才能實現優(yōu)化的內部連接結構。集成功率器件通常包括成千上萬的器件元胞，這些器件元胞的電極通過金屬層連接在一起。功率器件的每一器件元胞都具有兩個功率電極，通過這兩個功率電極大電流流入或者流出所述功率器件。例如，對于應用最廣泛的集成功率器件MOSFET橫向雙擴散金屬氧化物半導體場效應晶體管而言，兩個功率電極分別為器件的漏極和源極。如果該集成電路器件的金屬層結構能夠包括兩層低電阻值的金屬層，并且所述兩層低電阻值的金屬層上的電極的布局能夠保證所述低電阻值的金屬層與器件元胞的兩個功率電極之間可以實現優(yōu)化的直接連接，則可以降低器件內部的總的連接電阻，從而能夠減小功率損耗。一些先進的半導體制造工藝，如線寬0. 18um或者以下，通過復雜的大馬士革銅互聯(lián)線工藝可以實現多個低阻值的銅金屬層。但是，對大多數線寬0. 25um以上的成本較低的成熟的制造工藝而言，大馬士革銅互聯(lián)線工藝并不能在這些工藝中使用。

發(fā)明內容
有鑒于此，本發(fā)明的目的在于在現有的成熟的半導體制造工藝中提供一種成本相對較小的可實現優(yōu)化的低阻抗連接的具有兩層低阻值的金屬層的帶有凸塊的器件內部連接結構。依據本發(fā)明一實施例的一種半導體器件的金屬層結構制造方法，包括以下步驟在晶片上沉積第一導電層，所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有η種不同的電極性，η > 2 ；在所述第一導電層上沉積第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上沉積第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上沉積第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述每一第二通孔在多個所述第一通孔的正上方；在所述第二通孔處沉積一凸塊，以形成凸塊層，從而將所述η種不同的電極性引
出ο優(yōu)選的，所述第二導電子層與多個所述第一導電子層的裸露的上表面連接。優(yōu)選的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。優(yōu)選的，所述第一導電層為由濺射工藝形成的厚鋁金屬層。優(yōu)選的，所述第一導電層和所述晶片之間包括一層或者多層與所述第一導電層不同的金屬層。優(yōu)選的，所述第一隔離層包括半導體器件的鈍化保護層。優(yōu)選的，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。
優(yōu)選的，所述第二導電層為由電鍍工藝形成的銅導電層。優(yōu)選的，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。依據本發(fā)明一實施例的一種半導體器件的金屬層結構，包括位于晶片之上的第一導電層，所述第一導電層包括一組分離的第一導電子層，所述一組第一導電子層具有η種不同的電極性，η > 2 ；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述第二通孔在多個所述第一通孔的正上方；位于所述第二通孔處的凸塊層，以將所述η種不同的電極性引出。優(yōu)選的，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。優(yōu)選的，所述第一導電層為由濺射工藝形成的厚鋁金屬層。進一步的，所述金屬層結構還包括位于所述第一導電層和所述晶片之間的一層或者多層與所述第一導電層不同的金屬層。優(yōu)選的，所述第一隔離層包括半導體器件的鈍化保護層。優(yōu)選的，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。優(yōu)選的，所述第二導電層包括由電鍍工藝形成的一銅金屬層。優(yōu)選的，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。依據本發(fā)明一實施例的一種半導體器件，包括上述任一金屬層結構，以將所述半導體器件的不同電極通過所述凸塊層向外引出。優(yōu)選的，所述半導體器件的金屬層結構中，相鄰的第二導電子層的邊緣呈彎折形狀以形成突出區(qū)域，所述突出區(qū)域通過所述第一通孔連接至相應的第一導電子層的突出區(qū)域。依據本發(fā)明實施例的半導體器件的金屬層結構及其連接方法，第二隔離層上的通孔直接在第一隔離層的多個通孔之上；并且，第一導電層上的多個不同電極性的第一導電子層在凸塊的正下方，從而低電阻值的第一導電層上的第一導電子層的布局、大小和第一導電子層之間的間距不再受上方凸塊的限制，減小了大電流路徑的電阻值，降低了功率損耗。對集成功率器件而言實現了非常小的內部連接電阻值，大大減小了功率損耗，提高了效率。


圖Ia所示為采用現有技術的一種半導體器件的連接結構；圖Ib所示為采用現有技術的另一種半導體器件的連接結構；圖2所示為依據本發(fā)明的一種半導體器件的金屬層制造方法的一優(yōu)選實施例的流程圖3a_圖!Be所示為圖2所示的依據本發(fā)明的半導體器件的金屬層制造方法的各步驟的示意圖；圖如所示為依據本發(fā)明的一種半導體器件的一實施例的結構示意圖；圖4b所示為圖如所示的依據本發(fā)明一實施例的半導體器件的剖面示意圖；在下文中，相同的標號表示相同的部件。晶片301 ；第一導電層302;電極 302-1 ；第一隔離層303 ；第一通孔303-1 ；第二導電層304;第二隔離層305 ；第二通孔305-1 ；凸塊 306。
具體實施例方式以下結合附圖對本發(fā)明的幾個優(yōu)選實施例進行詳細描述，但本發(fā)明并不僅僅限于這些實施例。本發(fā)明涵蓋任何在本發(fā)明的精髓和范圍上做的替代、修改、等效方法以及方案。為了使公眾對本發(fā)明有徹底的了解，在以下本發(fā)明優(yōu)選實施例中詳細說明了具體的細節(jié)，而對本領域技術人員來說沒有這些細節(jié)的描述也可以完全理解本發(fā)明。以下結合具體實施例詳細說明依據本發(fā)明的半導體器件的金屬層結構的制造方法。結合附圖2所示的依據本發(fā)明的一種半導體器件的金屬層結構的制造方法的一優(yōu)選實施例的流程圖以及圖3a_圖3e所示的一種實現半導體器件的金屬層制造方法的示意圖來詳細說明本發(fā)明。在該實施例中，為了方便圖示說明，僅僅示出了其中的一個金屬層結構單元，本領域技術人員可以得知，所述半導體器件的金屬層結構包括多個所述金屬層結構單元。依據本發(fā)明的該實施例的金屬層結構的制造方法，包括以下步驟S201 在晶片上沉積第一導電層；所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有η種不同的電極性，η ^ 2 ；S202 在所述第一導電層上沉積第一隔離層；所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；S203 在所述第一隔離層上沉積第二導電層；所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；S204 在所述第二導電層和所述第一隔離層上沉積第二隔離層；所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露；
S205 在所述第二通孔處沉積凸塊，以形成凸塊層，從而將所述η種不同的電極性引出。通過圖2所示的各導電層和隔離層之間的連接方法，利用凸塊層實現與晶片上的電極的電性連接，從而將電極信號引出來進行外部電連接。其中，在步驟S201中，第一導電層302可以為由濺射工藝形成的金屬層，如厚鋁金屬層，或者為由不同屬性的多層金屬層疊加組成。所述第一導電層的厚度可以為3um;所述第一導電子層302-1根據所述第一通孔303-1的尺寸大小依次排列在所述晶片301上。例如，所述第一通孔303-1的尺寸為40um，其小于現有技術中如圖Ia所采用的通孔尺寸(如采用直徑300um的錫球凸塊，圖Ia所采用的通孔大約為MOum)。這樣，所述第一導電層中兩個間隔的相同電極型的第一導電子層302-1之間的最大距離不超過50um，與上方凸塊的直徑大小無關。在步驟S202中，所述第一通孔303-1的尺寸小于所述第一導電子層302_1的尺寸，以選擇性的將所述第一導電子層302-1的部分上表面裸露；所述第一隔離層303除去第一通孔303-1的區(qū)域外，完全覆蓋第一導電層302和晶片301的剩余的裸露區(qū)域。所述第一隔離層303可以為半導體器件的鈍化保護層，如可以為由CVD工藝形成的保護層；所述保護層可以為二氧化硅或者磷硅酸玻璃或者氮化硅或者SOG或者其任意組
I=I O優(yōu)選的，所述第一隔離層303在所述鈍化保護層的基礎上，還可以包括一聚酰亞胺層幫助使第一導電層和鈍化保護層后形成后的不平整硅表面平坦化。此時，所述第一通孔303-1可以由兩部分組成，其中，第一部分為所述鈍化保護層上的第一隔離通孔，第二部分為所述聚酰亞胺層上的第二隔離通孔；所述第一隔離通孔和所述第二隔離通孔沿垂直方向對齊，并且，兩者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。第一隔離層303不僅能夠為第一導電層302和第二導電層304提供隔離；并且，可以為第二導電層304和凸塊層306提供機械支撐。所述聚酰亞胺層可以釋放由第二導電層 304引起的應力。另外，由聚酰亞胺層和鈍化保護層組成的第一隔離層可以幫助使硅表面平坦化， 方便后續(xù)的第二導電層304的沉積。其中，所述鈍化保護層可以由0. 5um的磷硅酸玻璃和0. 7um的氮化硅組成；所述聚酰亞胺層的厚度可以為5um。在步驟S203中，所述第二導電層304的形成可以包括以下步驟在所述第一隔離層303上沉積凸塊下金屬層；在所述凸塊下金屬層上沉積一層光阻劑，使用掩模版，利用光刻蝕技術在光阻劑上蝕刻出一定圖案，暴露出部分的凸塊下金屬層；在沒有被所述光阻劑覆蓋的暴露的所述凸塊下金屬層上電鍍一層金屬層；移除剩余的所述光阻劑；蝕刻無所述金屬層覆蓋的凸塊下金屬層部分，以形成不同的第二導電子層；所述凸塊下金屬層和所述金屬層一起作為所述第二導電層304。其中，所述金屬層可以為由電鍍工藝形成的銅金屬層；所述銅金屬層的厚度為 lOum。所述金屬層可以幫助使第一隔離層和第一通孔形成后的不平整硅表面平坦化，為后續(xù)建立在第一隔離層的多個通孔之上的凸塊層306的沉積提供可能。所述第二導電層304完全覆蓋所述第一通孔302-1 ；所述第二導電子層304_1與多個同極性的所述第一導電子層302-1的裸露的上表面連接。在步驟S204中，所述第二隔離層305為由鍍膜工藝形成的聚酰亞胺層；所述第二隔離層305的厚度可以為10um。在步驟S205中，所述凸塊層306可以為錫凸塊，銅柱凸塊，或者金凸塊；其中錫凸塊的形成步驟可以為在所述第二通孔區(qū)域植入焊錫；所述焊錫回流，凝固，從而形成焊錫球。另外，在步驟S205之前，還可以包括，在所述第二隔離層305上沉積另一凸塊下金屬層和/或另一金屬層，作為黏附層、阻障層以及濕潤層，以提高凸塊連接的可靠性。按照圖2和圖3a_圖3e所示的半導體器件的金屬層制造方法的流程圖和示意圖，可以把第二隔離層305上的第二通孔305-1直接置于第一隔離層303的多個第一通孔
303-1之上；以及，第一導電層302上的多個第一導電子層302-1置于凸塊306的正下方； 通過這些連接關系和結構設置，從而實現了一種成本相對較小的具有兩層低阻值的導電層的連接結構，減小了傳遞大電流路徑的電阻，減小了功率損耗，提高了效率。以下結合具體實施例詳細說明的依據本發(fā)明的一種半導體器件的金屬層結構。通過以上半導體器件的金屬層結構制造方法，獲得了如圖!Be所示的依據本發(fā)明的一種半導體器件的金屬層結構。以下結合該實施例對依據本發(fā)明的半導體器件的金屬層結構進行說明，所述金屬層結構包括位于晶片301之上的第一導電層302，所述第一導電層具有一組分離的第一導電子層302-1，所述第一導電子層具有不小于兩種的不同的電極性。位于所述第一導電層302之上的第一隔離層303，所述第一隔離層303具有一組第一通孔303-1，以選擇性的使所述第一導電子層302-1的部分上表面裸露；所述第一通孔的尺寸小于相應的第一導電子層302-1的尺寸；所述第一隔離層303除去第一通孔303-1的區(qū)域外，完全覆蓋第一導電層302和晶片301的剩余的裸露區(qū)域。位于所述第一隔離層303之上的第二導電層304，所述第二導電層304包括一組相互分離的第二導電子層304-1 ；所述第二導電層304完全覆蓋所述第一通孔302-1以與多個同極性的所述第一導電子層302-1的裸露的上表面連接，從而使所述第二導電子層
304-1具有相應的不同的電極性。位于所述第二導電層304和所述第一隔離層303的剩余區(qū)域之上的第二隔離層 305，所述第二隔離層305具有一組第二通孔305-1，以裸露所選擇的所述第二導電層304的部分上表面。在所述第二通孔305-1處的一組凸塊，以形成位于所述第二隔離層304之上的凸塊層306，所述凸塊層306通過所述第二通孔305-1與所述第二導電層304進行電連接。其中，所述第一導電層302可以為由濺射工藝形成的金屬層，例如3um厚度的鋁金屬層；所述第一導電層302和晶片301之間還可以包括多層金屬層。所述第一隔離層303可以為半導體器件的鈍化保護層，如可以為由CVD工藝形成的保護層；所述保護層可以為二氧化硅或者磷硅酸玻璃或者氮化硅或者SOG或者其任意組合。
進一步的，所述第一隔離層303在所述鈍化保護層的基礎上，還可以包括一聚酰亞胺層。此時，所述第一通孔303-1可以由兩部分組成，其中，第一部分為所述鈍化保護層上的第一隔離通孔，第二部分為所述聚酰亞胺層上的第二隔離通孔；所述第一隔離通孔和所述第二隔離通孔沿垂直方向對齊，并且，兩者的尺寸可以相同或者不相同，以共同形成所述第一通孔303-1。 第一隔離層303不僅能夠為第一導電層302和第二導電層304提供隔離；并且，可以為第二導電層304和凸塊層306提供機械支撐。所述聚酰亞胺層可以釋放由第二導電層 304引起的應力。另外，由聚酰亞胺層和鈍化保護層組成的第一隔離層可以幫助使硅表面平坦化， 方便后續(xù)的第二導電層304的沉積。其中，所述鈍化保護層可以由0. 5um的磷硅酸玻璃和0. 7um的氮化硅組成；所述聚酰亞胺層的厚度可以為5um。其中，不同電極性的所述第一導電子層302-1相互間隔分布在所述第一導電層 302上。如，第一通孔303-2的尺寸可以為40um，小于現有技術中的通常選擇的通孔尺寸； 所述第一導電子層302-1可以間隔40um-50um排列在第一導電層302上。優(yōu)選的，所述第二導電層304可以包括由電鍍工藝形成的銅金屬層和凸塊下金屬層，以實現凸塊層306的連接，并可以使硅表面平坦化，方便凸塊層306的沉積。所述第二隔離層305可以為由鍍膜工藝(coating)形成的聚酰亞胺層，厚度可以為 IOum0優(yōu)選的，所述第二通孔305-1在多個所述第一通孔303-1的正上方；并且在不同電極性的多個第一導電子層302-1的正上方。所述凸塊層306可以為銅柱凸塊或者錫凸塊或者金凸塊。優(yōu)選的，在所述凸塊層306和所述第二隔離層305之間還包括另一凸塊下金屬層和/或金屬層，例如銅，以協(xié)助凸塊的形成，提高凸塊連接的可靠性。采用圖;3e所示的依據本發(fā)明的一實施例的半導體器件的金屬層結構，第二隔離層305上的第二通孔305-1直接在第一隔離層303的多個第一通孔303-1之上；以及，第一導電層302上的多個不同電極性的第一導電子層302-1在相應的凸塊306的正下方。低電阻值的第一導電層上的不同電極性的第一導電子層的布局、大小和間距不再受凸塊的限制，減小了大電流路徑的電阻值，降低了功率損耗。對集成功率器件而言實現了非常小的連接電阻值。以下結合一具體應用實施例來詳細說明采用本發(fā)明的一實施例的金屬層結構的半導體器件。參考圖4A和圖4B，所示為采用本發(fā)明的一實施例的金屬層結構的MOSFET橫向雙擴散金屬氧化物半導體場效應晶體管的結構示意圖以及其剖面示意圖。半導體器件即MOSFET晶體管包括第一金屬層結構401和第二金屬層結構402。第一金屬層結構401和第二金屬層結構402可以為依據本發(fā)明的一實施例的圖3e所示的金屬層結構或者其他依據本發(fā)明的金屬層結構。
為方便說明，在圖如中，省略了第一隔離層和第二隔離層，僅示出了第一導電層和第二導電層；但是圖4b中，完整的示出了金屬層結構的所有組成部分。MOSFET橫向雙擴散金屬氧化物半導體場效應晶體管需要流過大電流的兩個電極分別為漏極A和源極B。第一金屬層結構401用于將漏極電極A引出，第二金屬層結構402用于將源極電極B引出。在該實施例中，第一導電層上的第一導電子層的分布方式為在第一金屬層結構401中，相互分離的一組第一導電子層401-1的電極性為漏極電極A ；剩余區(qū)域的第一導電子層401-2的電極性為源極電極B。在第二金屬層結構402中，相互分離的一組第一導電子層402-1的電極性為源極電極B ；剩余區(qū)域的第一導電子層402-2的電極性為漏極電極A。在該實施例中，第一隔離層上的第一通孔的分布方式為在第一金屬層結構401中，第二導電子層401-4通過一組第一通孔401-3電性連接至電極性為漏極電極A的第一導電子層401-1。在第二金屬層結構402中，第二導電子層402-4通過一組第一通孔402-3電性連接至電極性為源極電極B的第一導電子層402-1。在該實施例中，為了方便將第二金屬層結構402中的漏極電極A引出，以及將第一金屬層結構401中的源極電極B引出，第一導電子層401-2與第一導電子層402-2間隔一定的距離a，兩者相鄰的區(qū)域設置為互補的彎折形狀。相應的，第二導電子層401-4和第二導電子層402-4也設置為彎折形狀，間隔為b。第一金屬層結構401中的第二導電層401-4 中的突出區(qū)域通過第一通孔401-3-1與第二金屬層結構402中的第一導電子層402-2 (漏極電極A)電性連接。第二金屬層結構402中的第二導電層402-4的突出區(qū)域通過第一通孔402-3-1與第一金屬層結構401中的第一導電子層401-2(源極電極B)電性連接。參考圖4B所示的圖4A中所示的MOSFET晶體管沿軸線A_A，和軸線B_B’的剖面示意圖，所述MOSFET晶體管的金屬層結構如下位于晶片400A之上的第一導電層400B，所述第一導電層400B包括一組分離的具有不同電極性的第一導電子層，如第一金屬層結構401中的第一導電子層401-1和401-2， 以及第二金屬層結構402中的第一導電子層402-1和402-2。位于所述第一導電層400B之上的第一隔離層400C，其上具有多個第一通孔，包括第一金屬層結構401中的第一通孔401-3和第二金屬層結構402中的第二通孔402-3，以選擇性的將第一導電子層的部分上表面裸露；除去第一通孔的剩余第一隔離層區(qū)域完全覆蓋所述第一導電層和裸露的部分晶片區(qū)域的上表面。位于所述第一隔離層400C之上的由一組不同電極性的第二導電子層組成的第二導電層400D ；其包括第一金屬層結構401中的第一導電子層401-4和第二金屬層結構402 中的第二導電子層402-4 ；所述第二導電層400D通過所述第一通孔與所述第一導電子層形成電性連接；第一通孔401-3-1將第一金屬層結構401中的第二導電子層401-4的突出區(qū)域與第二金屬層結構402中的第一導電子層402-2連接；第一通孔402-3-1將第二金屬層結構402中的第二導電子層402-4的突出區(qū)域與第一金屬層結構401中的第一導電子層 401-2連接。位于第二導電層400D之上的第二隔離層400E，其上具有第一金屬層結構401中的第二通孔401-5和第二金屬層結構402中的第二通孔402-5 ；除去第二通孔的剩余的第二隔離層區(qū)域完全覆蓋所述第二導電層400D和裸露的第一隔離層400C的剩余區(qū)域；優(yōu)選的，所述第二通孔在多個第一通孔的正上方；優(yōu)選的，所述第二通孔在多個不同電極性的第一導電子層的正上方；位于第二通孔處的凸塊層400F，包括第一金屬層結構401中的凸塊401_6和第二金屬層結構402中的凸塊402-6，從而通過凸塊401-6將漏極電極A引出，通過凸塊402-6 將源極電極B引出。本領域技術人員可以輕易得知，第二導電子層的數目可以不限于本實施例中的兩個，凸塊的數目也相應的不限于本實施例中的兩個，兩者的數目可以根據實際需要優(yōu)化設置。并且，第二導電子層的形狀可以為任何合適形式的形狀。另外，在所述晶片400A和第一導電層400B之間還可以包括一層或者多層其他類型的金屬層；在第二導電層和凸塊層之間還可以包括一凸塊下金屬層；所述第二導電層可以包括一銅金屬層和一凸塊下金屬層。在該實施例中，所述第一導電層400B呈矩形形狀，在第一金屬層結構401中，除去極性為漏極A的第一導電子層401-1，剩余的第一導電層為極性為源極B的第二導電子層 401-2 ；本領域技術人員根據本發(fā)明的教導，可以輕易得知，第一導電層可以為任何合適的形狀；第一導電子層的排布也可以為其他合適形式的方式。通過圖如和圖4b所示的采用依據本發(fā)明的金屬層結構的MOSFET半導體器件， 優(yōu)化了低阻值的第一導電層上的漏極電極A和源極電極B的分布，尤其是凸塊層下方的區(qū)域。這對具有大尺寸凸塊的大電流的集成功率器件而言是至關重要的，例如，凸塊的尺寸為300um。在現有的半導體器件結構中，在第一導電層上只允許在凸塊下僅有一個電極，這意味著這些區(qū)域的功率器件跟其他電極之間的連接不是低電阻值的連接結構。但是在本發(fā)明中，低電阻值的第一導電層上的不同電極性的第一導電子層的布局、尺寸和間距不再受凸塊的限制；如第一通孔的尺寸為40um，小于現有技術中如圖Ia的通孔尺寸，則電極在第一導電層上可以間隔40Um-50Um依次分布，從而對集成功率器件而言實現了非常小的電阻值。綜上所述，依照本發(fā)明所公開的半導體器件的金屬層結構及其連接方法，在現有半導體制造工藝的基礎上，提供了一種成本相對較小的具有兩層低阻值的導電層的連接結構，減小了大電流路徑的電阻值，降低了功率損耗。以上對依據本發(fā)明的優(yōu)選實施例的半導體器件的金屬層結構及其連接方法進行了詳盡描述，本領域普通技術人員據此可以推知其他技術或者結構以及電路布局、元件等均可應用于所述實施例。依照本發(fā)明的實施例如上文所述，這些實施例并沒有詳盡敘述所有的細節(jié)，也不限制該發(fā)明僅為所述的具體實施例。顯然，根據以上描述，可作很多的修改和變化。本說明書選取并具體描述這些實施例，是為了更好地解釋本發(fā)明的原理和實際應用，從而使所屬技術領域技術人員能很好地利用本發(fā)明以及在本發(fā)明基礎上的修改使用。本發(fā)明僅受權利要求書及其全部范圍和等效物的限制。
權利要求
1.一種半導體器件的金屬層結構制造方法，其特征在于，包括在晶片上沉積第一導電層，所述第一導電層包括一組分離的第一導電子層，所述第一導電子層具有η種不同的電極性，η > 2 ；在所述第一導電層上沉積第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上沉積第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上沉積第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述第二通孔在多個所述第一通孔的正上方；在所述第二通孔處沉積一凸塊，以形成凸塊層，從而將所述η種不同的電極性引出。
2.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。
3.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述第一導電層為由濺射工藝形成的厚鋁金屬層。
4.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述第一導電層和所述晶片之間包括一層或者多層與所述第一導電層不同的金屬層。
5.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述第一隔離層包括半導體器件的鈍化保護層。
6.根據權利要求5所述的半導體器件的金屬層結構制造方法，其特征在于，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。
7.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述第二導電層為由電鍍工藝形成的銅導電層。
8.根據權利要求1所述的半導體器件的金屬層結構制造方法，其特征在于，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
9.一種半導體器件的金屬層結構，其特征在于，包括位于晶片之上的第一導電層，所述第一導電層包括一組分離的第一導電子層，所述一組第一導電子層具有η種不同的電極性，η^2；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層， 所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露，所述第二通孔在多個所述第一通孔的正上方；位于所述第二通孔處的凸塊層，以將所述η種不同的電極性引出。
10.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，所述第二通孔在多個不同電極性的所述第一導電子層的正上方。
11.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，所述第一導電層為由濺射工藝形成的厚鋁金屬層。
12.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，還包括位于所述第一導電層和所述晶片之間的一層或者多層與所述第一導電層不同的金屬層。
13.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，所述第一隔離層包括半導體器件的鈍化保護層。
14.根據權利要求13所述的半導體器件的金屬層結構，其特征在于，所述第一隔離層還包括位于所述鈍化保護層之上的聚酰亞胺層。
15.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，所述第二導電層包括由電鍍工藝形成的一銅金屬層。
16.根據權利要求9所述的半導體器件的金屬層結構，其特征在于，所述凸塊為錫凸塊或者銅柱凸塊或者金凸塊。
17.一種半導體器件，其特征在于，包括權利要求9-16所述的任一金屬層結構，以將所述半導體器件的不同電極通過所述凸塊層向外引出。
18.根據權利要求17所述的半導體器件，其特征在于，相鄰的第二導電子層的邊緣呈彎折形狀以形成突出區(qū)域，所述突出區(qū)域通過所述第一通孔連接至相應的第一導電子層的突出區(qū)域。
全文摘要
本發(fā)明涉及一種半導體器件的金屬層結構、制造方法及其應用其的一種半導體器件，包括位于晶片之上的第一導電層，所述第一導電層包括一組分離的第一導電子層，所述一組第一導電子層具有n種不同的電極性，n≥2；在所述第一導電層上的第一隔離層，所述第一隔離層具有一組第一通孔，以選擇性的將所述第一導電子層的部分上表面裸露；在所述第一隔離層上的第二導電層，所述第二導電層包括一組分離的第二導電子層，所述第二導電子層通過所述第一通孔與極性相同的所述第一導電子層的裸露的上表面連接；在所述第二導電層和所述第一隔離層上的第二隔離層，所述第二隔離層具有一組第二通孔，以選擇性的將所述第二導電子層的部分上表面裸露；位于所述第二通孔處的凸塊層，以將所述n種不同的電極性引出。
文檔編號H01L21/3205GK102543717SQ201210009879
公開日2012年7月4日 申請日期2012年1月13日 優(yōu)先權日2012年1月13日
發(fā)明者游櫀￥東 申請人:杭州矽力杰半導體技術有限公司