專利名稱：利用集成pn結(jié)測量多芯片埋置型封裝芯片接面溫度的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種可用于埋置型封裝的芯片接面溫度的測量方法，更確切地說是利用集成pn結(jié)測量多芯片埋置型高密度封裝芯片接面溫度的方法，屬于高密度封裝領(lǐng)域。
背景技術(shù)：
多芯片組件(Multichip Module，縮寫為MCM)封裝是指將多個裸芯片和其它元器件組裝在同一塊多層互連基板上，然后進行封裝，從而形成高密度和高可靠性的微電子組件。根據(jù)所用多層布線基板的類型不同，MCM可分為疊層多芯片組件(MCM-L)、陶瓷多芯片組件(MCM-C)、淀積多芯片組件(MCM-D)以及混合多芯片組件(MCM-C/D)等。這種封裝技術(shù)是為了滿足電子組件小型化和高密度集成的需求而發(fā)展和成熟起來的一種新型組裝技術(shù)。 MCM將多個裸芯片直接安裝和連接到襯底基板上，芯片之間互連距離短，降低了互連線上的寄生電感和阻抗，因而能在提高組裝密度的同時，降低信號的傳輸延遲時間，提高信號的傳輸速度，這有利于實現(xiàn)電子整機向功能化集成方向發(fā)展。埋置型MCM技術(shù)是將特定組件中多個微波芯片埋置在接地金屬化的襯底腔體中，通過通孔垂直引出，并于其上布置多層絕緣層/金屬布線互連。隨著電路組裝密度的不斷增加，其功率密度也相應(yīng)提高，同時單位體積發(fā)熱量也有所增加。在外殼結(jié)構(gòu)設(shè)計上，如果不能及時地將芯片所產(chǎn)生的熱量散發(fā)出去，設(shè)法抑制電路的溫升，必然對集成電路的可靠性產(chǎn)生極為嚴重的影響。對于芯片表面溫度的測量可采用多種方法，最簡便的是使用表面溫度溫度計直接測量。然而，對于埋置型MCM對其表面溫度測量并不能真實反映芯片發(fā)熱及封裝結(jié)構(gòu)的散熱情況，故而需要對其芯片和襯底接面進行溫度測量。由于MCM結(jié)構(gòu)的特殊性——芯片被埋置于襯底中并被多層絕緣層/金屬布線覆蓋，給其芯片接面溫度的測量以及封裝結(jié)構(gòu)散熱問題的深入研究造成很大困難。因此，測量和監(jiān)測埋置型MCM并解決多芯片埋置型高密度封裝芯片的散熱問題刻不容緩，它也是需要攻克的難題之一。針對埋置型器件的接面溫度測量，可以采用在接面位置埋入溫度測量芯片的方法[Fei Geng, Jia-jie Tang, Le Luo, Thermal Management and testing of MCM with embedded chip in Silicon Substrate， International Conference on Electronic Packaging Technology & High Density Packaging，2008，28-31 July2008， Shanghai， PP. 1-6.]，利用芯片上的溫度傳感器進行測量，最常見的測量范圍在-40°c 150°C。但是， 要在芯片接面埋入測溫芯片對于芯片和襯底厚度有一定限制，增加了工藝難度，而且，測溫范圍過窄，對于一些特殊用途的芯片不適用。特別地，對于研究芯片和封裝失效來說，希望能有更寬的測溫范圍。使用包括金屬、金屬化合物、摻雜電阻等在內(nèi)的集成熱敏電阻一般厚度小于0. 5um，非常適合接面集成并測溫。但是，大多數(shù)集成熱敏電阻的溫度線性度往往不夠高，且溫度高于120°C后溫度系數(shù)會出現(xiàn)拐點，影響測溫正確性和測溫范圍，雖然鉬電阻線性度高，測溫范圍大，但是價格昂貴，不適合商業(yè)應(yīng)用。另外，集成電阻的測溫范圍可根據(jù)需要和成本通過選擇電阻材料來調(diào)整，具有很大的自由度。本發(fā)明擬從另一角度考慮測量接面溫度，即利用集成pn結(jié)來測量埋置型封裝結(jié)構(gòu)的芯片接面溫度，具有很好的線性度， 耗電量少，制造于襯底中幾乎不占體積，是一種理想的方法。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種利用pn結(jié)測量多芯片埋置型高密度封裝芯片接面溫度的測量方法。所述的接面溫度是指埋置芯片和襯底接面間的溫度。所述的方法不僅能夠真實反映芯片工作時的實時溫度，并且利用pn結(jié)陣列可以分析芯片的發(fā)熱分布狀況。另外，配合封裝表面溫度的測量，還可以深入研究整個封裝系統(tǒng)的熱性能。本發(fā)明解決其技術(shù)問題所采用的技術(shù)方案是在芯片接面即襯底上的埋置槽中分別摻雜磷(P)和硼(B)，利用pn結(jié)的導(dǎo)通電壓隨溫度變化的特性來測量芯片接面溫度。根據(jù)需要選擇并控制摻雜劑量和結(jié)深。先在襯底上埋置槽內(nèi)光刻出P型摻雜區(qū)并摻雜硼(B)， 然后再光刻形成η+摻雜區(qū)并摻雜磷(P)，然后淀積金屬，光刻腐蝕形成引線焊盤和金屬布線。通過控制摻雜劑量和結(jié)深調(diào)節(jié)線性測溫范圍；通過pn結(jié)陣列可以實時獲取芯片接面溫度和熱分布情況。在此過程中，pn結(jié)的引腳需通過布線引出埋置槽以便在芯片埋入后，仍不影響pn結(jié)的外連。然后再在襯底表明形成一層鈍化層，以形成pn結(jié)與埋置芯片粘結(jié)材料的隔離。通過光刻腐蝕開出焊盤窗口。本發(fā)明提供的一種可用于埋置型多芯片埋置型高密度封裝芯片接面溫度測試的方法，其特征包括I)圓片級工藝；2)使用硅作為襯底；3)硅上制備有埋置芯片所用的大深度埋置槽；4)使用pn結(jié)的電壓-溫度特性測試接面溫度；5)沉積薄膜材料布線；6)使用噴膠光刻形成布線圖形。由此可見，本發(fā)明的特征是①所述的襯底制作過程中，其特征在于使用濕法(KOH)或深反應(yīng)離子刻蝕(DRIE) 形成深度等于芯片厚度(> IOOum)的埋置槽；②所述的pn結(jié)制造工藝中，使用擴散或離子注入摻入硼和磷，并使用再分布或退火工藝達到一定結(jié)深；③所述的薄膜材料沉積工藝中，其特征在于使用濺射或蒸發(fā)等薄膜沉積工藝形成金屬薄膜；④所述的布線工藝中，其特征在于使用噴膠光刻和腐蝕工藝形成圖形；⑤所述的pn結(jié)結(jié)構(gòu)中，其特征在于pn結(jié)陣列位于埋置槽底部；⑥所述的pn結(jié)布線結(jié)構(gòu)中，其特征在于利用爬坡金屬線將槽底的pn結(jié)焊盤引出；⑦所述的芯片接面測試方法中，其特征在于使用鈍化層或氧化層將pn結(jié)引線與襯底和埋置芯片隔離。由此可見，本發(fā)明的有益效果在圓片級工藝的基礎(chǔ)上，實現(xiàn)了一種利用集成pn結(jié)來測量埋置芯片和襯底接面的接面溫度的方法。采用集成在襯底內(nèi)的pn結(jié)，不占用埋置槽空間，不影響埋置芯片厚度和襯底上埋置槽深度的匹配；實時獲取芯片接面溫度和熱分布情況；采用了噴膠光刻工藝來形成從埋置槽底部向硅圓片表面的爬坡引線。該工藝采用了光刻等于微電子工藝相兼容的工藝，工藝步驟簡單，工藝周期較短。


圖1是利用集成pn結(jié)測量芯片接面溫度的方法的工藝流程圖。圖1-1已形成芯片埋置槽的硅片；圖1-2在硅片正面淀積一層氧化層；圖1-3光刻腐蝕刻蝕出p區(qū)窗口摻雜硼⑶；圖1-4光刻腐蝕出n+區(qū)窗口并摻雜磷⑵；圖1-5淀積金屬層；圖1-6通過光刻刻蝕(包括濕法腐蝕和干刻)形成布線圖形；圖1-7在娃片表明沉積一層鈍化層。圖1-8在鈍化層上刻蝕出引線窗口并埋置芯片后使用pn結(jié)測試芯片接面結(jié)構(gòu)的 截面圖。圖2是測試連接示意圖。
具體實施例方式下面將結(jié)合參考附圖對本發(fā)明的實施例進行進一步具體描述以充分體現(xiàn)本發(fā)明的優(yōu)點和積極效果。本發(fā)明的范圍不局限于下面的實施例。圖I是制備測試結(jié)構(gòu)的工藝流程圖。I.在硅片101上制備埋置槽102，如圖1_1所示。a)通過濕法(KOH)或深反應(yīng)離子刻蝕(DRIE)在硅片101上形成等同于芯片厚度 (> IOOum)的埋置槽102。2.淀積氧化層200，如圖1-2所示。b)在硅片101正面使用熱氧化或CVD淀積一層I 2 μ m氧化層200，作為掩模。3.形成P區(qū)103 (摻硼)，如圖1-3所示。c)在硅片埋置槽102底部使用光刻腐蝕形成P區(qū)窗口d)并使用擴散或離子注入的方法摻雜硼( IOlfVcm3)形成P區(qū)103，再分布 (1100°C以上)達到一定結(jié)深，如果采用離子注入，需退火。然后形成一層5000A左右的氧化層。4.形成η+區(qū)104 (摻磷 1019/cm3)，并形成引線窗口，如圖1-4所示。e)使用光刻腐蝕形成η.區(qū)窗口并使用擴散或離子注入的方法摻雜磷形成η.區(qū) 104，再分布(或退火)達到一定結(jié)深，同時形成一層4000-6000Α左右的氧化層。f)腐蝕出P區(qū)和n+區(qū)處的引線窗口。5.沉積約2300A的金屬層201，如圖1-5所示。g)使用濺射或蒸發(fā)沉積一層金屬層。金屬層由TiW和Au真誠，其中TiW:200-400A,Au 1000-3000A。
6
6.形成布線105，如圖1-6所示。h)噴膠光刻顯影后腐蝕金屬層形成布線圖形105。7.沉積鈍化層106，如圖1-7所示。i)使用PVD或CVD沉積一層I 2um的鈍化層106。8.形成焊盤窗口 107，埋置硅片，如圖1-8所示。j)利用噴膠光刻在鈍化層上形成焊盤窗口 107，使金屬布線104暴露。k)將硅片108埋置入槽102中。9. pn結(jié)電壓-溫度特性標定，如圖2所示。I)將制備好的樣品放在烘箱或熱板內(nèi)，在25°C 100°C范圍內(nèi)，每隔10°C通ImA 的小電流，測量一次電壓；m)然后畫出pn結(jié)電壓-溫度特性線。10.芯片接面測試。η)在烘箱內(nèi)保持一定溫度(如25°C )，利用埋置硅片上的發(fā)熱結(jié)構(gòu)通電發(fā)熱；ο)每隔5分鐘，通ImA小電流測量pn結(jié)電壓，待穩(wěn)定后(如30分鐘)，記錄下電壓值。p)根據(jù)pn結(jié)電壓-溫度特性線，推得芯片接面溫度。
權(quán)利要求
1.一種利用集成Pn結(jié)測量多芯片埋置型封裝芯片接面溫度的方法，其特征在于所述的接面溫度是指埋置芯片和襯底接面間的溫度，所述的方法是在芯片接面即襯底上的埋置槽中分別摻雜磷和硼，利用Pn結(jié)的導(dǎo)通電壓隨溫度變化的特性來測量芯片接面溫度；根據(jù)需要選擇并控制摻雜劑量和結(jié)深；先在襯底上埋置槽內(nèi)光刻出P型摻雜區(qū)并摻雜硼，然后再光刻形成η+摻雜區(qū)并摻雜磷，然后淀積金屬，光刻腐蝕形成引線焊盤和金屬布線；通過控制摻雜劑量和結(jié)深調(diào)節(jié)線性測溫范圍；通過pn結(jié)陣列實時獲取芯片接面溫度和熱分布情況；在此過程中，pn結(jié)的引腳需通過布線引出埋置槽以便在芯片埋入后，仍不影響pn結(jié)的外連；然后再在襯底表明形成一層鈍化層，以形成pn結(jié)與埋置芯片粘結(jié)材料的隔離；通過光刻腐蝕開出焊盤窗口，先標定Pn結(jié)電壓-溫度特性，然后進行芯片接面的溫度。
2.按權(quán)利要求I所述的方法，其特征在于具體步驟是(a)在硅片上制備埋置槽通過濕法或深反應(yīng)離子刻蝕在硅片(101)上形成等同于芯片厚度的埋置槽(102)；(b)淀積氧化層在硅片(101)正面使用熱氧化或CVD淀積一層氧化層(200)，作為掩模；(c)形成P區(qū)①在硅片埋置槽(102)底部使用光刻腐蝕形成P區(qū)窗口；②并使用擴散或離子注入的方法摻雜硼形成P區(qū)(103)，再分布(1100°C以上)達到一定結(jié)深，如果采用離子注入，需退火，然后形成一層氧化層；(d)形成n+區(qū)并形成引線窗口①使用光刻腐蝕形成n+區(qū)窗口并使用擴散或離子注入的方法摻雜磷形成n+區(qū)(104)， 再分布或退火達到一定結(jié)深，同時形成一層氧化層；②腐蝕出P區(qū)和n+區(qū)處的引線窗口；(e)沉積金屬層使用濺射或蒸發(fā)沉積一層金屬層，金屬層(201)由TiW和Au組成；(f)形成布線圖形噴膠光刻顯影后腐蝕金屬層形成布線圖形(105)；(g)沉積鈍化層使用PVD或CVD沉積一層鈍化層(106)；(h)形成焊盤窗口和埋置硅片①利用噴膠光刻在鈍化層上形成焊盤窗口(107)，使金屬布線(104)暴露；②將硅片(108)埋置入埋置槽(102)中；(i)標定pn結(jié)陣列的電壓-溫度特性①將制備好的樣品放在烘箱或熱板內(nèi)，在25°C 100°C范圍內(nèi)，每隔10°C通ImA的小電流，測量一次電壓；②然后畫出pn結(jié)陣列的電壓-溫度特性線；(j)芯片接面的測試①在烘箱內(nèi)保持一定溫度，利用埋置硅片上的發(fā)熱結(jié)構(gòu)通電發(fā)熱；②每隔5分鐘，通ImA小電流測量pn結(jié)電壓，待30分鐘)穩(wěn)定后，記錄下電壓值；③根據(jù)Pn結(jié)電壓-溫度特性線，算出芯片接面溫度。
3.按權(quán)利要求2所述的方法，其特征在于①步驟(a)中所述的芯片厚度>IOOym;②步驟(b)中所述的氧化層厚度為1_2μπι;③步驟(c)中所述的摻硼濃度為IOlfVcm3；④步驟(C)中所述的形成氧化層厚度為4000-6000Α;⑤步驟(d)中所述的摻磷濃度為IO1Vcm3；⑥步驟(e)中所述的金屬層中TiW層厚度為200-400A; Au層厚度為1000-3000 A;⑦步驟(g)中所述的鈍化層厚度為l-2ym;⑧步驟(j)中所述的溫度為25°C。
4.按權(quán)利要求I或2所述的方法，其特征在于所述pn結(jié)陣列位于埋置槽底部。
5.按權(quán)利要求2所述的方法，其特征在于鈍化層或氧化層將pn結(jié)引線與襯底和埋置芯片隔離。
全文摘要
本發(fā)明涉及一種利用集成pn結(jié)測量多芯片埋置型高密度封裝芯片接面溫度的方法，其特征在于在芯片接面即襯底上的埋置槽中分別摻雜磷和硼，利用pn結(jié)的導(dǎo)通電壓隨溫度變化的特性來測量芯片接面溫度。根據(jù)需要選擇并控制摻雜劑量和結(jié)深。先在襯底上埋置槽內(nèi)光刻出p型摻雜區(qū)并摻雜硼，然后再光刻形成n+摻雜區(qū)并摻雜磷，然后淀積金屬，光刻腐蝕形成引線焊盤和金屬布線。通過控制摻雜劑量和結(jié)深調(diào)節(jié)線性測溫范圍；通過pn結(jié)陣列可以實時獲取芯片接面溫度和熱分布情況。本發(fā)明采用了噴膠光刻工藝來形成從埋置槽底部向硅圓片表面的爬坡引線。該工藝采用了光刻等于微電子工藝相兼容的工藝，工藝步驟簡單，工藝周期較短。
文檔編號H01L21/66GK102610539SQ201210015978
公開日2012年7月25日 申請日期2012年1月18日 優(yōu)先權(quán)日2012年1月18日
發(fā)明者徐高衛(wèi), 湯佳杰, 羅樂, 陳驍 申請人:中國科學(xué)院上海微系統(tǒng)與信息技術(shù)研究所