專利名稱：銅互連結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種銅互連結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著超大規(guī)模集成電路技術(shù)的迅猛發(fā)展，半導(dǎo)體器件的特征尺寸也在逐步縮小，器件密度進一步增加。在這種情況下，金屬的電子遷移問題就必須引起重視。已知在標(biāo)準(zhǔn)狀況下，鋁的熔點為660.37°C，銅的熔點為1083.4±0.2°C，抗電遷性鋁為< 106A/cm2，銅為<107A/cm2，可見鋁比較容易發(fā)生電遷移，那么使用鋁布線工藝則很容易由于鋁的電遷移而失效，從而降低器件的可靠性。為了解決這一狀況，業(yè)內(nèi)自1998年引入金屬銅發(fā)展銅金屬布線制程工藝，至今已經(jīng)得到了良好的發(fā)展。但是，銅本身有著與NDC層(即銅擴散阻擋層)粘結(jié)性差的缺陷，同時銅很容易與硅形成硅銅合金。為此，現(xiàn)有工藝的銅互連結(jié)構(gòu)的制造方法在NDC層沉積前預(yù)先沉積富硅氮化硅層。這種做法由于可以在硅的原位置處形成硅銅合金層，從而起到了加強銅層和NDC層之間粘附性的作用。以上工藝解決了粘結(jié)性差的問題，不過卻有著新的缺陷，具體的，請參考圖1，其為現(xiàn)有技術(shù)制造的銅互連結(jié)構(gòu)橫截面示意圖。如圖1所示，所述銅互連結(jié)構(gòu)包括:襯底15 ;位于所述襯底15上的低K介質(zhì)層13，及位于所述低K介質(zhì)層13中的銅層14，所述銅層14與低K介質(zhì)層13的表面高度相同；位于所述銅層14上的硅銅合金層11 ;位于所述低K介質(zhì)層13上的富娃氮化娃層12,所述富娃氮化娃層12與娃銅合金層11的表面高度相同；位于所述富娃氮化娃層12及娃銅合金層11的NDC層10。在該銅互連結(jié)構(gòu)中，由于富硅氮化硅層12和硅銅合金層11在同一個平面內(nèi)，也即硅銅合金層12中具有富硅氮化硅層11，而富硅氮化硅層11存在于硅銅合金層12中將導(dǎo)致硅銅合金層12的擊穿電壓受到影響，`從而大大的降低了器件的穩(wěn)定性。同時，由于現(xiàn)有工藝得到的銅互連結(jié)構(gòu)中富硅氮化硅層12與硅銅合金層11在同一平面內(nèi)，從而難以通過簡便、可靠的工藝僅去除該富硅氮化硅層12，即難以解決由于富硅氮化硅層11存在于硅銅合金層12中而導(dǎo)致該銅互連結(jié)構(gòu)的擊穿電壓受到很大的影響的問題。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種銅互連結(jié)構(gòu)及其制造方法，以解決現(xiàn)有技術(shù)中的銅互連結(jié)構(gòu)中由于富硅氮化硅層存在于硅銅合金層中而導(dǎo)致該銅互連結(jié)構(gòu)的擊穿電壓受到很大的影響的問題。為解決上述技術(shù)問題，本發(fā)明提供一種銅互連結(jié)構(gòu)的制造方法，包括:提供襯底；在所述襯底上形成低K介質(zhì)層；在所述低K介質(zhì)層中形成通孔；在所述通孔中形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面；
在所述銅層表面及低K介質(zhì)層表面覆蓋富硅氮化硅，使得所述銅層表面形成硅銅合金層，所述低K介質(zhì)層表面形成富娃氮化娃層,此時,所述娃銅合金層表面低于富娃氮化娃層表面。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，在所述襯底上形成低K介質(zhì)層的工藝之后，在所述低K介質(zhì)層中形成通孔的工藝之前還包括如下步驟:在所述低K介質(zhì)層之上形成阻擋層。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，在所述通孔中形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面的工藝包括如下步驟:形成銅材料層，所述銅材料層填充滿所述通孔；刻蝕所述銅材料層形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，形成銅材料層的工藝包括如下步驟:采用物理氣相沉積工藝在所述通孔中沉積銅籽晶層；采用電鍍工藝在所述銅籽晶層上電鍍銅，形成銅材料層。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，所述富硅氮化硅層的厚度為10
埃 50埃。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，所述銅層表面比所述低K介質(zhì)層表面低100埃 800埃。

進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，在所述銅層表面及低K介質(zhì)層表面覆蓋富硅氮化硅之后，還包括如下步驟:形成NDC層，所述NDC層覆蓋所述硅銅合金層表面及富娃氮化娃層表面。進一步的，在所述的銅互連結(jié)構(gòu)的制造方法中，在形成NDC層，所述NDC層覆蓋所述硅銅合金層表面及富硅氮化硅層表面之后，還可以包括如下步驟:通過化學(xué)機械研磨工藝(CMP)去除低K介質(zhì)層表面的富硅氮化硅層及富硅氮化硅層表面所在平面之上的NDC層。根據(jù)以上工藝，可以得到如下一銅互連結(jié)構(gòu)，包括:襯底；位于所述襯底上的低K介質(zhì)層；位于所述低K介質(zhì)層中的銅層，其中，所述銅層表面低于所述低K介質(zhì)層表面；位于所述低K介質(zhì)層上的富硅氮化硅層；位于所述銅層上的硅銅合金層，其中，所述硅銅合金層表面低于富硅氮化硅層表面。與現(xiàn)有技術(shù)相比，在本發(fā)明提供的銅互連結(jié)構(gòu)及其制造方法中，由于硅銅合金層表面低于富硅氮化硅層表面，即富硅氮化硅層和硅銅合金層不在同一個平面內(nèi)，也即硅銅合金層中無富硅氮化硅層，僅是低K介質(zhì)層，由此硅銅合金層的擊穿電壓比較穩(wěn)定，從而避免了由于富硅氮化硅層存在于硅銅合金層中而導(dǎo)致硅銅合金層的擊穿電壓受到影響的問題，大大的提高了器件的穩(wěn)定性。


圖1為現(xiàn)有技術(shù)制造的銅互連結(jié)構(gòu)的橫截面示意圖；圖2為本發(fā)明實施例的銅互連結(jié)構(gòu)的制造方法的流程示意圖；圖3a 3f為本發(fā)明實施例的銅互連結(jié)構(gòu)的制造方法的剖面示意圖。
具體實施例方式以下結(jié)合附圖和具體實施例對本發(fā)明提供的銅互連結(jié)構(gòu)及其制造方法作進一步詳細(xì)說明。根據(jù)下面說明和權(quán)利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。請參考圖2，其為本發(fā)明實施例的銅互連結(jié)構(gòu)的制造方法的流程示意圖。如圖2所示，所述銅互連結(jié)構(gòu)的制造方法包括如下步驟: 步驟S202，提供襯底；步驟S204，在所述襯底上形成低K介質(zhì)層和阻擋層；步驟S206，在所述低K介質(zhì)層和所述阻擋層內(nèi)形成通孔；步驟S208，在所述通孔內(nèi)形成銅材料層，所述銅材料層填充滿所述通孔；步驟S210，去除阻擋層和部分銅材料層形成銅層，所述銅層表面低于所述低K介質(zhì)層表面；步驟S212，在低K介質(zhì)層和銅層上覆蓋富硅氮化硅，使得所述銅層表面形成硅銅合金層，所述低K介質(zhì)層表面形成富娃氮化娃層,所述娃銅合金層表面低于富娃氮化娃層表面；步驟S214，形成NDC層，所述NDC層覆蓋所述硅銅合金層表面及富硅氮化硅層表面；步驟S216，去除富硅氮化硅層和部分NDC層。此外，依據(jù)具體實施例的不同，可選的，還可執(zhí)行，在所述銅互連結(jié)構(gòu)上繼續(xù)形成一層或多層銅互連結(jié)構(gòu)。請參考圖3a 3f，其是本發(fā)明實施例的銅互連結(jié)構(gòu)的制造方法的剖面示意圖。在本實施例中，接著將結(jié)合該圖3a 3f對本實施例的銅互連結(jié)構(gòu)的制造方法做進一步說明。請參考圖3a，提供襯底15 ;所述襯底15可具體包括硅基底，各類功能器件，NDC層等，其中，所述娃基底例如可以為單晶娃，絕緣體上娃(SOI)等，所述器件可以為CMOS晶體管等。請繼續(xù)參考圖3a，在所述襯底15上形成低K介質(zhì)層13 ;其中，所述低K介質(zhì)層13包括但不限于以下材料:摻雜硼、碳的硅的氧化物，或者由Dow Chemical公司推出的SiLK
坐寸ο在所述低K介質(zhì)層13之上形成阻擋層34 ;其中，所述阻擋層34從上到下可以依次為:光刻膠層(PR) 30，遮蔽氧化層(Screen Oxide) 31，氮化鈦層(TiN) 32，四乙基原硅酸鹽層(TEOS) 33。接著請參考圖3b，在所述低K介質(zhì)層中13形成通孔40，在此，所述通孔40同時貫穿阻擋層34，即在所述低K介質(zhì)層13及阻擋層34中形成通孔40 ;具體的，可采用干法蝕刻工藝(Dry Etch)或者濕法蝕刻工藝(Wet Etch)形成通孔40。此外,依據(jù)圖3a所示的阻擋層34的不同，可依次選用不同的酸進行蝕刻，此為現(xiàn)有技術(shù)，本申請對此不再贅述。
請參考圖3c_l，在所述通孔40中形成銅層14。具體的，可采用物理氣相沉積工藝(PVD)在所述通孔40中形成銅籽晶層(圖3c-l中未示出)，之后采用電鍍工藝(ECP)在銅籽晶層上電鍍銅，形成銅材料層14，其中，銅材料層14填充滿通孔40。接著，可采用化學(xué)機械研磨工藝(CMP)去除阻擋層34和位于所述阻擋層34中間的銅材料層14。接著如圖3c_2所示，對經(jīng)化學(xué)機械研磨工藝(CMP)后的銅材料層14采用強酸和氧化劑的方式進行蝕刻，形成銅層14，達(dá)到所述銅層14表面低于所述低K介質(zhì)層13表面的目的。具體的，所述銅層14表面可低于所述低K介質(zhì)層13表面100埃 800埃，所述強酸可以但不限于HNO3, H2SO4,氧化劑可以但不限于O2 (H2O2)，HCl或O2 (H2O2)。請參考圖3d，在低K介質(zhì)層13和銅層14上覆蓋富硅氮化硅，使得所述銅層14表面形成硅銅合金層12，所述低K介質(zhì)層13表面形成富硅氮化硅層11，此時，由于所述銅層14表面低于所述低K介質(zhì)層13表面，相應(yīng)的，所述硅銅合金層12表面低于所述富硅氮化娃層11表面。接著，可在所述富娃氮化娃層11表面和娃銅合金層12表面覆蓋NDC層10。其中，將富硅氮化硅覆蓋在所述銅層14表面及低K介質(zhì)層13表面時，由于富硅氮化硅會與銅反應(yīng)，從而在所述銅層14表面會形成硅銅合金層12。此時，覆蓋的富硅氮化硅厚度可以為10埃 50埃，即富硅氮化硅層11及硅銅合金層12的厚度為10埃 50埃。所述覆蓋的NDC層10厚度為大于1000埃，通過所述NDC層10可防止銅擴散，且有利于執(zhí)行后續(xù)的化學(xué)機械研磨工藝。請繼續(xù)參考圖3d，通過上述銅互連結(jié)構(gòu)的制造方法，將得到一銅互連結(jié)構(gòu)，所述銅互連結(jié)構(gòu)包括: 襯底15 ；位于所述襯底15上的低K介質(zhì)層13 ；位于所述低K介質(zhì)層13中的銅層14，其中，所述銅層14表面低于所述低K介質(zhì)層13表面；位于所述低K介質(zhì)層13上的富硅氮化硅層11 ；位于所述銅層14上的硅銅合金層12，其中，所述硅銅合金層14表面低于富硅氮化娃層12表面。請參考圖3e，接著，可繼續(xù)通過化學(xué)機械研磨工藝(CMP)去除低K介質(zhì)層13表面的富硅氮化硅層11以及存在于富硅氮化硅層11所在平面上的NDC層10，得到如圖3e所示的在由所述硅銅合金層12、低K介質(zhì)層13以及相鄰兩個低K介質(zhì)層13頂端連線所形成的區(qū)域內(nèi)的剩余的NDC層10'。經(jīng)過該步驟，可以使得銅互連結(jié)構(gòu)更加緊湊，符合現(xiàn)今集成電路大型化的理念。同時也便于其他后續(xù)操作?？蛇x的，依據(jù)具體實施例的不同，所述銅互連結(jié)構(gòu)的制造方法還包括:在所述低K介質(zhì)層13表面和NDC層10'表面形成附加NDC層10"(如圖3f所示)，在所述附加NDC層10"上形成低K介質(zhì)層等(圖3f未示出)，以形成一層或多層銅互連結(jié)構(gòu)。其中，所述附加NDC層10"的厚度為大于1000埃。在本實施例提供的銅互連結(jié)構(gòu)及其制造方法中，由于硅銅合金層表面低于富硅氮化硅層表面，即富硅氮化硅層和硅銅合金層不在同一個平面內(nèi)，也即硅銅合金層中無富硅氮化硅層，僅是低K介質(zhì)層，由此硅銅合金層的擊穿電壓比較穩(wěn)定，從而避免了由于富硅氮化硅層存在于硅銅合金層中而導(dǎo)致硅銅合金層的擊穿電壓受到影響的問題，大大的提高了器件的穩(wěn)定性。顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明 也意圖包括這些改動和變型在內(nèi)。
權(quán)利要求
1.一種銅互連結(jié)構(gòu)的制造方法，其特征在于，包括: 提供襯底； 在所述襯底上形成低K介質(zhì)層； 在所述低K介質(zhì)層中形成通孔； 在所述通孔中形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面； 在所述銅層表面及低K介質(zhì)層表面覆蓋富硅氮化硅，使得所述銅層表面形成硅銅合金層，所述低K介質(zhì)層表面形成富硅氮化硅層，此時，所述硅銅合金層表面低于富硅氮化硅層表面。
2.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，在所述襯底上形成低K介質(zhì)層的工藝之后，在所述低K介質(zhì)層中形成通孔的工藝之前還包括如下步驟: 在所述低K介質(zhì)層之上形成阻擋層。
3.如權(quán)利要求1所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，在所述通孔中形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面的工藝包括如下步驟: 形成銅材料層，所述銅材料層填充滿所述通孔； 刻蝕所述銅材料層形成銅層，同時，所述銅層表面低于所述低K介質(zhì)層表面。
4.如權(quán)利要求3所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，形成銅材料層的工藝包括如下步驟:· 采用物理氣相沉積工藝在所述通孔中沉積銅籽晶層； 采用電鍍工藝在所述銅籽晶層上電鍍銅，形成銅材料層。
5.如權(quán)利要求1至3中的任一項所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，所述富硅氮化娃層的厚度為10埃 50埃。
6.如權(quán)利要求5所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，所述銅層表面比所述低K介質(zhì)層表面低100埃 800埃。
7.如權(quán)利要求1至3中的任一項所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，在所述銅層表面及低K介質(zhì)層表面覆蓋富硅氮化硅之后，還包括如下步驟: 形成NDC層，所述NDC層覆蓋所述硅銅合金層表面及富硅氮化硅層表面。
8.如權(quán)利要求7所述的銅互連結(jié)構(gòu)的制造方法，其特征在于，在形成NDC層，所述NDC層覆蓋所述硅銅合金層表面及富硅氮化硅層表面之后，還包括如下步驟: 通過化學(xué)機械研磨工藝去除低K介質(zhì)層表面的富硅氮化硅層及富硅氮化硅層表面所在平面之上的NDC層。
9.一種利用權(quán)利要求1至8中的任一項銅互連結(jié)構(gòu)的制造方法制得的銅互連結(jié)構(gòu)，其特征在于，包括: 襯底； 位于所述襯底上的低K介質(zhì)層； 位于所述低K介質(zhì)層中的銅層，其中，所述銅層表面低于所述低K介質(zhì)層表面； 位于所述低K介質(zhì)層上的富硅氮化硅層； 位于所述銅層上的硅銅合金層，其中，所述硅銅合金層表面低于富硅氮化硅層表面。
全文摘要
本發(fā)明公開了一種銅互連結(jié)構(gòu)及其制造方法，使得硅銅合金層表面低于富硅氮化硅層表面，即富硅氮化硅層和硅銅合金層不在同一個平面內(nèi)，也即硅銅合金層中無富硅氮化硅層，僅是低K介質(zhì)層，由此硅銅合金層的擊穿電壓比較穩(wěn)定，從而避免了由于富硅氮化硅層存在于硅銅合金層中而導(dǎo)致硅銅合金層的擊穿電壓受到影響的問題，大大的提高了器件的穩(wěn)定性。
文檔編號H01L21/768GK103247601SQ20121002461
公開日2013年8月14日 申請日期2012年2月3日 優(yōu)先權(quán)日2012年2月3日
發(fā)明者周鳴 申請人:中芯國際集成電路制造(上海)有限公司