專利名稱：橫向擴散金屬氧化物半導體場效應管及其制造方法
技術領域：
本發(fā)明涉及集成電路制造領域，特別是涉及一種橫向擴散金屬氧化物半導體場效應管(laterally diffused M0SEFT)及其制造方法。
背景技術：
LDMOS由于更容易與CMOS工藝兼容而被廣泛采用。與MOS晶體管相比，LDMOS在一些關鍵器件特性方面，如增益、線性度、開關性能、散熱性能以及減少級數等方面具有明顯的優(yōu)勢。因而被廣泛用于高壓功率集成電路中，滿足耐高壓，實現(xiàn)功率控制等方面的要求。為了提高LDMOS擊穿電壓，增大輸出功率，采用了各種各樣的改進技術，如漂移區(qū)變摻雜、super-junction和表面形成G降壓層技術等,其中最常用且簡單有效的工藝方法就是在源漏極之間設置漂移區(qū)，漂移區(qū)的存在可以提高擊穿電壓。具體參考圖1所示，圖1為P型LDMOS的剖面圖，所述P型LDMOS包括:P型襯底10、N+的源極11和漏極12、位于源漏極之間的N型的漂移區(qū)13、以及位于襯底有源區(qū)上的柵極14。由于漂移區(qū)13的存在，可以提高漏極耐壓水平，但也正是因為漂移區(qū)13的存在，增加了源極11和漏極12之間的串聯(lián)電阻，降低了如圖1中虛線箭頭所示的源極11到漏極12的開態(tài)電流1n，影響了器件的驅動能力。

發(fā)明內容
本發(fā)明的目的在于提供一種LDMOS器件，以有效降低器件的開態(tài)電阻，提高開態(tài)電流，提升器件驅動能力。為達到上述目的，本發(fā)明的LDMOS器件，包括:
襯底；形成于所述襯底中的深阱以及形成于所述深阱上的淺阱，所述深阱和淺阱的摻雜類型相反；刻蝕所述淺阱和部分厚度的深阱形成的凹槽；形成于所述淺阱中的漏極；形成于所述凹槽中且位于所述漏極兩側的柵極；形成于所述柵極下方的深阱中的源極，所述漏極和源極的摻雜類型與所述淺阱的摻雜類型相同，且所述漏極和源極的摻雜濃度大于所述淺阱的摻雜濃度。可選的，在所述的LDMOS器件中，所述深阱為P阱，所述淺阱為N阱?？蛇x的，在所述的LDMOS器件中，所述深阱為N阱，所述淺阱為P阱?？蛇x的，在所述的LDMOS器件中，所述的漏極厚度范圍為50nm 80nm。可選的，在所述的LDMOS器件中，所述的淺阱厚度范圍為20nm 250nm.
本發(fā)明還提供一種所述LDMOS器件的制造方法，包括:提供襯底；在所述襯底中依次形成深阱和淺阱；
在所述襯底上依次形成緩沖層和掩膜層；刻蝕所述淺阱和部分厚度的深阱形成凹槽；在所述凹槽的底部和側壁形成隔離層；去除所述凹槽底部的隔離層；在所述凹槽和掩膜層上依次形成柵氧化層和多晶硅薄膜；刻蝕所述柵氧化層和多晶硅薄膜以在所述凹槽中形成柵極；刻蝕去除所述淺阱上的緩沖層和隔離層；進行離子注入在所述淺阱中形成漏極，并在所述柵極下方的深阱中形成源極，所述漏極和源極的摻雜類型與所述淺阱的摻雜類型相同，且所述漏極和源極的摻雜濃度大于所述淺阱的摻雜濃度。可選的，在所述LDMOS器件的制造方法中，在所述襯底中依次形成深阱和淺阱之后，還包括:在所述襯底上依次形成緩沖層和掩膜層?？蛇x的，在所述LDMOS器件的制造方法中，在所述襯底中依次形成深阱和淺阱之前，還包括:在所述襯底上依次形成緩沖層和掩膜層?？蛇x的，在所述LDMOS器件的制造方法中，所述緩沖層為氧化硅，所述掩膜層為氮化硅?？蛇x的，在所述LDMOS器件的制造方法中，所述掩膜層的厚度大于緩沖層的厚度。可選的，在所述LDMOS器件的制造方法中，在所述形成凹槽的刻蝕步驟中，刻蝕去除的深阱的厚度范圍為50nm 200nm。可選的，在所述LDMOS器件的制造方法中，在所述凹槽中形成柵極的步驟包括:在所述凹槽的底部和側壁形成隔離層；去除所述凹槽底部的隔離層；在所述凹槽和掩膜層上依次形成柵氧化層和多晶硅薄膜；刻蝕所述柵氧化層和多晶硅薄膜以在所述凹槽中形成柵極。與現(xiàn)有技術相比，本發(fā)明的LDMOS的柵極位于漏極的兩側，源極形成于所述柵極下方的深阱中，即通過源極和漏極在柵極兩側垂直分布的方式，使源漏極之間的電阻由現(xiàn)有技術的串聯(lián)方式改變?yōu)椴⒙?lián)方式，使源漏極之間的電阻變?yōu)樵瓉淼?/2，提高了開態(tài)電流，從而有效的提升了器件的驅動能力。


圖1為現(xiàn)有技術的LDMOS的剖面圖；圖2為本發(fā)明一實施例的LDMOS的剖面圖；圖3-圖8為本發(fā)明一實施例的LDMOS制造方法各步驟中器件的剖面圖；圖9為本發(fā)明一實施例LDMOS的開態(tài)電流示意圖。
具體實施例方式為使本發(fā)明的目的、特征更明顯易懂，下面結合附圖對本發(fā)明的具體實施方式
做進一步的說明。圖2是 本發(fā)明一實施例的LDMOS的剖面圖，所述LDMOS器件包括:襯底200 ；
在所述襯底200中的深阱210以及所述深阱210上的淺阱220，所述深阱210和淺阱220的摻雜類型相反；刻蝕所述淺阱220和部分厚度的深阱210形成的凹槽300 ；所述淺阱220中的漏極221 ；所述凹槽300中且位于所述漏極221兩側的柵極140 ;以及所述柵極140下方的深阱中的源極211，所述漏極221和源極211的摻雜類型與所述淺阱220的摻雜類型相同，且所述漏極221和源極211的摻雜濃度大于所述淺阱220的摻雜濃度。 下面以形成N型LDMOS為例，結合圖3至圖8詳細介紹本發(fā)明LDMOS器件的制造方法，本發(fā)明LDMOS器件的制造方法包括以下步驟:如圖3所示，首先提供襯底200，并對所述襯底200進行兩次離子注入，優(yōu)選地，第一次離子注入為垂直離子注入，注入離子為硼或者氟化硼，注入能量為IOkev 200kev，注入劑量為IO12CnT2 1014cm_2，以形成深阱210，第二次離子注入同樣為垂直離子注入，注入離子為磷或者砷，注入能量為IOkev lOOkev，注入劑量為IO12CnT2 1014cm_2，以形成淺阱220。所述深阱的厚度范圍為200nm lOOOnm，所述淺阱的厚度范圍為IOOnm 300nm。接著，如圖4所示，在所述襯底200上依次形成緩沖層160和掩膜層170。本實施中，所述的緩沖層160由氧化硅組成，所述的掩膜層170由氮化硅組成，優(yōu)選的，所述的掩膜層170的厚度要大于緩沖層160的厚度，這是因為所述緩沖層160的作用是解決掩膜層170和襯底200之間應力過大的問題，因此所述緩沖層160的厚度相對較薄即可實現(xiàn)此目的，而所述掩膜層170在后續(xù)刻蝕過程中起到硬掩膜的作用，因此所述掩膜層170的厚度較大為宜。本實施例中，所述緩沖層160的厚度范圍2nm lOOnm，所述的掩膜層170的厚度范圍為 10 200nm。需要說明的是，本實施例是在形成所述襯底中依次形成深阱和淺阱之后，在所述襯底上依次形成緩沖層160和掩膜層170，然而應當認識到，在本發(fā)明其它具體實施例中，也可以在形成在所述襯底中依次形成深阱和淺阱之前，就形成緩沖層160和掩膜層170，如此仍然能夠實現(xiàn)本發(fā)明的目的。接著，對所述襯底200，采用光刻和刻蝕的方法，去除部分所述掩膜層170、緩沖層160、淺阱220以及部分厚度的深阱210，形成如圖5所示的凹槽300。此步驟可由三次刻蝕完成，第一次刻蝕工藝用于刻蝕掩膜層170，第二次刻蝕工藝用于刻蝕緩沖層160，第三次刻蝕工藝用于刻蝕淺阱220以及部分厚度的深阱210，上述三次刻蝕工藝可以是濕法刻蝕也可以是干法刻蝕工藝，通過調整第三次刻蝕工藝的刻蝕時間或者其他刻蝕條件(如氣體流量、刻蝕液溫度等)可調整刻蝕去除的深阱的厚度，具體的，剩余的深阱210頂面與凹槽300底部的之間高度H為50nm 200nm。接著，如圖6所示，對所述襯底200進行高溫熱氧化，利用高溫氧化方式在所述凹槽300的底部和側壁形成隔離層120，并利用掩膜層170作為掩膜，利用干法刻蝕工藝去除凹槽300底部的隔離層，從而僅在凹槽300的側壁保留隔離層120。接著，在所述凹槽300和掩膜層170上依次沉積形成氧化層和多晶硅薄膜，接著利用光刻和刻蝕工藝去除部分氧化層和多晶硅薄膜，之后，在所述凹槽300中形成柵極氧化層150和柵極140。隨后，刻蝕去除所述淺阱220上的掩膜層170和緩沖層160，形成如圖7所示的結構。接著，如圖8所示，以柵極140為掩膜對所述襯底200和淺阱220進行離子注入，在所述柵極140下方的深阱210中形成源極211，并在所述淺阱220中形成漏極221，所述漏極221的厚度范圍50nm 80nm，所述漏極221和源極211的摻雜類型與所述淺阱220的摻雜類型相同，且所述漏極221和源極211的摻雜濃度大于所述淺阱220的摻雜濃度。優(yōu)選的，形成漏極221和源極211的離子注入的劑量要高于形成淺阱220的離子注入的劑量，以達到漏極221和源極211的摻雜濃度大于所述淺阱220的摻雜濃度的目的。本實施例中，所述離子注入為垂直離子注入，注入的離子是磷或者砷，離子能量為Ikev lOOkev，注入劑量為 IO14CnT2 1016cnT2。至此，形成如圖2所示的LDMOS結構。與現(xiàn)有技術相比，源極和漏極是垂直的分布在柵極兩側的，源漏極垂直分布的結構，使得源漏極之間的電阻由現(xiàn)有技術的串聯(lián)方式改變?yōu)椴⒙?lián)方式，可以把源漏極之間的電阻降低到原來的1/2。如圖9所示，其為LDMOS的開態(tài)電流示意圖所示，因為源漏極之間的串聯(lián)電阻降低到現(xiàn)有技術的1/2，可以將圖中虛線箭頭所示的源漏極之間的開態(tài)電流1n提高到現(xiàn)有技術的2倍，從而可以有效提升器件的驅動能力。上述方法是以N型LDMOS為例，本領域技術人員應當理解的是，P型LDMOS只需要在各離子注入的步驟中選擇相反類型的摻雜離子，各部分結構的摻雜類型即可相反，此處不再贅述。綜上所述，現(xiàn)有技術中的源極和漏極是水平分布在柵極兩側的，為了提高擊穿電壓，在源極和漏極之間靠近漏極區(qū)域設置了漂移區(qū)，但是漂移區(qū)的存在，也提高了源漏極之間的串連電阻，降低了開態(tài)電流。本發(fā)明提供的LDMOS器件結構，源極和漏極是垂直的分布在柵極兩側的，源漏極垂直分布的結構，使得源漏極之間的電阻由現(xiàn)有技術的串聯(lián)方式改變?yōu)椴⒙?lián)方式，可以把源漏極之間的電阻降低到現(xiàn)有技術的1/2，從而提高源漏極之間的開態(tài)電流，有效提聞器件的驅動能力。顯然，本領域 的技術人員可以對發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內，則本發(fā)明也意圖包括這些改動和變型在內。
權利要求
1.一種橫向擴散金屬氧化物半導體場效應管，包括: 襯底； 形成于所述襯底中的深阱以及形成于所述深阱上的淺阱，所述深阱和淺阱的摻雜類型相反； 刻蝕所述淺阱和部分厚度的深阱形成的凹槽； 形成于所述淺阱中的漏極； 形成于所述凹槽中且位于所述漏極兩側的柵極； 形成于所述柵極下方的深阱中的源極，所述漏極和源極的摻雜類型與所述淺阱的摻雜類型相同，且所述漏極和源極的摻雜濃度大于所述淺阱的摻雜濃度。
2.如權利要求1所述的橫向擴散金屬氧化物半導體場效應管，其特征在于，所述深阱為P阱，所述淺阱為N阱。
3.如權利要求1所述的橫向擴散金屬氧化物半導體場效應管，其特征在于，所述深阱為N阱，所述淺阱為P阱。
4.如權利要求1所述的橫向擴散金屬氧化物半導體場效應管，其特征在于，所述的漏極厚度范圍為50nm 80nm。
5.如權利要求1所述的橫向擴散金屬氧化物半導體場效應管，其特征在于，所述的淺阱厚度范圍為20nm 250nm?！?br> 6.一種橫向擴散金屬氧化物半導體場效應管的制造方法，包括: 提供襯底； 在所述襯底中依次形成深阱和淺阱； 刻蝕所述淺阱和部分厚度的深阱形成凹槽； 在所述凹槽中形成柵極； 進行離子注入在所述淺阱中形成漏極，并在所述柵極下方的深阱中形成源極，所述漏極和源極的摻雜類型與所述淺阱的摻雜類型相同，且所述漏極和源極的摻雜濃度大于所述淺阱的摻雜濃度。
7.如權利要求6所述的方法，其特征在于，在所述襯底中依次形成深阱和淺阱之后，還包括:在所述襯底上依次形成緩沖層和掩膜層。
8.如權利要求6所述的方法，其特征在于，在所述襯底中依次形成深阱和淺阱之前，還包括:在所述襯底上依次形成緩沖層和掩膜層。
9.如權利要求7或8所述的方法，其特征在于，所述緩沖層為氧化硅，所述掩膜層為氮化硅。
10.如權利要求7或8所述的方法，其特征在于，所述掩膜層的厚度大于緩沖層的厚度。
11.如權利要求6所述的方法，其特征在于，所述形成凹槽的刻蝕步驟中，刻蝕去除的深講的厚度范圍為50nm 200nm。
12.如權利要求6所述的方法，其特征在于，在所述凹槽中形成柵極的步驟包括: 在所述凹槽的底部和側壁形成隔離層； 去除所述凹槽底部的隔離層； 在所述凹槽和掩膜層上依次形成柵氧化層和多晶硅薄膜； 刻蝕所述柵氧化層和多晶硅薄膜以在所述凹槽中形成柵極。
全文摘要
本發(fā)明公開了一種橫向擴散金屬氧化物半導體場效應管及其制造方法，所述橫向擴散金屬氧化物半導體場效應管，包括襯底；形成于所述襯底中的深阱以及形成于所述深阱上的淺阱，所述深阱和淺阱的摻雜類型相反；刻蝕所述淺阱和部分厚度的深阱形成的凹槽；形成于所述淺阱中的漏極；形成于所述凹槽中且位于所述漏極兩側的柵極；形成于所述柵極下方的深阱中的源極，所述漏極和源極的摻雜類型與所述淺阱的摻雜類型相同，且所述漏極和源極的摻雜濃度大于所述淺阱的摻雜濃度。本發(fā)明提供的一種橫向擴散金屬氧化物半導體場效應管可以降低開態(tài)電阻，提高開態(tài)電流，從而有效提高器件的驅動能力。
文檔編號H01L21/336GK103247676SQ20121002475
公開日2013年8月14日 申請日期2012年2月3日 優(yōu)先權日2012年2月3日
發(fā)明者劉金華 申請人:中芯國際集成電路制造(上海)有限公司