專利名稱：穿硅導(dǎo)通體的制法及結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及穿娃導(dǎo)通體(through silicon via,簡稱TSV)制法及其結(jié)構(gòu)。
背景技術(shù)：
在半導(dǎo)體技術(shù)中，傳統(tǒng)的集成電路的操作速度會受到芯片上各互連組件之間的距離影響，信號傳輸距離越短，電路元件所能達到的操作速度就越快。對于芯片(chip)結(jié)構(gòu)而言，二層之間的垂直距離可能遠小于單層的寬度，故以垂直方式堆疊管芯的三維立體的電路設(shè)計(3D IC)將可明顯減少芯片上組件的連接距離，進而有效增加整體的操作速度。為了將不同組件整合至單一芯片的堆疊結(jié)構(gòu)中，使管芯與管芯之間形成互連導(dǎo)體以電連接各層組件，而有TSV結(jié)構(gòu)的發(fā)展，特別是在需要較佳性能及較高密度等芯片接合制作工藝的元件中，例如應(yīng)用在微機電系統(tǒng)、光電及電子元件等晶片級封裝(Wafer Level Package,WLP)的結(jié)構(gòu)中?，F(xiàn)今一般的TSV作法是在晶片的正面以蝕刻或激光的方式鉆出導(dǎo)孔，再將導(dǎo)電材料如多晶硅、銅、鎢等材質(zhì)填入該多個導(dǎo)孔(Via)中以形成導(dǎo)電的通道(即連接內(nèi)外部的互連結(jié)構(gòu))。最后，將晶片或管芯背面薄化以露出導(dǎo)孔的通道。在TSV制作完成后，通過將各晶片或管芯堆疊并使得其各導(dǎo)孔通道接合，將可使各晶片或管芯間達成電性連結(jié)，成為三維的堆疊集成電路(3DIC)。

發(fā)明內(nèi)容
本發(fā)明的一目的在于提供一種TSV制法及其結(jié)構(gòu)，可改善于導(dǎo)通孔內(nèi)填導(dǎo)電材料時可能于導(dǎo)通孔開口處產(chǎn)生襯層懸突(liner overhang)的問題。為達上述目的，依據(jù)本發(fā)明的一具體實施例的制造TSV結(jié)構(gòu)的方法，其包括下列步驟。在一基板上形成一圖案化硬掩模，此圖案化硬掩模具有一開口。在開口的側(cè)壁上形成一間隙壁狀物。在形成間隙壁狀物后，經(jīng)由開口蝕刻間隙壁狀物及基板，以在基板形成一具有一擴大開口的導(dǎo)通孔。依據(jù)本發(fā)明的另一具體實施例的TSV結(jié)構(gòu)，包括一基板、一介電襯層及一導(dǎo)電材料?；灏ㄒ粚?dǎo)通孔。導(dǎo)通孔具有一開口部及一本體部。開口部具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀。本體部具有一柱形、實質(zhì)上的柱形、下部的孔徑是往底部漸減的柱形、或下部的孔徑是往底部漸減的實質(zhì)上的柱形。介電襯層覆蓋導(dǎo)通孔的側(cè)壁。導(dǎo)電材料填充具有介電襯層覆蓋側(cè)壁的導(dǎo)通孔。在本發(fā)明的一具體實施例中，利用將導(dǎo)通孔形成為一具有開口部及本體部，而使開口部在上部 的開口尺寸較下部的開口尺寸大的構(gòu)形，以改善開口處產(chǎn)生懸突的問題。


圖1為導(dǎo)通孔的開口部壁上有紐結(jié)形成的掃描式電子顯微圖；圖2為圖1的局部放大圖3至圖6為本發(fā)明的另一具體實施例的制造TSV結(jié)構(gòu)的方法的截面示意圖；圖7至圖8為本發(fā)明的又一具體實施例的制造TSV結(jié)構(gòu)的方法的截面示意圖；圖9為本發(fā)明的仍又一具體實施例的TSV結(jié)構(gòu)的截面示意圖。主要元件符號說明1、26、38、40 導(dǎo)通孔2、28開口部3、16、32、34 側(cè)壁4紐結(jié)5縫隙空洞10基板12圖案化硬掩模 14、24、36開口18間隙壁狀物20間隙壁狀物材料層22蝕刻制作工藝 30本體部42介電襯層44導(dǎo)電材料46基板背面48TSV結(jié)構(gòu)50障壁層
具體實施方式
本發(fā)明的發(fā)明人發(fā)現(xiàn)，導(dǎo)通孔的垂直構(gòu)形，在導(dǎo)通孔填入導(dǎo)電材料時，往往在孔口形成懸突(overhang)，使得導(dǎo)通孔未能被導(dǎo)電材料充分填滿，而出現(xiàn)淚滴狀空洞、縫細空洞或底部空洞等問題。若將導(dǎo)通孔的孔徑直接以使用光致抗蝕劑的光刻與蝕刻制作工藝做成較大的特征尺寸時，又無法滿足尺寸最小化的需求，再者，如圖1所示的一具體實施例，圖2為圖1的局部放大圖，可看到以此種方式所形成的導(dǎo)通孔I的開口部2的壁3上，往往會有紐結(jié)(kink) 4的形成,如此也會促使在填料時形成懸突,而影響填料品質(zhì),例如縫隙空洞5的產(chǎn)生。請參照圖3至圖8，其顯示依據(jù)本發(fā)明的另一具體實施例的制造TSV結(jié)構(gòu)的方法。應(yīng)注意到本文中各附圖的尺寸大小并未按其真實比例制作，而僅為示意的參考，且在各實施例中相同的元件可能使用相同的符號標(biāo)記。首先，請參照圖3,提供一基板10?；?0可以是單晶娃(monocrystallinesilicon)、砷化鎵(gallium arsenide, GaAs)或其他現(xiàn)有技術(shù)所熟知的材質(zhì)?；搴穸却篌w上為700至1000微米(micrometer),但不限于此?；?0上可已設(shè)置或形成若干元件，例如半導(dǎo)體元件。然后，在基板10上形成一圖案化硬掩模12，圖案化硬掩模12具有一開口 14。圖案化硬掩模12則可利用光刻與蝕刻制作工藝制得，其材料則可以選擇與基板有較高蝕刻選擇比者，例如當(dāng)基板為硅時，圖案化硬掩模12可包括例如氮化硅、碳化硅、或碳氮化硅(Si(C，N))等材料。然后，在開口 14的側(cè)壁16上形成一如圖4所示的間隙壁狀物18。間隙壁狀物18的形成，可通過例如，參照圖3，在圖案化硬掩模12表面，包括開口 14的側(cè)壁16上，形成一間隙壁狀物材料層20，再進行一回蝕刻，以在側(cè)壁16上形成如圖4所示的間隙壁狀物18。適合做為間隙壁狀物18的材料，主要是需要具備與圖案化硬掩模12不同的蝕刻速率，較佳使間隙壁狀物18的蝕刻速率相比較于圖案化硬掩模12的蝕刻速率為快。當(dāng)基板10為硅基板時，間隙壁狀物18的材料可以為例如氧化物(例如氧化硅)、非晶碳膜、或光致抗蝕劑材料等等。回蝕刻的方式可為濕蝕刻或干蝕刻。
當(dāng)考量基板上具有其他已設(shè)置或已形成的元件時，間隙壁狀物18較佳可通過低溫制作工藝制作，以避免高溫對已存在的元件造成傷害。例如，以一低溫(例如100°C )薄膜沉積制作工藝于圖案化硬掩模12上及開口 14的側(cè)壁16上形成一間隙壁狀物材料層20，其材質(zhì)例如為低溫沉積形成的氧化硅膜或氮化硅膜，然后對間隙壁狀物材料層20回蝕刻，而獲得預(yù)定厚度與寬度的間隙壁狀物18。也可視需要再進行一濕蝕刻制作工藝以使所形成的間隙壁狀物18具有所欲的預(yù)定厚度與寬度。如圖4所示，在形成間隙壁狀物18后，以圖案化硬掩模12及間隙壁狀物18做為掩模，經(jīng)由開口 14蝕刻基板10，以形成一導(dǎo)通孔。其中，雖然較佳使間隙壁狀物18的蝕刻速率相較于圖案化硬掩模12的蝕刻速率為快，但間隙壁狀物18的蝕刻速率可大于、小于或等于基板10的蝕刻速率。在蝕刻過程中，間隙壁狀物18與由開口露出的基板10同時接受到蝕刻而漸漸被移除。由于間隙壁狀物18的厚度實質(zhì)上由側(cè)壁16端往開口中心方向逐漸變薄，因此其靠近開口中心的外緣19厚度最薄，而最先被蝕刻移除干凈，下方的基板10因為失去遮掩而開始被蝕刻，如此，間隙壁狀物18由外緣19向側(cè)壁16方向隨時間逐漸被移除，下方的基板10也以此方向逐漸增加被蝕刻的面積，因此，在基板10中形成具有擴口形狀的凹孔。如圖5所示，其顯示恰通過蝕刻制作工藝22，例如各向異性干蝕刻制作工藝，將間隙壁狀物18完全移除之時，在基板10中蝕刻而形成一具有傾斜側(cè)壁的開口 24。蝕刻制作工藝22繼續(xù)進行著，在完全移除間隙壁狀物18之后，繼續(xù)以圖案化硬掩模12做為掩模，對由開口 24露出的基板10繼續(xù)蝕刻，由于側(cè)壁效應(yīng)使得基板10在開口底部的蝕刻速率大于側(cè)壁的蝕刻速率，而形成如圖6所示的導(dǎo)通孔26，其具有一開口部28及一本體部30。開口部28具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀(taperedshape)。其傾斜面(開口部的側(cè)壁)可為平面，但不限于此，而或可為曲面或折面，只要開口部的上方開口尺寸 較下方開口尺寸大即可。本體部30與開口部28直接鄰接，具有垂直或下部稍微向內(nèi)傾斜而為實質(zhì)上垂直的側(cè)壁；換言之，本體部30的側(cè)壁在垂直方向無明顯的折點。而于一種情形是，開口部28任一地方的開口尺寸(也可稱為孔徑)會大于或等于本體部30的任一處水平截面的孔徑。詳言之，本體部30具有一柱形、實質(zhì)上的柱形、下部的孔徑是往底部漸減的柱形、或下部的孔徑是往底部漸減的實質(zhì)上的柱形，換言之，本體部30是柱形孔洞，或是往底部略縮的柱形孔洞。本文中，「柱形」泛指所有的柱形而不局限于圓柱形。開口部28的一側(cè)壁32的斜率絕對值小于本體部30的一側(cè)壁34的斜率絕對值。導(dǎo)通孔26尺寸可為孔徑約I至20微米，而深度約為10至200微米，或大約為10微米(孔徑)X60微米(孔深)。開口部是導(dǎo)通孔的開口及其附近，所以占的深度遠小于本體部占的深度，開口部深度并無特別限制?？衫瞄g隙壁狀物的厚度(例如2800埃(angstrom))、寬度及蝕刻選擇比一起控制開口斜度，也控制了開口部的深度。間隙壁狀物被消耗掉的過程即反應(yīng)開口傾斜的程度。例如，在相同的間隙壁狀物的厚度與寬度下，即形狀相同時，基板對間隙壁狀物的蝕刻選擇比越高時，亦即，基板的蝕刻速率相對于間隙壁狀物的蝕刻速率越大時，所形成的開口部傾斜程度，以開口部的側(cè)壁的斜率絕對值來說，會越大，或說越陡。又例如，在相同的基板對間隙壁狀物的蝕刻選擇比下，間隙壁狀物的形狀厚度越高，所形成的開口部傾斜程度，以開口部的側(cè)壁的斜率絕對值來說，會越大，或說越陡。而本體部的底部形狀則大體上對應(yīng)于蝕刻前基板在開口中經(jīng)由間隙壁狀物露出的形狀，亦即對應(yīng)于間隙壁狀物寬度。導(dǎo)通孔最終形狀仍依最后的蝕刻結(jié)果而定，但由于本發(fā)明的制法上的特征，導(dǎo)通孔與現(xiàn)有的構(gòu)形比較之，具有一個相對擴大的開口。 圖7及圖8顯示又一具體實施例，其中如圖7所示，其顯示恰通過蝕刻制作工藝22將間隙壁狀物移除之時，此開口 36的側(cè)壁斜率絕對值較圖5所示的開口 24的側(cè)壁斜率絕對值為大，也就是說較陡。并且，由于基板的蝕刻速率相對于間隙壁狀物的蝕刻速率大的緣故，在開口 36的底部也已經(jīng)向基板10的底部方向蝕刻出一柱形凹洞。再繼續(xù)進行蝕刻而獲得如圖8所示的導(dǎo)通孔38。圖案化硬掩模12可能隨蝕刻制作工藝的進行而漸漸被移除，或者有殘留，則可進行剝除(stripping)。于基板制得如上述具有擴口的導(dǎo)通孔后，進行導(dǎo)電材料的填入，即可避免垂直形狀引起的襯層懸突(liner overhang),及因而避免金屬填入產(chǎn)生空洞(metal gap fillvoiding)的問題。請參閱圖9，在如上述的方法所制得的導(dǎo)通孔40的側(cè)壁及底部覆蓋一介電襯層42，然后填充一導(dǎo)電材料44，進一步進行一薄化制作工藝，例如由基板背面46進行研磨(例如化學(xué)機械研 磨)至填充的導(dǎo)電材料44露出，即成為依據(jù)本發(fā)明的一 TSV結(jié)構(gòu)48的一具體實施例。其中，介電襯層42可為一單層結(jié)構(gòu)或一多層結(jié)構(gòu)。并可于導(dǎo)通孔內(nèi)的介電襯層42與導(dǎo)電材料44之間進一步設(shè)置一障壁層(barrier)50，以及視需要而定于障壁層50與導(dǎo)電材料44之間設(shè)置一緩沖層。導(dǎo)電材料44可為金屬材料，例如Cu、W、Al等等。障壁層50可為例如Ti/TiN、Ta/TaN等材料。依據(jù)本發(fā)明的制造TSV結(jié)構(gòu)的方法可應(yīng)用于正面(Frontside)或反面(Backside)的穿孔優(yōu)先制作(Via-First)、穿孔中間制作(Via-Middle)、或穿孔最后制作(Via-Last)技術(shù)。以正面穿孔最后制作(Frontside Via-Last)來做說明，亦即在傳統(tǒng)IC制作工藝的前段制作工藝(Front-End-of-Line, FE0L)與后段制作工藝(Back-End-of-Line, BE0L)均完成之后，利用蝕刻形成所需的導(dǎo)通孔，再依序填入介電襯層、視需要而定的阻障層、視需要而定的緩沖層、以及導(dǎo)電電極，最后平坦化并形成電連接于導(dǎo)電電極的重布層和焊墊層。此外，應(yīng)用于穿孔中間制作的實施態(tài)樣時，亦即把TSV引入于傳統(tǒng)IC制作工藝的前段制作工藝與后段制作工藝之間，省卻重布層和焊墊層的制作工藝，因此在整個TSV結(jié)構(gòu)制作完成后，再進行半導(dǎo)體的一后段制作工藝，如形成金屬內(nèi)連線或接觸墊等結(jié)構(gòu)等，以利用后段制作工藝的布線將TSV連通到元件與信號源。采用穿孔中間制作或穿孔最后制作態(tài)樣時，較佳使用低溫氧化物膜做成間隙壁狀物。應(yīng)用于穿孔優(yōu)先制作的實施態(tài)樣時，即在傳統(tǒng)IC制作工藝的前段制作工藝進行之前，即完成TSV的制作。以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明權(quán)利要求所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，包括: 在一基板上形成一圖案化硬掩模，該圖案化硬掩模具有一開口 ； 在該開口的側(cè)壁上形成一間隙壁狀物；及 在形成該間隙壁狀物后，經(jīng)由該開口蝕刻該間隙壁狀物及該基板，以于該基板形成一具有一擴大開口的導(dǎo)通孔。
2.如權(quán)利要求1所述的制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，其中該間隙壁狀物的蝕刻速率相較于該圖案化硬掩模的蝕刻速率為快。
3.如權(quán)利要求1所述的制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，其中該間隙壁狀物的蝕刻速率在該圖案化硬掩模的蝕刻速率與該基板的蝕刻速率之間。
4.如權(quán)利要求1所述的制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，其中，在該開口的側(cè)壁上形成該間隙壁狀物的步驟包括: 以低溫薄膜沉積制作工藝于該圖案化硬掩模上及該開口的側(cè)壁上形成一間隙壁狀物材料層 '及 對該間隙壁狀物材料層回蝕刻。
5.如權(quán)利要求1所述的制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，其中，在該開口的側(cè)壁上形成該間隙壁狀物的步驟包括: 以低溫薄膜沉積制作工藝于 該圖案化硬掩模上及該開口的側(cè)壁上形成一間隙壁狀物材料層； 對該間隙壁狀物材料層進行一回蝕刻制作工藝；及 進行一濕蝕刻制作工藝以使所形成的該間隙壁狀物具有一預(yù)定厚度與寬度。
6.如權(quán)利要求1至5中的任一項所述的制造穿硅導(dǎo)通體結(jié)構(gòu)的方法，其中經(jīng)由該開口蝕刻該間隙壁狀物及該基板以于該基板形成該具有一擴大開口的導(dǎo)通孔使用一各向異性干蝕刻制作工藝進行。
7.一種穿硅導(dǎo)通體結(jié)構(gòu)，包括: 基板，其包括導(dǎo)通孔，該導(dǎo)通孔具有開口部及本體部，該開口部具有在上的開口尺寸較在下的開口尺寸大的傾斜形狀，該本體部具有柱形、實質(zhì)上的柱形、下部的孔徑是往底部漸減的柱形、或下部的孔徑是往底部漸減的實質(zhì)上的柱形； 介電襯層，其覆蓋該導(dǎo)通孔的側(cè)壁；及 導(dǎo)電材料，其填充該具有介電襯層覆蓋側(cè)壁的導(dǎo)通孔。
8.如權(quán)利要求7所述的穿硅導(dǎo)通體結(jié)構(gòu)，其中該開口部的一側(cè)壁具有第一斜率及該本體部的一側(cè)壁具有第二斜率，該第一斜率的絕對值小于該第二斜率的絕對值。
9.如權(quán)利要求7或8所述的穿硅導(dǎo)通體結(jié)構(gòu)，其中該介電襯層包括一多層結(jié)構(gòu)。
10.如權(quán)利要求7或8所述的穿硅導(dǎo)通體結(jié)構(gòu)，進一步包括障壁層，其位于該導(dǎo)通孔內(nèi)的該介電襯層與該導(dǎo)電材料之間。
11.如權(quán)利要求9所述的穿硅導(dǎo)通體結(jié)構(gòu)，進一步包括障壁層，其位于該導(dǎo)通孔內(nèi)的該介電襯層與該導(dǎo)電材料之間。
全文摘要
本發(fā)明公開一種穿硅導(dǎo)通體的制法及結(jié)構(gòu)。有關(guān)制造該穿硅導(dǎo)通體(TSV)結(jié)構(gòu)的方法，其中，在基板上形成圖案化硬掩模，此圖案化硬掩模具有開口；在開口的側(cè)壁上形成間隙壁狀物；在形成間隙壁狀物后，經(jīng)由開口蝕刻間隙壁狀物及基板，以在基板形成一具有一擴大開口的導(dǎo)通孔。本發(fā)明也有關(guān)TSV結(jié)構(gòu)，其導(dǎo)通孔具有一開口部及一本體部，開口部為一相對上擴口而具有一在上的開口尺寸較在下的開口尺寸大的傾斜形狀。
文檔編號H01L21/768GK103247569SQ20121003252
公開日2013年8月14日 申請日期2012年2月14日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者林進富, 吳俊元, 劉志建, 蔡騰群, 簡金城 申請人:聯(lián)華電子股份有限公司