專利名稱：半導(dǎo)體裝置及其操作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有適于用作一次可編程(One-time Programmable,OTP)元件的存儲元件的半導(dǎo)體裝置以及這種半導(dǎo)體裝置的操作方法。
背景技術(shù)：
OTP元件是即便在切斷裝置電源時(shí)仍可保存信息的非易失性存儲元件，并且已有人提議了一些結(jié)構(gòu)，諸如熔絲型、反熔絲型等。 在熔絲型OTP元件中，例如，通過對由多晶硅等制成的電阻元件供給大電流而使電阻熔斷，使兩個(gè)電極間的狀態(tài)由短接(短路)狀態(tài)變?yōu)閿嚅_(開路)狀態(tài)，從而進(jìn)行信息寫入操作。另一方面，在反熔絲型OTP元件中，例如，通過將等于或大于介質(zhì)電壓的電壓施加于金屬氧化物半導(dǎo)體(MOS)型電容元件，導(dǎo)致介電膜發(fā)生介質(zhì)擊穿，于是兩個(gè)電極間的狀態(tài)由開路狀態(tài)變?yōu)槎搪窢顟B(tài)。換言之，在該反熔絲型OTP元件中，通過使兩個(gè)電極間的狀態(tài)由開路狀態(tài)變?yōu)槎搪窢顟B(tài)，從而進(jìn)行信息寫入操作。而且，例如，日本未經(jīng)審查的專利申請(PCT申請的
公開日文譯文)JP2006-510203號公報(bào)提出了利用與上述技術(shù)不同的技術(shù)的反熔絲型OTP元件。

發(fā)明內(nèi)容
上述日本未經(jīng)審查的專利申請JP 2006-510203號公報(bào)中的OTP元件利用了 MOS晶體管中的驟回崩潰現(xiàn)象(snapback phenomenon)。所述驟回崩潰現(xiàn)象為這樣的現(xiàn)象,其中，當(dāng)通過將預(yù)定電壓(柵極電壓)施加給柵極而使晶體管處于導(dǎo)通狀態(tài)并然后使柵極電壓下降時(shí)，強(qiáng)制產(chǎn)生了強(qiáng)夾斷，并且以低于一般MOS晶體管的耐壓的電壓而使大電流流過源極和漏極之間。在日本未經(jīng)審查的專利申請JP 2006-510203號公報(bào)中的OTP元件中，在發(fā)生該驟回崩潰現(xiàn)象時(shí)流過的大電流會破壞PN結(jié)，結(jié)果，在源極和漏極之間發(fā)生短路。換言之，以類似于上述普通的反熔絲型OTP元件的方式，通過使兩個(gè)電極間的狀態(tài)由開路狀態(tài)變?yōu)槎搪窢顟B(tài)，在該OTP元件的兩個(gè)電極之間進(jìn)行信息寫入操作。順便提及，在上述典型的熔絲型OTP元件中，在寫入操作時(shí)為了熔斷電阻，要求提供大電流。因此，需要有允許大電流流過的電流容量高的晶體管以及足夠?qū)捯酝ㄟ^大電流的布線，從而使包括用于寫入操作的外圍部分在內(nèi)的整個(gè)電路的面積增大。此外，需要使OTP元件自身相比于普通晶體管的元件尺寸大，這樣，當(dāng)存儲裝置中的位數(shù)增加時(shí)，還導(dǎo)致關(guān)于面積方面的缺點(diǎn)。另一方面，在上述典型的反熔絲型OTP元件中，需要施加高電壓以使介電膜發(fā)生介質(zhì)擊穿。高電壓處于超過了使用介電膜作為柵極絕緣膜的普通MOS晶體管的耐壓的等級，于是，期望提供一種耐壓更高的晶體管以便對OTP元件進(jìn)行寫入操作。因此，仍然會導(dǎo)致存儲裝置的面積增大，或者導(dǎo)致制造工藝的增加。相比之下，在上述日本未經(jīng)審查的專利申請JP 2006-510203號公報(bào)中的OTP元件中，因?yàn)镻N結(jié)被發(fā)生驟回崩潰現(xiàn)象時(shí)流過的大電流破壞，故大電流還流過晶體管(選擇晶體管)以選擇待驅(qū)動(作為寫入操作對象)的OTP元件。這里，在這種技術(shù)中，如前所述，通過降低OTP元件的柵極電壓而使其中電流流過OTP元件和選擇晶體管的狀態(tài)(導(dǎo)通狀態(tài))變?yōu)轶E回崩潰模式，從而使大電流流過。因此，存在這樣的擔(dān)憂，即，當(dāng)最初導(dǎo)通狀態(tài)時(shí)的選擇晶體管的電阻值大時(shí)，OTP元件的兩端間的電壓由于電壓降而降低。因此，在選擇晶體管中，期望例如通過將溝道區(qū)設(shè)定為大寬度(柵極寬度)而降低電阻值。這會導(dǎo)致選擇晶體管的元件尺寸增大。
此外，該選擇晶體管還用于在寫入操作以后的讀出操作時(shí)選擇作為讀出對象的OTP元件，于是，不允許在寫入操作時(shí)破壞選擇晶體管。因此，期望選擇晶體管具有足夠高的電流容量，以便在導(dǎo)通狀態(tài)下允許在寫入操作時(shí)流過足夠大的電流通過，并且考慮到這一點(diǎn)，也期望使選擇晶體管的元件尺寸大于OTP元件。因此，在日本未經(jīng)審查的專利申請JP 2006-510203號公報(bào)中的OTP元件中，雖然可使OTP元件的元件尺寸與普通的MOS晶體管基本上相同，但用來與OTP元件配對的選擇晶體管的元件尺寸大于OTP元件。結(jié)果，每個(gè)位的存儲單元(所謂的“1T1R”型存儲單元)整體上導(dǎo)致了元件面積的增加。這樣，在具有典型的存儲元件(0TP元件)的半導(dǎo)體裝置中，難以減小面積，并且期望提供一種技術(shù)以改善這種狀況。因此，期望提供一種可減小面積的半導(dǎo)體裝置及其操作方法。根據(jù)本發(fā)明的實(shí)施方式，提供了一種半導(dǎo)體裝置的操作方法，該方法包括設(shè)置一個(gè)以上存儲元件，所述存儲元件每個(gè)都包括第一導(dǎo)電型的第一半導(dǎo)體層、在第一半導(dǎo)體層中彼此隔離地布置的第二導(dǎo)電型的第二半導(dǎo)體層和第三半導(dǎo)體層、與第二半導(dǎo)體層電連接的第一電極以及與第三半導(dǎo)體層電連接的第二電極；并且對所述一個(gè)以上存儲元件中的待驅(qū)動存儲元件進(jìn)行信息寫入操作。通過在第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成作為將這些半導(dǎo)體層電連接的導(dǎo)電通路的絲(filament)，從而進(jìn)行所述寫入操作。在上述實(shí)施方式的操作方法中，對于一個(gè)以上存儲元件中的待驅(qū)動存儲元件，通過在第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成絲，從而進(jìn)行所述寫入操作。這可在不須使存儲元件具有高耐壓或者當(dāng)寫入操作時(shí)使大電流流過的情況下，實(shí)現(xiàn)所述寫入操作。根據(jù)本發(fā)明的另一實(shí)施方式，提供了一種半導(dǎo)體裝置，該裝置包括一個(gè)以上存儲元件和驅(qū)動部。所述一個(gè)以上存儲元件每個(gè)都包括第一導(dǎo)電型的第一半導(dǎo)體層、在第一半導(dǎo)體層中彼此隔離地布置的第二導(dǎo)電型的第二半導(dǎo)體層和第三半導(dǎo)體層、與第二半導(dǎo)體層電連接的第一電極以及與第三半導(dǎo)體層電連接的第二電極。所述驅(qū)動部用于通過在一個(gè)以上存儲元件中的待驅(qū)動存儲元件中的第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成作為將這些半導(dǎo)體層電連接的導(dǎo)電通路的絲，從而進(jìn)行信息寫入操作。
在上述實(shí)施方式的半導(dǎo)體裝置中，在一個(gè)以上存儲元件中的待驅(qū)動存儲元件中，通過在第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成絲，從而進(jìn)行信息寫入操作。這樣，在與進(jìn)行了信息寫入操作后的存儲元件對應(yīng)的至少部分存儲元件中，可在不須使存儲元件具有高耐壓或者當(dāng)寫入操作時(shí)使大電流流過的情況下，實(shí)現(xiàn)所述寫入操作。根據(jù)上述實(shí)施方式的半導(dǎo)體裝置和操作方法，對于一個(gè)以上存儲元件中的待驅(qū)動存儲元件，通過在第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成絲，從而進(jìn)行信息寫入操作。因此，可在不須使存儲元件具有高耐壓或者在寫入操作時(shí)使大電流流過的情況下，實(shí)現(xiàn)所述寫入操作。于是，可減小半導(dǎo)體裝置的面積。 應(yīng)當(dāng)理解，以上一般性描述和以下具體描述都是示例性的，并且旨在為所要求保護(hù)的發(fā)明作出進(jìn)一步說明。


本申請包括附圖以便于人們進(jìn)一步理解本發(fā)明，且使附圖并入而構(gòu)成本申請文件的一部分。附示了各實(shí)施方式，并且與申請文件一起用于說明本發(fā)明的原理。圖I為表示本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置(存儲裝置)的配置例的框圖。圖2為表示圖I中所示的存儲單元的配置例的電路圖。圖3A和圖3B各為表示圖2中所示的存儲元件的配置例(寫入操作前和寫入操作后)的示意橫截面圖。圖4為表示比較例的存儲裝置中的存儲單元的配置的電路圖。圖5為用于解釋圖4中所示的存儲單元的寫入方法的特性圖。圖6A和圖6B各為表示變型例I的存儲元件的配置例(寫入操作前和寫入操作后)的示意橫截面圖。圖7為表示第二實(shí)施方式的存儲單元的配置例的電路圖。圖8A和圖8B各為表示圖7中所示的存儲元件的配置例(寫入操作前和寫入操作后)的示意橫截面圖。圖9A和圖9B各為表示圖7中所示的存儲元件的另一配置例(寫入操作前和寫入操作后)的示意橫截面圖。圖10為表示根據(jù)第二實(shí)施方式的實(shí)施例的存儲元件的電氣特性(寫入操作前和寫入操作后)的特性圖。圖11為表示根據(jù)實(shí)施例的存儲元件在寫入操作后的狀態(tài)下的橫截面照片的圖。圖12為表示在圖11所示的存儲元件的各電極之間的區(qū)域中的元素分析結(jié)果的例子的特性圖。圖13為表示變型例2的存儲元件和選擇晶體管的概略配置例的示意平面圖。圖14A和圖14B各為表示圖13所示的存儲元件和選擇晶體管的配置例(寫入操作前和寫入操作后)的示意橫截面圖。圖15為表示變型例3的存儲單元的配置例的電路圖。
具體實(shí)施方式
下面，參照附圖來詳述本發(fā)明的實(shí)施方式。而且，以下列順序進(jìn)行說明。I.第一實(shí)施方式(未設(shè)有介電膜和導(dǎo)電膜的例子NPN結(jié)型結(jié)構(gòu))2.第一實(shí)施方式的變型例變型例I (設(shè)有硅化物層的例子)3.第二實(shí)施方式(設(shè)有介電膜和導(dǎo)電膜的例子N型MOS晶體管結(jié)構(gòu))4.第二實(shí)施方式的變型例變型例2 ( 一體地形成有存儲元件和選擇晶體管的例子)變型例3(設(shè)有用于控制存儲元件的導(dǎo)電膜電位的控制晶體管的例子)5.其他變型例(第一實(shí)施方式)[存儲裝置I的配置]圖I為本發(fā)明的第一實(shí)施方式的半導(dǎo)體裝置(存儲裝置I)的框圖。存儲裝置I為這樣的存儲裝置(所謂的OTP ROM(只讀存儲器))，其中，只可寫入一次信息(數(shù)據(jù))，而從該存儲裝置中可多次讀出寫入信息，但禁止刪除所述信息。該存儲裝置I包括具有一個(gè)以上存儲單元20的存儲陣列2、字線驅(qū)動部31以及位線驅(qū)動部/讀出放大器(senseamplifier) 32。其中，字線驅(qū)動部31和位線驅(qū)動部/讀出放大器32對應(yīng)于本發(fā)明的前述實(shí)施方式的“驅(qū)動部”(寫入操作部、編程操作部)的具體例。字線驅(qū)動部31將預(yù)定電位(后述的字線電位)施加給以行方向平行布置的兩個(gè)以上字線WLl WLm(這里，字線數(shù)為m(m:不小于2的整數(shù)))。位線驅(qū)動部/讀出放大器32將預(yù)定電位(后述的用于寫入操作的電壓)施加給以列方向平行布置的兩個(gè)以上位線BLl BLm(位線數(shù)為m)。于是，將預(yù)定電壓Vl施加給存儲單元20中的如后所述的存儲元件21，從而進(jìn)行如后所述的信息寫入操作。該位線驅(qū)動部/讀出放大器32還具有以下功能,即，通過上述m個(gè)位線BLl BLm進(jìn)行從每個(gè)存儲單元20讀出信息的操作和在內(nèi)部讀出放大器中進(jìn)行預(yù)定的信號放大處理。注意，下面視情況而將位線BL I BLm總稱為位線BL。這樣，字線驅(qū)動部31和位線驅(qū)動部/讀出放大器32從存儲陣列2的存儲單元20中選擇待驅(qū)動(作為操作對象)的存儲單元20，并且選擇性地進(jìn)行寫入或讀出信息的操作。[存儲陣列2的配置]在存儲陣列2中，如圖I所示，存儲單元20以行列狀(以矩陣形式)布置。圖2表示存儲單元20的電路配置例。在該存儲陣列2中，為每個(gè)存儲單元20連接有一個(gè)字線WL和一個(gè)位線BL。此外,每個(gè)存儲單元20具有一個(gè)存儲元件21和一個(gè)選擇晶體管22,并且為所謂的“1T1R”型電路配置。在該存儲單元20中，字線WL連接于選擇晶體管22的柵極。位線BL連接于選擇晶體管22的源極和漏極之一，而所述源極和漏極中的另一個(gè)連接于存儲元件21的一個(gè)端子(后述的電極215B)。而且，存儲元件21的另一端子(后述的電極215A)連接于地(接地)GND。換言之，在該存儲單元20中，一個(gè)存儲元件21和一個(gè)選擇晶體管22在位線BL和地GND之間彼此串聯(lián)連接。選擇晶體管22為用于選擇待驅(qū)動的存儲元件21 (作為寫入操作對象或讀出操作對象)的晶體管，并且例如為MOS (金屬氧化物半導(dǎo)體)晶體管。然而，選擇晶體管22不限于此，并且可使用具備其他構(gòu)造的晶體管。[存儲元件21]存儲元件21為通過如后所述的寫入操作來存儲信息的元件，并且為在后面詳述的所謂的反熔絲型OTP元件。圖3A和圖3B各示意性地表示了該存儲元件21的橫截面配置例，且圖3A表示后述的寫入操作前的橫截面配置例，而圖3B表示該寫入操作后的橫截面配置例。如圖3A所示，寫入操作前的存儲元件21具有層疊結(jié)構(gòu)，該層疊結(jié)構(gòu)包括半導(dǎo)體層 211P、212N、213N 和一對電極 215A、215B 以及絕緣層 214。半導(dǎo)體層21IP (第一半導(dǎo)體層)例如形成半導(dǎo)體基板，并且為P型(第一導(dǎo)電型)半導(dǎo)體層。該半導(dǎo)體層211P例如由在硅(Si)中摻雜有諸如硼(B)等雜質(zhì)的半導(dǎo)體材料制成。半導(dǎo)體層212N (第二半導(dǎo)體層)和半導(dǎo)體層213N (第三半導(dǎo)體)在半導(dǎo)體層21IP中以預(yù)定間隔而彼此隔離地布置，并且各由N型(第二導(dǎo)電型)半導(dǎo)體層構(gòu)成(形成所謂的N+層)。這些半導(dǎo)體層212N、213N各由在Si中摻雜有例如砷(As)或磷⑵等雜質(zhì)的半導(dǎo)體材料制成，并且每個(gè)的厚度都約為50 200nm。通過利用諸如預(yù)設(shè)的光致抗蝕劑或氧化物膜的掩模圖案，可容易地使所述半導(dǎo)體層212N、213N形成于半導(dǎo)體層211P的區(qū)域中。這里，期望這些半導(dǎo)體層212N、213N之間的距離盡可能地短(例如約為50 200nm)，這是因?yàn)檫@樣可實(shí)現(xiàn)元件尺寸小的存儲元件21。設(shè)有絕緣層214以覆蓋半導(dǎo)體層211P、212N、213N。該絕緣層214例如由諸如氧化硅(SiO2)或氮化硅(SiNx)的絕緣材料制成，并且厚度約為50 lOOOnm。在半導(dǎo)體層212N上，在絕緣層214中，電極215A (第一電極)設(shè)置為電連接于半導(dǎo)體層212N，這樣可將預(yù)定電位施加給半導(dǎo)體層212N。而且，在半導(dǎo)體層213N上，在絕緣層214中，電極215B (第二電極)設(shè)置為電連接于半導(dǎo)體層213N，這樣可將預(yù)定電位施加給半導(dǎo)體層213N。這些電極215A、215B各例如由諸如包括鎢(W)、鋁(Al)等金屬的導(dǎo)電材料制成。另一方面，如圖3B所示，在寫入操作后的存儲元件21中，不僅有上述的半導(dǎo)體層211P、212N、213N和電極215A、215B以及絕緣層214，還形成有如后所述的絲210 (導(dǎo)電路徑部)。該絲210經(jīng)由半導(dǎo)體層211P而形成于半導(dǎo)體層212N和半導(dǎo)體層213N之間的區(qū)域中，且如后詳述，絲210用作將這些半導(dǎo)體層212N、213N(電極215A、215B)彼此電連接的導(dǎo)電通路(導(dǎo)電路徑)。換言之，在如該圖3B所示的存儲元件21中，在半導(dǎo)體層212N、213N之間通過絲210而引起具有預(yù)定電阻值(由電阻成分造成)的短路(處于短路狀態(tài))。當(dāng)將等于或大于預(yù)定閾值的電壓Vl施加于電極215A和電極215B之間時(shí)(參照圖2)，通過遷移而移動構(gòu)成電極215A的導(dǎo)電成分和/或構(gòu)成電極215B的導(dǎo)電成分，從而形成這種絲210。注意，在后面詳述這種絲210的形成原理。順便提及，通過利用與形成典型的MOS晶體管的工藝類似的技術(shù)(例如通過使用MOS晶體管的柵極作為掩模而形成自對準(zhǔn)的源極/漏極的工藝)，可容易地形成圖3A所示的存儲元件21的結(jié)構(gòu)。在此情況中，可實(shí)現(xiàn)所述結(jié)構(gòu)，并使彼此隔離的半導(dǎo)體層212N和半導(dǎo)體層213N之間的距離窄，且對尺寸的可控性良好。[存儲裝置I的操作和效果][I.基本操作]在該存儲裝置I中，如圖I和圖2所示，字線驅(qū)動部31將預(yù)定電位(字線電位)施加給m個(gè)字線WLl WLm。而且，與之關(guān)聯(lián)地，位線驅(qū)動部/讀出放大器32將預(yù)定電位(用于寫入操作的電壓)施加給m個(gè)位線BLl BLm。因此，從存儲陣列2的存儲單元20中選擇待驅(qū)動(作為寫入操作對象 )的存儲單元20，并且將后述的預(yù)定電壓Vl施加給其中的存儲元件21，并且選擇性地進(jìn)行信息寫入操作(僅一次)。另一方面，位線驅(qū)動部/讀出放大器32通過使用m個(gè)位線BLl BLm而進(jìn)行從待驅(qū)動(作為讀出操作對象)的存儲單元20的存儲元件21中讀出信息的操作，并且還在內(nèi)部讀出放大器中進(jìn)行預(yù)定的信號放大處理。于是，選擇性地進(jìn)行從存儲元件21中讀出信息的操作。這里，當(dāng)選擇待驅(qū)動(作為寫入操作對象或讀出操作對象)的存儲單元20(存儲元件21)時(shí)，將預(yù)定電位(字線電位)施加給與存儲單元20連接的字線WL，并且還將預(yù)定電壓(用于寫入操作的電壓)施加給所連接的位線BL。同時(shí)，在除了待驅(qū)動的存儲單元20之外的存儲單元20中，將地電位(例如0V)施加給所連接的字線WL，并且還將所連接的位線BL設(shè)定在懸空態(tài)或地電位(OV)。以此方式，在通過使待驅(qū)動的存儲單元20中的選擇晶體管22處于導(dǎo)通狀態(tài)而選擇待驅(qū)動存儲元件21后，進(jìn)行寫入操作或讀出操作。[2.寫入操作的細(xì)節(jié)]接下來，參照圖3A 圖5，與比較例進(jìn)行比較以詳述作為本發(fā)明的特點(diǎn)之一的存儲裝置I中的寫入操作。[2-1.比較例]圖4表示比較例的存儲裝置中的存儲單元(存儲單元100)的電路配置。本比較例的存儲單元100具有由晶體管構(gòu)成的一個(gè)存儲元件101 (0TP元件)和一個(gè)選擇晶體管102。在該存儲單元100中，字線WL連接于選擇晶體管102的柵極。位線BL連接于選擇晶體管102的源極和漏極之一，而所述源極和漏極之另一個(gè)連接于存儲元件101的源極和漏極之一。而且，在存儲元件101中，所述源極和漏極之另一個(gè)連接于地GND，并且柵極連接于待施加預(yù)定柵極電壓Vg的柵極線GL。在該存儲單元100中，利用MOS晶體管中的驟回崩潰現(xiàn)象而進(jìn)行將信息寫入存儲元件101中的操作。該驟回崩潰現(xiàn)象是這樣的現(xiàn)象，其中，當(dāng)通過將預(yù)定電壓(柵極電壓)施加給柵極而使晶體管變?yōu)閷?dǎo)通狀態(tài)并隨后使柵極電壓下降時(shí)，強(qiáng)制產(chǎn)生強(qiáng)夾斷，并以低于一般MOS晶體管的耐壓的電壓使大電流流過源極和漏極之間。在對該存儲元件101的寫入操作中，首先，將等于或大于預(yù)定閾值電壓Vth的電壓施加給存儲元件101和選擇晶體管102各自的柵極，所述存儲元件101和選擇晶體管102均設(shè)定在導(dǎo)通狀態(tài)(存儲元件101的柵極電壓Vg > Vth :參照圖5)。隨后，將不超過存儲元件101和選擇晶體管102各自的耐壓的電壓施加給位線BL，從而設(shè)定其中使電流流過各存儲元件101和選擇晶體管102的狀態(tài)。接下來，使存儲元件101的柵極電壓Vg下降(例如下降至Vg =地GND電位參照圖5)，從而將存儲元件101設(shè)定在驟回崩潰模式。如上所述，這使得大電流在存儲元件101的源極和漏極之間流動，從而破壞了 PN結(jié)，導(dǎo)致源極和漏極間短路(發(fā)生短路)。換言之，在該存儲元件101中，以類似于典型的反熔絲型OTP元件的方式，使兩個(gè)電極(源極和漏極)間的狀態(tài)由開路狀態(tài)變?yōu)槎搪窢顟B(tài)，從而進(jìn)行信息寫入操作。然而，在本比較例的寫入操作中，在驟回崩潰現(xiàn)象時(shí)流過的大電流破壞了 PN結(jié)，于是大電流也流入選擇晶體管102中。這里，在上述技術(shù)中，通過降低存儲元件101的柵極電壓Vg，由其中電流流入存儲元件101和選擇晶體管102中的狀態(tài)(導(dǎo)通狀態(tài))切換至驟回崩潰模式，從而使大電流流過。因此，存在這樣的擔(dān)憂，即，當(dāng)在最初導(dǎo)通狀態(tài)下的選擇晶體管102的電阻值大時(shí)，由于壓降，故存儲元件101的兩端(源極和漏極)間的電壓降低。因此，在選擇晶體管102中，期望例如通過設(shè)定大的溝道區(qū)寬度(柵極寬度)而降低電阻值。這導(dǎo)致選擇晶體管102的元件尺寸增大。 此外，該選擇晶體管102還用于在寫入操作以后的讀出操作時(shí)選擇作為讀出對象的存儲元件101，于是，不允許在寫入操作時(shí)破壞選擇晶體管102。因此，在選擇晶體管102中，期望具有足夠高的電流容量，以便在導(dǎo)通狀態(tài)下允許寫入操作時(shí)流過的電流通過，并且這也使得選擇晶體管102的元件尺寸優(yōu)選地大于存儲元件101。因此，在比較例的存儲元件101中，雖然可使存儲元件101形成與普通的MOS晶體管大致相同的元件尺寸，但與該存儲元件101成對使用的選擇晶體管102的元件尺寸大于存儲元件101。因此，每個(gè)位的存儲單元100作為整體導(dǎo)致了元件面積增大。這樣，在包括該比較例的存儲元件101的普通OTP元件的寫入操作的技術(shù)中，難以減小存儲裝置(半導(dǎo)體裝置)的面積。[2-2 實(shí)施方式中的寫入操作]相比之下，在本實(shí)施方式的存儲裝置I中，如圖2、圖3A和圖3B所示，在字線驅(qū)動部31和位線驅(qū)動部/讀出放大器32中進(jìn)行將信息寫入存儲單元20的存儲元件21中的操作。換言之，對于存儲陣列2的存儲元件21中的待驅(qū)動存儲元件21，字線驅(qū)動部31和位線驅(qū)動部/讀出放大器32將等于或大于預(yù)定閾值的電壓Vl施加于電極215A和電極215B之間。這里，該預(yù)定閾值電壓為用于在存儲元件21中形成上述絲210的電壓，且例如約為3 20V。因此，如圖3B所示，在作為寫入操作對象的存儲元件21中，在半導(dǎo)體層212N和半導(dǎo)體層213N之間形成絲210，該絲210為將這些半導(dǎo)體層(電極215A和電極215B)電連接的導(dǎo)電通路。這里，假設(shè)通過以下原理形成所述絲210。S卩，首先，當(dāng)將上述電壓Vl施加于存儲元件21的電極215A和電極215B之間時(shí)，以類似于典型的雙極晶體管中發(fā)生的集電極和發(fā)射極之間的隔離耐壓現(xiàn)象的方式，半導(dǎo)體層212N和半導(dǎo)體層213N發(fā)生擊穿，從而其間有電流流過。然后，通過由當(dāng)時(shí)流過的電流產(chǎn)生的熱引起的遷移，構(gòu)成電極215A的導(dǎo)電成分和/或構(gòu)成電極215B的導(dǎo)電成分移動至半導(dǎo)體層21IP中，據(jù)信這會導(dǎo)致絲210的形成。以此方式，在本實(shí)施方式的存儲裝置I中，如圖3A所示，未進(jìn)行上述寫入操作(未寫入信息)的存儲元件21處于其中半導(dǎo)體層212N和半導(dǎo)體層213N彼此電隔離的斷開狀態(tài)(處于開路狀態(tài))。另一方面，如圖3B所示，進(jìn)行了上述寫入操作(寫入信息)后的存儲元件21處于其中通過形成絲210而使半導(dǎo)體層212N和半導(dǎo)體層213N以電阻成分彼此電連接的狀態(tài)(短路狀態(tài))。換言之，存儲元件21可用作反熔絲型OTP元件。
注意，在上述寫入操作前的“開路狀態(tài)”中，實(shí)際上有微小的漏電流流過，于是嚴(yán)格來講，未實(shí)現(xiàn)完全的開路狀態(tài)。然而，寫入操作前(在形成絲210之前)的狀態(tài)和寫入操作后(在形成絲210之后)的狀態(tài)之間的在半導(dǎo)體層212N和半導(dǎo)體層213N之間流過的電流差大，于是，可彼此區(qū)分而檢測出這些寫入操作前后的狀態(tài)。在本實(shí)施方式的所述寫入操作中，與包括上述比較例的典型的OTP元件的技術(shù)不同的是，不須使存儲元件具有高耐壓或在寫入操作時(shí)使大電流流過，即可實(shí)現(xiàn)所述寫入操作。在下面詳述這一點(diǎn)。首先，在該寫入操作時(shí)，在如上所述而將預(yù)定的字電位施加給選擇晶體管22的柵極從而使選擇晶體管22處于導(dǎo)通狀態(tài)后，將等于或大于預(yù)定值的電壓(用于寫入操作的電壓)施加給位線BL。此時(shí)，雖然選擇晶體管22處于導(dǎo)通狀態(tài)，但僅有與漏電流同樣等級的電流流過，于是，實(shí)際上可忽略選擇晶體管22中的電壓降。因此，對位線BL所施加的電壓和地GND電位(地電位)之間的電位差(電壓)與施加于存儲元件21的兩端之間(電極215A和電極215B之間)的大致一樣。接下來，通過將施加給位線BL的電壓設(shè)定為等于或大于使存儲元件21發(fā)生擊穿并通過此時(shí)流過的瞬時(shí)大電流形成絲210的電壓(上述閾值電壓)，從而實(shí)現(xiàn)存儲元件21的寫入操作。以此方式，在本實(shí)施方式的存儲元件21中，因?yàn)榭蓪?shí)現(xiàn)與典型的MOS晶體管具有同樣等級的元件面積小的OTP元件，故可實(shí)現(xiàn)比典型的OTP元件面積小的OTP元件，這一點(diǎn)在位數(shù)多時(shí)極為有利。此外，存儲元件21在一般的CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)處理的工藝范圍內(nèi)形成，于是，就晶片成本而言也非常有利。而且，為了在存儲元件21中使半導(dǎo)體層212N和半導(dǎo)體層213N之間發(fā)生擊穿，期望對位線BL施加等于或大于同一代的MOS晶體管的耐壓的電壓。因此，當(dāng)通過寫入操作而使存儲元件21達(dá)到經(jīng)由電阻成分而短路的狀態(tài)(短路狀態(tài))時(shí)，在選擇晶體管22的源極和漏極之間產(chǎn)生電位差。于是，擔(dān)心由于該電位差(電壓)，而在選擇晶體管22中也發(fā)生與存儲元件21類似的擊穿，從而破壞選擇晶體管22。然而，在本實(shí)施方式的寫入操作時(shí)，選擇晶體管22處于導(dǎo)通狀態(tài)，于是，施加給位線BL的電壓被該選擇晶體管22的電阻值和存儲元件21的電阻值分擔(dān)。換言之，結(jié)果，在選擇晶體管22的源極和漏極之間施加的電壓趨于低于在寫入操作時(shí)施加于存儲元件21中的電壓。因此，通過恰當(dāng)?shù)卦O(shè)定當(dāng)寫入操作時(shí)施加給位線BL的電壓，可在不破壞選擇晶體管22的情況下，進(jìn)行對存儲元件21的寫入操作。于是，選擇晶體管22可形成為不具有高耐壓，因此，可不附加用于這種高耐壓的制造工藝，并且應(yīng)晶片成本而言也非常有利。如上所述，在本實(shí)施方式中，在字線驅(qū)動部31和位線驅(qū)動部/讀出放大器32中，針對存儲陣列2的存儲元件21中的待驅(qū)動的存儲元件21，將等于或大于預(yù)定閾值的電壓Vl施加于電極215A和電極215B之間，這樣在半導(dǎo)體層212N和半導(dǎo)體層213N之間的區(qū)域中形成絲210，從而進(jìn)行信息寫入操作。這樣，可在不須使存儲元件21具有高耐壓或者在寫入操作時(shí)使大電流流過的情況下實(shí)現(xiàn)寫入操作。因此，可使存儲裝置I (半導(dǎo)體裝置)的面積減小，并且還可使制造成本下降。(第一實(shí)施方式的變型例)下面，說明第一實(shí)施方式的變型例(變型例I)。注意，為與第一實(shí)施方式相同的元 件設(shè)有與第一實(shí)施方式相同的附圖標(biāo)記，并且適當(dāng)?shù)厥÷粤酥貜?fù)說明。[變型例I]
圖6A和圖6B各示意性地表示了變型例I的存儲元件(存儲元件21A)的橫截面配置例，并且分別表示寫入操作前的橫截面配置例和寫入操作后的橫截面配置例。通過在圖3A和圖3B所示的第一實(shí)施方式的存儲元件21中的半導(dǎo)體層212N、213N內(nèi)分別設(shè)置硅化物層212S、213S，而形成有本變型例的存儲元件21A，除此之外，存儲元件21A在配置上類似于存儲元件21。硅化物層212S設(shè)置于半導(dǎo)體層212N中，并且硅化物層213S設(shè)置于半導(dǎo)體層213N中。這些硅化物層212S、213S每個(gè)都可由諸如CoSi和NiSi的金屬硅化物(使用難熔金屬的娃化物)制成，并且可利用典型的娃化物制造工藝來形成。在本變型例中，基本上可通過與上述第一實(shí)施方式類似的操作而獲得類似的效果。然而，在本變型例中，構(gòu)成電極215A的導(dǎo)電成分、構(gòu)成電極215B的導(dǎo)電成分以及構(gòu)成硅化物層212S、213S的導(dǎo)電成分中的至少之一因遷移而移動至半導(dǎo)體層211P中，從而形成絲 210。
(第二實(shí)施方式)接下來，說明本發(fā)明的第二實(shí)施方式。注意，與第一實(shí)施方式相同的元件設(shè)有與第一實(shí)施方式相同的附圖標(biāo)記，并且適當(dāng)?shù)厥÷粤酥貜?fù)說明。在上述第一實(shí)施方式和變型例I中，存儲元件為NPN結(jié)型結(jié)構(gòu)，然而在本實(shí)施方式中，在以下說明中使用具有N型MOS晶體管結(jié)構(gòu)的存儲元件。圖7表示第二實(shí)施方式的存儲單元(存儲單元20B)的電路配置例。本實(shí)施方式的存儲單元20B具有一個(gè)存儲元件21B (或存儲元件21C)和一個(gè)選擇晶體管22。換言之，當(dāng)設(shè)有下述的存儲元件21B或存儲元件21C以替代存儲元件21時(shí)，存儲單元20B等同于第一實(shí)施方式中的存儲單元20。在該存儲單元20B中，字線WL連接于選擇晶體管22的柵極。位線BL連接于選擇晶體管22的源極和漏極之一，而所述源極和漏極之另一個(gè)連接于存儲元件21B (或存儲元件21C)中的電極215B。而且，存儲元件21B (或存儲元件21C)中的電極215A接地GND，而后述的導(dǎo)電膜217處于電懸空態(tài)(非連接狀態(tài))。[存儲元件21B]圖8A和圖SB各示意性地表示了本實(shí)施方式的存儲元件21B的橫截面配置例，并且分別表示寫入操作前的橫截面配置例和寫入操作后的橫截面配置例。通過在與圖3A和圖3B所示的第一實(shí)施方式的存儲元件21中的半導(dǎo)體層212N和半導(dǎo)體層213N之間的部分相對應(yīng)的區(qū)域中依次設(shè)置介電膜216和導(dǎo)電膜217，從而形成該存儲元件2IB，除此之外，存儲元件21B在配置上類似于存儲元件21。具體來說，這里，介電膜216和導(dǎo)電膜217設(shè)置于半導(dǎo)體層212N和半導(dǎo)體層213N之間的區(qū)域中以及這些半導(dǎo)體層212N、213N中的部分區(qū)域中。如上所述，在半導(dǎo)體層211P上，在與半導(dǎo)體層212N和半導(dǎo)體層213N之間的部分對應(yīng)的區(qū)域中設(shè)有介電膜216。該介電膜216由諸如SiO2的絕緣材料(介電體)制成，并且厚度約為幾nm 20nm。導(dǎo)電膜217設(shè)置在形成有介電膜216的區(qū)域上，這樣形成了包括位于下層側(cè)的介電膜216和位于上層側(cè)的導(dǎo)電膜217的層疊結(jié)構(gòu)。該導(dǎo)電膜217例如由諸如多晶硅或金屬硅化物等導(dǎo)電材料制成，并且厚度約為50 500nm。注意，如前所述，導(dǎo)電膜217處于懸空態(tài)，于是，可不設(shè)置用于對該導(dǎo)電膜217施加電位的電極。而且，這里，存儲元件21B的柵極長度規(guī)定了彼此隔離的半導(dǎo)體層212N和半導(dǎo)體層213N之間的距離，但是該柵極長度可不設(shè)定在作為MOS晶體管的最小值(由額定值等確定的值)。換言之，只要半導(dǎo)體層212N和半導(dǎo)體層213N彼此隔離，則柵極長度可不必形成在作為MOS晶體管的最小柵極長度以下。[存儲元件2IC]圖9A和圖9B各示意性地表示了本實(shí)施方式的存儲元件2IC的橫截面配置例，并且分別表示寫入操作前的橫截面配置例和寫入操作后的橫截面配置例。類似于前述變型例1，在圖8A和圖8B所示的上述存儲元件21B中的半導(dǎo)體層212N、213N內(nèi)分別設(shè)置硅化物層212S、213S而形成該存儲元件21C， 除此之外，該存儲元件21C在配置上類似于存儲元件21B。在本實(shí)施方式中，將作為寫入操作對象的存儲元件21B或存儲元件21C中的導(dǎo)電膜217設(shè)定在未施加電壓的狀態(tài)(懸空態(tài))，并且類似于第一實(shí)施方式那樣將電壓Vl施加于半導(dǎo)體層212N和半導(dǎo)體層213N之間(電極215A和電極215B之間)，從而進(jìn)行寫入操作。因此，通過類似于第一實(shí)施方式的操作，可在半導(dǎo)體層212N和半導(dǎo)體層213N之間的區(qū)域中形成絲210，并且可獲得類似的效果。注意，在本實(shí)施方式中，期望使與存儲元件21B或存儲元件21C中的MOS晶體管的柵極對應(yīng)的導(dǎo)電膜217的寬度(在跨越半導(dǎo)體層212N和半導(dǎo)體層213N的方向上的長度)小于由MOS晶體管形成的選擇晶體管22的柵極長度L。其原因在于，這可將半導(dǎo)體層212N和半導(dǎo)體層213N之間的隔離耐壓設(shè)定地低，因此，可將對存儲元件21B或存儲元件21C的寫入操作時(shí)的電壓抑制在低等級，并且還可易于形成絲210。[實(shí)施例]這里，參照圖10 圖12，來說明利用本實(shí)施方式的存儲元件21C的存儲裝置的實(shí)施例。首先，圖10表示了在寫入操作前和寫入操作后的存儲元件21C的電氣特性(表示端子間電流和端子間電壓之間的關(guān)系的特性)的例子。注意，術(shù)語“端子間”在這里表示“在電極215A和電極215B之間(在半導(dǎo)體層212N和半導(dǎo)體層213N之間)”。從該圖10中可發(fā)現(xiàn)，寫入操作前的存儲元件21C呈現(xiàn)出這樣的特性，其中，即使在端子間施加有電壓的情況下，所述端子間仍幾乎沒有電流流過，而寫入操作使得存儲元件21C呈現(xiàn)出電阻特性，其中，電流響應(yīng)于端子間施加的電壓而流過所述端子間。而且，圖11表示在存儲元件21C的寫入操作后的狀態(tài)下的橫截面照片(通過TEM(透射型電子顯微鏡)拍攝的照片)的例子。從該圖11中明顯可看出，通過寫入操作而在半導(dǎo)體層212N和半導(dǎo)體層213N之間形成有絲210?；趫D12所示的存儲元件21C的各電極間的區(qū)域中的元素分析結(jié)果(通過EDX(能量色散X射線光譜法)分析的結(jié)果)的例子，說明了以下事實(shí)。即，在寫入操作后的半導(dǎo)體層212N和半導(dǎo)體層213N之間檢測到構(gòu)成電極215A的導(dǎo)電成分、構(gòu)成電極215B的導(dǎo)電成分和構(gòu)成娃化物層212S、213S的導(dǎo)電成分中的至少一個(gè)。注意，此處作為示例，在圖12所示的峰值波形中檢測出鎢(W)、鈦(Ti)和鈷(Co)的元素成分。因此，實(shí)際上確認(rèn)了這樣的事實(shí)，即，上述部件的導(dǎo)電成分通過遷移而移動至半導(dǎo)體層211P中，并從而形成絲210。(第二實(shí)施方式的變型例)
下面，說明第二實(shí)施方式的變型例(變型例2和變型例3)。注意，對與第二實(shí)施方式相同的元件設(shè)有與第二實(shí)施方式相同的附圖標(biāo)記，并且適當(dāng)?shù)厥÷粤酥貜?fù)說明。
[變型例2]圖13示意性地表示變型例2的存儲元件21C和選擇晶體管22的平面配置例。而且，圖14A和圖14B各示意性地表示了存儲元件21C和選擇晶體管22的橫截面配置例，并且分別表示寫入操作前的橫截面配置例和寫入操作后的橫截面配置例。在本變型例中，如下所述，在存儲單元20B中，在同一激活區(qū)域(有源區(qū)域)中一體地形成有存儲元件21C和選擇晶體管22。具體來說，這里，在P型半導(dǎo)體層211P中形成有三個(gè)N型半導(dǎo)體層212N、213N(223N)、222N。此外，在這些半導(dǎo)體層212N、213N(223N)、222N中分別形成有硅化物層212S、213S、222S。在與半導(dǎo)體層211P上的半導(dǎo)體層212N和半導(dǎo)體層213N之間的部分對應(yīng)的區(qū)域中，依次形成有上述介電膜216和導(dǎo)電膜217。而且，類似地，在與半導(dǎo)體層211P上的半導(dǎo)體層213N和半導(dǎo)體層222N之間的部分對應(yīng)的區(qū)域中，依次形成有與選擇晶體管22的柵極絕緣件以及柵極對應(yīng)的介電膜226和導(dǎo)電膜227。在半導(dǎo)體層212N(和硅化物層212S)上形成有與硅化物層212S電連接的電極215A，并且在半導(dǎo)體層222N(和硅化物層222S)上形成有與硅化物層222S電連接的電極225A。以此方式，在本變型例的存儲元件21C和選擇晶體管22中，由于在激活區(qū)域中一體形成，故存儲元件21C的柵極(導(dǎo)電膜217)和選擇晶體管22的柵極(導(dǎo)電膜227)并行布置。換言之，在存儲元件21C和選擇晶體管22中，介電膜216、226以及導(dǎo)電膜217、227具有共同的結(jié)構(gòu)(相同的結(jié)構(gòu))。此外，雖然這里未圖示，但存儲元件21C和選擇晶體管22的結(jié)構(gòu)與存儲裝置I的電路內(nèi)的其他MOS晶體管的結(jié)構(gòu)也是共同(相同)的。注意，圖13中所示的Wl表示導(dǎo)電膜217的寬度，而W2表示導(dǎo)電膜227的寬度(對應(yīng)于選擇晶體管22的柵極長度L)(這里，將電流流過的方向規(guī)定為導(dǎo)電膜的寬)。在此情況中，類似于如上所述，可看出存儲元件21C中的導(dǎo)電膜217的寬度Wl如愿地小于選擇晶體管22中的導(dǎo)電膜227的寬度W2 (柵極長度L)。這樣，在本變型例中，在同一激活區(qū)域中一體地形成有存儲元件21C和選擇晶體管22，從而使它們的柵極并行布置，因此，不僅可獲得第二實(shí)施方式中的效果，還可獲得以下效果。即，包括選擇晶體管22和存儲元件21C的存儲單元20B的面積可實(shí)施為基本上與具有兩個(gè)柵極的MOS晶體管的面積一樣小，具體來說，即使當(dāng)位數(shù)多時(shí)，仍可實(shí)現(xiàn)面積小的外圍電路。注意，在本變型例中，說明了其中在同一激活區(qū)域中一體地形成有存儲元件21C和選擇晶體管22的情況。然而，例如，前述存儲元件21B和選擇晶體管22也可在同一激活區(qū)域中一體地形成。[變型例3]圖15表示變型例3的存儲單元(存儲單元20C)的電路配置例。本變型例的存儲單元20C具有一個(gè)存儲元件21B(或存儲元件21C)、一個(gè)選擇晶體管22以及一個(gè)控制晶體管23。換言之，通過在第二實(shí)施方式的存儲單元20B中進(jìn)一步設(shè)有下述控制晶體管23而形成該存儲單元20C，除此之外，存儲單元20C在配置上類似于存儲單元20B?？刂凭w管23為用于控制存儲元件21B (或存儲元件21C)的導(dǎo)電膜電位(例如圖中所示的電極215C的電位)的晶體管，并且此處由MOS晶體管構(gòu)成。在該控制晶體管23中，柵極連接于預(yù)定的控制信號線CTL，并且源極和漏極之一連接于電極215C，該電極215C電連接于存儲元件21B(或存儲元件21C)中的導(dǎo)電膜217。而且，控制晶體管23的源極和漏極之另一個(gè)設(shè)定在預(yù)定電位(柵極電位Vg)。在本變型例的存儲單元20C中，在寫入操作時(shí)，通過控制信號線CTL的控制而使控制晶體管23處于截止?fàn)顟B(tài)，從而將作為寫入操作對象的存儲元件21B (或存儲元件21C)中的導(dǎo)電膜217設(shè)定在未施加電壓的狀態(tài)(懸空態(tài))。然而，當(dāng)該控制晶體管23處于截止?fàn)顟B(tài)時(shí)，導(dǎo)電膜217可以不設(shè)定在懸空態(tài)，還可設(shè)定為具有待對導(dǎo)電膜217施加的預(yù)定電位。另一方面，在除寫入操作以外的時(shí)間內(nèi)，通過控制信號線CTL的控制使控制晶體管23處于導(dǎo)通狀態(tài)，從而將導(dǎo)電膜217設(shè)定在預(yù)定的柵極電位Vg(這里，等效于當(dāng)將存儲元件21B或存儲元件21C視為MOS晶體管時(shí)的截止?fàn)顟B(tài)電壓)。注意，此處提到的“除寫入操作以外的時(shí)間內(nèi)”不包括當(dāng)存儲裝置的電路不工作時(shí)的時(shí)間(對存儲元件既不進(jìn)行讀出操作也不進(jìn)行寫入操作時(shí)的時(shí)間)。
因此，在本變型例中，可避免因在除寫入操作以外的時(shí)間內(nèi)仍使存儲元件21B(或存儲元件21C)的柵極進(jìn)入懸空態(tài)而導(dǎo)致的以下缺點(diǎn)。換言之，首先，在某種電荷由于熱載流子現(xiàn)象等而累積于沒有電荷逃逸通道的懸空態(tài)下的柵極時(shí)，類似于MONOS (Metal-Oxide-Nitride-Oxide-Silicon,金屬-氧化物-氮化物-氧化物_娃)型存儲元件(存儲晶體管)，存儲元件21B(或存儲元件21C)時(shí)常地處于導(dǎo)通狀態(tài)。結(jié)果，在本變型例中，可避免將非寫入狀態(tài)下的存儲元件錯(cuò)誤識別為寫入狀態(tài)下的存儲元件。(其他變型例)以上，通過實(shí)施方式和變型例說明了本發(fā)明，然而本發(fā)明不限于這些實(shí)施方式等，并且可作出各種變型。例如，不限于在實(shí)施方式等中所述的每層的材料，并且可采用其他材料。而且，在上述實(shí)施方式等中，具體說明了存儲元件、存儲單元和存儲裝置的配置，但是可不必設(shè)有所有的層，并且也可設(shè)有其他的層。而且，在每個(gè)實(shí)施方式等中，說明了這樣的情況，其中，在位線BL和地GND之間，將位于位線BL側(cè)的選擇晶體管22以及位于地GND側(cè)的存儲元件21和存儲元件21A 21C之任一個(gè)彼此串聯(lián)連接，但是存儲單元的電路配置不限于這種情況。換言之，可使位于地GND側(cè)的選擇晶體管22以及位于位線BL側(cè)的存儲元件21和存儲元件21A 21C之任一個(gè)彼此串聯(lián)連接。而且，在每個(gè)實(shí)施方式等中，說明了這樣的情況，其中，半導(dǎo)體層211P為P型半導(dǎo)體層，而半導(dǎo)體層212N、213N、222N、223N為N型半導(dǎo)體層。然而，這些半導(dǎo)體層的導(dǎo)電型(P型和N型)可反轉(zhuǎn)。此外，在每個(gè)實(shí)施方式等中，說明了在存儲裝置中設(shè)有一個(gè)以上存儲元件的情況，但是不局限于這種情況，而可僅設(shè)有一個(gè)存儲元件。而且，在每個(gè)實(shí)施方式等中，將存儲裝置作為本發(fā)明的半導(dǎo)體裝置的例子而進(jìn)行說明。然而，半導(dǎo)體裝置也可由這樣的半導(dǎo)體集成電路構(gòu)成，所述半導(dǎo)體集成電路不僅包括這種存儲裝置，還包括其他元件(例如晶體管、電容器、電阻元件等)。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)明白，在不脫離所附權(quán)利要求及其等同物的范圍內(nèi)，取決于設(shè)計(jì)需要和其它因素可出現(xiàn)各種變化、組合、子組合和替代。
權(quán)利要求
1.一種半導(dǎo)體裝置的操作方法，所述方法包括 設(shè)置一個(gè)以上存儲元件，每個(gè)所述存儲元件包括第一導(dǎo)電型的第一半導(dǎo)體層、在所述第一半導(dǎo)體層中彼此隔離地布置的第二導(dǎo)電型的第二半導(dǎo)體層和第三半導(dǎo)體層、與所述第二半導(dǎo)體層電連接的第一電極以及與所述第三半導(dǎo)體層電連接的第二電極；并且 對所述一個(gè)以上存儲元件中的待驅(qū)動的存儲元件進(jìn)行信息寫入操作， 其中，通過在所述第一電極和所述第二電極之間施加等于或大于預(yù)定閾值的電壓，在所述第二半導(dǎo)體層和所述第三半導(dǎo)體層之間的區(qū)域中形成作為將所述第二半導(dǎo)體層和所述第三半導(dǎo)體層電連接的導(dǎo)電通路的絲，從而進(jìn)行所述信息寫入操作。
2.如權(quán)利要求I所述的操作方法，其中，所述存儲元件具有依次設(shè)置在所述第一半導(dǎo)體層上的與所述第二半導(dǎo)體層和所述第三半導(dǎo)體層之間的部分對應(yīng)的區(qū)域中的介電膜和導(dǎo)電膜，并且 在將所述待驅(qū)動的存儲元件中的所述導(dǎo)電膜設(shè)定在未施加電壓的狀態(tài)的同時(shí)，通過在所述第一電極和所述第二電極之間施加所述等于或大于所述閾值的電壓，從而進(jìn)行所述信息寫入操作。
3.如權(quán)利要求2所述的操作方法，其中，在除所述信息寫入操作以外的時(shí)間內(nèi)，使預(yù)設(shè)的控制晶體管處于導(dǎo)通狀態(tài)，從而將所述待驅(qū)動的存儲元件中的所述導(dǎo)電膜設(shè)在預(yù)定電位，并且 同時(shí)，在所述信息寫入操作時(shí)，將所述控制晶體管設(shè)于截止?fàn)顟B(tài)。
4.如權(quán)利要求I至3之任一項(xiàng)所述的操作方法，其中，通過遷移而移動構(gòu)成所述第一電極的導(dǎo)電成分和構(gòu)成所述第二電極的導(dǎo)電成分中的至少一種，從而形成所述絲。
5.如權(quán)利要求I至3之任一項(xiàng)所述的操作方法，其中，在未進(jìn)行所述信息寫入操作的所述存儲元件中，所述第二半導(dǎo)體層和所述第三半導(dǎo)體層處于彼此電隔離的開路狀態(tài)，并且 同時(shí)，在進(jìn)行了所述信息寫入操作后的所述存儲元件中，由于形成了所述絲，故所述第二半導(dǎo)體層和所述第三半導(dǎo)體層處于通過電阻成分而彼此電連接的狀態(tài)。
6.如權(quán)利要求I至3之任一項(xiàng)所述的操作方法，其中，將一個(gè)存儲元件和一個(gè)選擇晶體管設(shè)置為彼此串聯(lián)連接在用于施加所述等于或大于所述閾值的電壓的位線與地之間，并且 在通過使所述選擇晶體管處于導(dǎo)通狀態(tài)而選擇所述待驅(qū)動存儲元件后，進(jìn)行所述信息寫入操作。
7.如權(quán)利要求6所述的操作方法，其中，所述存儲元件和所述選擇晶體管一體地形成在同一激活區(qū)域中。
8.如權(quán)利要求I至3之任一項(xiàng)所述的操作方法，其中，在所述第二半導(dǎo)體層和所述第三半導(dǎo)體層中各設(shè)有硅化物層。
9.如權(quán)利要求8所述的操作方法，其中，通過遷移而移動構(gòu)成所述第一電極的導(dǎo)電成分、構(gòu)成所述第二電極的導(dǎo)電成分以及構(gòu)成所述硅化物層的導(dǎo)電成分中的一種以上，從而形成所述絲。
10.一種半導(dǎo)體裝置，其包括 一個(gè)以上存儲元件，每個(gè)所述存儲元件包括第一導(dǎo)電型的第一半導(dǎo)體層、在所述第一半導(dǎo)體層中彼此隔離地布置的第二導(dǎo)電型的第二半導(dǎo)體層和第三半導(dǎo)體層、與所述第二半導(dǎo)體層電連接的第一電極以及與所述第三半導(dǎo)體層電連接的第二電極；和驅(qū)動部，其用于通過在所述一個(gè)以上存儲元件中的待驅(qū)動的存儲元件中的所述第一電極和所述第二電極之間施加等于或大于預(yù)定閾值的電壓，在所述第二半導(dǎo)體層和所述第三半導(dǎo)體層之間的區(qū)域中形成作為將所述第二半導(dǎo)體層和所述第三半導(dǎo)體層電連接的導(dǎo)電通路的絲，從而進(jìn)行信息寫入操作。
11.如權(quán)利要求10所述的半導(dǎo)體裝置，其中，所述存儲元件具有依次設(shè)置在所述第一半導(dǎo)體層上的與所述第二半導(dǎo)體層和所述第三半導(dǎo)體層之間的部分對應(yīng)的區(qū)域中的介電膜和導(dǎo)電膜。
12.如權(quán)利要求11所述的半導(dǎo)體裝置，其中，所述驅(qū)動部在將所述待驅(qū)動的存儲元件中的所述導(dǎo)電膜設(shè)定在未施加電壓的狀態(tài)的同時(shí)，通過在所述第一電極和所述第二電極之間施加所述等于或大于所述閾值的電壓，從而進(jìn)行所述信息寫入操作。
13.如權(quán)利要求10至12之任一項(xiàng)所述的半導(dǎo)體裝置，還包括用于從所述一個(gè)以上存儲元件中選擇待驅(qū)動的存儲元件的選擇晶體管，其中，在同一激活區(qū)域中一體地形成有所述存儲元件和所述選擇晶體管。
全文摘要
本發(fā)明提供了一種半導(dǎo)體裝置及其操作方法，所述方法包括設(shè)置一個(gè)以上存儲元件，所述存儲元件每個(gè)都包括第一導(dǎo)電型的第一半導(dǎo)體層、在第一半導(dǎo)體層中彼此隔離地布置的第二導(dǎo)電型的第二半導(dǎo)體層和第三半導(dǎo)體層、與第二半導(dǎo)體層電連接的第一電極以及與第三半導(dǎo)體層電連接的第二電極；并且對一個(gè)以上存儲元件中的待驅(qū)動的存儲元件進(jìn)行信息寫入操作。通過在第一電極和第二電極之間施加等于或大于預(yù)定閾值的電壓，在第二半導(dǎo)體層和第三半導(dǎo)體層之間的區(qū)域中形成作為將這些半導(dǎo)體層電連接的導(dǎo)電通路的絲，從而進(jìn)行寫入操作。本發(fā)明可減小半導(dǎo)體裝置的面積和降低制造成本。
文檔編號H01L27/115GK102646451SQ201210032529
公開日2012年8月22日 申請日期2012年2月14日 優(yōu)先權(quán)日2011年2月21日
發(fā)明者兼松成, 巖崎松夫, 柳澤佑輝 申請人:索尼公司