專利名稱：絕緣層上的半導體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體制造技術(shù)領(lǐng)域，具體來說，本發(fā)明涉及一種絕緣層上的半導體結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著半導體技術(shù)的發(fā)展，業(yè)內(nèi)面臨著諸如功耗、漏電、密度、寄生電容和抗輻照等嚴峻問題。SOI (Silicon-On-Insulator，絕緣襯底上的硅)技術(shù)是解決上述問題的重要手段，因此在近年受到了廣泛的關(guān)注。SOI技術(shù)是在頂層硅和背襯底(都是單晶硅)之間引入了一層埋氧化層。通過在氧化物上形成半導體硅薄膜，SOI材料具有了體硅所無法比擬的優(yōu)點可以實現(xiàn)集成電路中元器件的介質(zhì)隔離，徹底消除了體硅CMOS電路中的寄生閂鎖效應；采用這種材料制成的集成電路還具有寄生電容小、集成密度高、速度快、工藝簡單、短溝道效應小及特別適用于低壓低功耗電路等優(yōu)勢。此外，SOI材料還被用來制造MEMS器件，例如利用SOI材料中的氧化層進行微機械結(jié)構(gòu)的釋放，達到制造可動MEMS器件和結(jié)構(gòu)的目的。在SOI的應用中，SOI中的基底為單晶硅，起到的主要是支撐后續(xù)的器件和芯片， 需要有較好的機械強度，然而，對于其電學性能的要求并不很高(因為與頂層硅之間有絕緣層氧化硅隔離)，用價格較高的單晶硅來作為基底支撐的應用并不是最佳的選擇，造成較大的浪費和環(huán)境污染。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種絕緣層上的半導體結(jié)構(gòu)及其制造方法，能夠降低該結(jié)構(gòu)的生產(chǎn)成本，不僅有助于絕緣層上的半導體技術(shù)的推廣，還減少了生產(chǎn)過程中的原材料消耗，降低污染。為解決上述技術(shù)問題，本發(fā)明提供一種絕緣層上的半導體結(jié)構(gòu)，包括多晶半導體基底，用于提供后續(xù)工藝所需要的支撐和機械強度；絕緣層，位于所述多晶半導體基底的上方；半導體層，位于所述絕緣層的上方，用于制造半導體器件?？蛇x地，所述多晶半導體基底為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯或者具有缺陷較多的硅?？蛇x地，所述多晶半導體基底的厚度和/或電阻率根據(jù)實際的要求是可調(diào)整的。可選地，所述多晶半導體基底為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)。可選地，所述絕緣層為旋涂玻璃組合物、含氧化物或者含氮化物的材料。可選地，所述半導體層與所述多晶半導體基底為同一種或者不同種材料?？蛇x地，所述半導體層為硅、鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨煉。可選地，所述半導體層為多晶材料或者單晶材料。
4
可選地，所述半導體層的厚度范圍為Inm 100 μ m。為解決上述技術(shù)問題，本發(fā)明還提供一種絕緣層上的半導體結(jié)構(gòu)的制造方法，包括步驟提供多晶半導體基底，在其上形成絕緣層；提供另一半導體基底，將其與所述絕緣層相粘合；根據(jù)實際的要求，在所述絕緣層上形成厚度不同的半導體層，所述半導體層為所述另一半導體基底的部分或者全部?？蛇x地，所述多晶半導體基底為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯或者含較多缺陷的硅。可選地，所述多晶半導體基底為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)?？蛇x地，形成所述絕緣層的步驟包括采用旋涂法在所述多晶半導體基底上旋涂源材料，通過退火形成所述絕緣層；或者采用薄膜淀積方法在所述多晶半導體基底上淀積源材料，形成所述絕緣層?？蛇x地，所述源材料為玻璃、旋涂玻璃組合物、含氧化物或者含氮化物的材料?？蛇x地，所述薄膜淀積方法包括物理氣相淀積法和化學氣相淀積法?？蛇x地，將所述另一半導體基底與所述絕緣層相粘合的步驟包括將所述多晶半導體基底和所述另一半導體基底貼合到一起；以及經(jīng)過退火，使所述絕緣層獲得更好的絕緣性，并且強化兩者間的粘合力量，將所述另一半導體基底與所述絕緣層牢固粘合?？蛇x地，所述另一半導體基底與所述多晶半導體基底為同一種或者不同種材料?？蛇x地，所述另一半導體基底為硅、鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨烯?？蛇x地，所述另一半導體基底為多晶材料或者單晶材料?？蛇x地，所述半導體層的厚度范圍為Inm 100 μ m?？蛇x地，在所述絕緣層上形成厚度不同的半導體層的步驟包括采用減薄工藝，對所述另一半導體基底進行減?。换蛘?)對所述另一半導體基底作離子注入，在其中形成離子注入層；2)以所述離子注入層為界，在退火環(huán)境下將其以上的部分剝離掉，留下厚度不同的所述半導體層；以及3)對所述半導體層表面作平坦化工藝。可選地，所述離子注入的種類為H、H與B的組合、H與0的組合和/或C和0的組
口 O可選地，在所述絕緣層上形成厚度不同的半導體層的步驟還包括根據(jù)實際的需要，采用摻雜法和/或外延法調(diào)整所述半導體層的厚度和/或電阻率?？蛇x地，當采用減薄工藝來形成所述半導體層時，所述另一半導體基底的厚度為 400 μ m以下?？蛇x地，所述另一半導體基底的厚度為300 μ m以下。
與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點本發(fā)明的絕緣層上的半導體結(jié)構(gòu)采用多晶半導體材料作為基底，該多晶半導體材料包含但遠不局限于硅材料，只要能對結(jié)構(gòu)起到機械支撐的作用，避免了使用昂貴且較厚的單晶硅材料，降低了結(jié)構(gòu)的各項成本。此外，本發(fā)明還提供了具有競爭力的制造方法以形成上述結(jié)構(gòu)，不僅有助于絕緣層上的半導體(Semiconductor-On-Insulator)的技術(shù)推廣，而且還減少了生產(chǎn)過程中的原材料消耗，降低污染，具有較好的應用前景。


本發(fā)明的上述的以及其他的特征、性質(zhì)和優(yōu)勢將通過下面結(jié)合附圖和實施例的描述而變得更加明顯，其中圖1為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的剖面示意圖；圖2為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的制造方法的流程圖；圖3至圖6為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的制造過程的剖面示意圖。
具體實施例方式傳統(tǒng)的SOI的基底采用單晶硅，厚度在600 700微米之間；而基底上的絕緣層為氧化硅，采用氧離子注入、氧化等方法實現(xiàn)；而在氧化層上的頂層硅，同樣是為單晶硅，根據(jù)厚度的不同，分別采用smart-cut (智能切割)、鍵合或者SIMOX等方法再輔助以可能采用的外延法實現(xiàn)。事實上，在SOI的應用中，SOI中的基底主要作為支撐的作用，僅需要有較好的機械強度，然而，對于其電學性能的要求并不很高。眾所周知，單晶硅的制造需要消耗大量的能源，并且產(chǎn)生大量的有毒污染。對比之下，多晶硅的制造所消耗的成本較低，價格便且。下面結(jié)合具體實施例和附圖對本發(fā)明作進一步說明，在以下的描述中闡述了更多的細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明顯然能夠以多種不同于此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下根據(jù)實際應用情況作類似推廣、演繹，因此不應以此具體實施例的內(nèi)容限制本發(fā)明的保護范圍。圖1為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的剖面示意圖。如圖1所示，該絕緣層上的半導體結(jié)構(gòu)100可以作為高密度基底應用，其可以包括多晶半導體基底101、 絕緣層103、半導體層105。其中，多晶半導體基底101的價格便宜，用于提供后續(xù)工藝所需要的機械強度。絕緣層103位于多晶半導體基底101的上方。半導體層105位于絕緣層 103的上方，用于制造半導體器件。在本實施例中，該多晶半導體基底101可以為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯等材料以及缺陷很多的硅，以往缺陷很多的硅材料都是當做廢料處理，浪費嚴重，采用這些材料，可以極大降低成本；多晶半導體基底101的厚度根據(jù)實際的要求是可調(diào)整的，不是限制本發(fā)明的內(nèi)容。它需要能夠具有后續(xù)工藝所需要的支撐和機械強度，不至于在后續(xù)加工工藝中造成碎片即可。另外，該多晶半導體基底101的電阻率根據(jù)實際的要求也是可以進行調(diào)整的，該多晶半導體基底101可以為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)。
該絕緣層103為含氧化物或者含氮化物的材料，特征是不導電。絕緣層103上方的半導體層105與多晶半導體基底101為同一種或者不同種材料。例如，該半導體層105 可以為硅、鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨烯；而且半導體層105可以為多晶材料或者單晶材料，其厚度范圍為Inm ΙΟΟμπι。具體來說，該半導體層105的特
寸胃以為100nm>200nm>500nm> 1 μ m>l. 5 μ m>2. 5 μ m>5 μ m、10 μ m>15 μ m>20 μ m、 50 μ m 禾口 100 μ m 等。圖2為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的制造方法的流程圖。如圖2 所示，該制造方法可以包括執(zhí)行步驟S101，提供多晶半導體基底，在其上形成絕緣層；執(zhí)行步驟S102，提供另一半導體基底，將其與絕緣層相粘合；執(zhí)行步驟S103，根據(jù)實際的要求，在絕緣層上形成厚度不同的半導體層，半導體層為另一半導體基底的部分或者全部。圖3至圖6為本發(fā)明一個實施例的絕緣層上的半導體結(jié)構(gòu)的制造過程的剖面示意圖。本實施例沿用前述實施例的元件標號與稱謂，其中采用相同的標號來表示相同或近似的元件，并且選擇性地省略了相同技術(shù)內(nèi)容的說明。關(guān)于省略部分的說明可參照前述實施例，本實施例不再重復贅述。如圖3所示，提供多晶半導體基底101，在其上形成絕緣層103。在本實施例中，該多晶半導體基底101可以為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯或者含缺陷很多的硅。一般情況下，以多晶硅為最常用，但需要理解到，其可以是任何類型的多晶半導體材料。該多晶半導體基底101可以為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)。形成絕緣層103的步驟可以為采用旋涂法在多晶半導體基底101上旋涂源材料， 通過退火形成絕緣層103。例如，該源材料可以為玻璃、旋涂玻璃組合物、含氧化物或者含氮化物的材料，如采用旋涂玻璃法在多晶半導體基底101上形成旋涂玻璃混合物(SOG)?；蛘咝纬山^緣層103的步驟可以為采用薄膜淀積方法，例如物理氣相淀積法和/ 或化學氣相淀積法，在多晶半導體基底101上淀積源材料，形成絕緣層103。該源材料可以為玻璃、含氧化物或者含氮化物的材料。然后如圖4所示，提供另一半導體基底107，將其與絕緣層103相粘合。在本實施例中，將另一半導體基底107與絕緣層103相粘合的步驟可以具體包括將多晶半導體基底101和另一半導體基底107貼合到一起；以及經(jīng)過退火，使絕緣層103獲得更好的絕緣性，并且強化兩者間的粘合力量，將另一半導體基底107與絕緣層103牢固粘合。在退火之前，絕緣層103可具有較柔軟的性質(zhì)，有助于帶一定翹曲度的半導體基片之間的貼合，在退火過程中，絕緣層中的氣體或水分排出， 并對材料的性質(zhì)造成改變，在固化絕緣層的過程中也增強了兩基片之間的結(jié)合力。上述另一半導體基底107與多晶半導體基底101可以為同一種或者不同種材料， 該另一半導體基底107也可以為硅、鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨烯。另一半導體基底107可以為多晶材料或者單晶材料。接著如圖5所示，根據(jù)實際的要求，通過不同的方法，在絕緣層103上形成厚度不同的半導體層105。半導體層105可以為另一半導體基底107的部分或者全部，厚度范圍可以為Inm 100 μ m。在本實施例中，在絕緣層103上形成厚度不同的半導體層105的步驟可以為采用減薄工藝，對另一半導體基底107進行減薄，如圖5所示。當然，如圖6所示，形成厚度不同的半導體層105的步驟也可以包括1)對另一半導體基底107作離子注入(該離子注入的種類可以為H、H與B的組合、H與0的組合和/或C和0的組合)，在其中形成離子注入層109 ；2)以離子注入層109為界，在退火環(huán)境下將其以上的部分低溫剝離掉，留下厚度不同的半導體層105;以及3)對半導體層105表面作平坦化工藝。當然，本實施例根據(jù)實際的需要，還可以輔助以采用摻雜法和/或外延法調(diào)整半導體層105的厚度和/或電阻率。在本實施例中，當需要采用減薄的工藝形成頂層半導體層105時，需要采用厚度在400 μ m以下的另一半導體基底107 (優(yōu)選300 μ m以下)，避免采用400 μ m以上的半導體基底，可以避免較大浪費，有助于降低成本(半導體基底越厚需要消耗的半導體的量就越大，浪費越多)。本發(fā)明的絕緣層上的半導體結(jié)構(gòu)采用多晶半導體材料作為基底，該多晶半導體材料包含但遠不局限于硅材料，只要能對結(jié)構(gòu)起到機械支撐的作用，避免了使用昂貴且較厚的單晶硅材料，降低了結(jié)構(gòu)的各項成本。此外，本發(fā)明還提供了具有競爭力的制造方法以形成上述結(jié)構(gòu)，不僅有助于絕緣層上的半導體(Semiconductor-On-Insulator)的技術(shù)推廣，而且還減少了生產(chǎn)過程中的原材料消耗，降低污染，具有較好的應用前景。本發(fā)明雖然以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動和修改。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何修改、等同變化及修飾，均落入本發(fā)明權(quán)利要求所界定的保護范圍之內(nèi)。
權(quán)利要求
1.一種絕緣層上的半導體結(jié)構(gòu)(100)，包括多晶半導體基底(101)，用于提供支撐；絕緣層(103)，位于所述多晶半導體基底(101)的上方；半導體層(105)，位于所述絕緣層(10 的上方，用于制造半導體器件。
2.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)(100)，其特征在于，所述多晶半導體基底(101)為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯或者具有較多缺陷的硅。
3.根據(jù)權(quán)利要求2所述的結(jié)構(gòu)(100)，其特征在于，所述多晶半導體基底(101)的厚度和/或電阻率根據(jù)實際的要求是可調(diào)整的。
4.根據(jù)權(quán)利要求3所述的結(jié)構(gòu)(100)，其特征在于，所述多晶半導體基底(101)為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)。
5.根據(jù)權(quán)利要求1所述的結(jié)構(gòu)(100)，其特征在于，所述絕緣層(103)為旋涂玻璃組合物、含氧化物或者含氮化物的材料。
6.根據(jù)權(quán)利要求1或2所述的結(jié)構(gòu)(100)，其特征在于，所述半導體層(105)與所述多晶半導體基底(101)為同一種或者不同種材料。
7.根據(jù)權(quán)利要求6所述的結(jié)構(gòu)(100)，其特征在于，所述半導體層(105)為硅、鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨烯。
8.根據(jù)權(quán)利要求7所述的結(jié)構(gòu)(100)，其特征在于，所述半導體層(105)為多晶材料或者單晶材料。
9.根據(jù)權(quán)利要求8所述的結(jié)構(gòu)(100)，其特征在于，所述半導體層(105)的厚度范圍為 Inm 100 μ m。
10.一種絕緣層上的半導體結(jié)構(gòu)(100)的制造方法，包括步驟提供多晶半導體基底(101)，在其上形成絕緣層(103)；提供另一半導體基底(107)，將其與所述絕緣層(10 相粘合；根據(jù)實際的要求，在所述絕緣層(10 上形成厚度不同的半導體層(105)，所述半導體層(10 為所述另一半導體基底(107)的部分或者全部。
11.根據(jù)權(quán)利要求10所述的制造方法，其特征在于，所述多晶半導體基底(101)為多晶硅、多晶鍺、碳化硅、碳化鍺、鍺硅、石墨烯或者含較多缺陷的硅。
12.根據(jù)權(quán)利要求11所述的制造方法，其特征在于，所述多晶半導體基底(101)為本征材質(zhì)、N型材質(zhì)或者P型材質(zhì)。
13.根據(jù)權(quán)利要求10所述的制造方法，其特征在于，形成所述絕緣層(10 的步驟包括采用旋涂法在所述多晶半導體基底(101)上旋涂源材料，通過退火形成所述絕緣層 (103)；或者采用薄膜淀積方法在所述多晶半導體基底(101)上淀積源材料，形成所述絕緣層 (103)。
14.根據(jù)權(quán)利要求13所述的制造方法，其特征在于，所述源材料為玻璃、旋涂玻璃組合物、含氧化物或者含氮化物的材料。
15.根據(jù)權(quán)利要求13所述的制造方法，其特征在于，所述薄膜淀積方法包括物理氣相淀積法和化學氣相淀積法。
16.根據(jù)權(quán)利要求10所述的制造方法，其特征在于，將所述另一半導體基底(107)與所述絕緣層(10 相粘合的步驟包括將所述多晶半導體基底(101)和所述另一半導體基底(107)貼合到一起；以及經(jīng)過退火，使所述絕緣層(10 獲得更好的絕緣性，并且強化兩者間的粘合力量，將所述另一半導體基底(107)與所述絕緣層(10 牢固粘合。
17.根據(jù)權(quán)利要求10至12中任一項所述的制造方法，其特征在于，所述另一半導體基底(107)與所述多晶半導體基底(101)為同一種或者不同種材料。
18.根據(jù)權(quán)利要求17所述的制造方法，其特征在于，所述另一半導體基底(107)為硅、 鍺、含硅材料、含鍺材料、碳化硅、碳化鍺、鍺硅或者石墨烯。
19.根據(jù)權(quán)利要求18所述的制造方法，其特征在于，所述另一半導體基底(107)為多晶材料或者單晶材料。
20.根據(jù)權(quán)利要求10所述的制造方法，其特征在于，所述半導體層(105)的厚度范圍為 Inm 100 μ m。
21.根據(jù)權(quán)利要求10或20所述的制造方法，其特征在于，在所述絕緣層(10 上形成厚度不同的半導體層(105)的步驟包括采用減薄工藝，對所述另一半導體基底(107)進行減?。换蛘?)對所述另一半導體基底(107)作離子注入，在其中形成離子注入層；2)以所述離子注入層為界，在退火環(huán)境下將其以上的部分剝離掉，留下厚度不同的所述半導體層(105)；以及3)對所述半導體層(10 表面作平坦化工藝。
22.根據(jù)權(quán)利要求21所述的制造方法，其特征在于，所述離子注入的種類為H、H與B的組合、H與0的組合和/或C和0的組合。
23.根據(jù)權(quán)利要求21所述的制造方法，其特征在于，在所述絕緣層(10 上形成厚度不同的半導體層(105)的步驟還包括根據(jù)實際的需要，采用摻雜法和/或外延法調(diào)整所述半導體層(105)的厚度和/或電阻率。
24.根據(jù)權(quán)利要求21所述的制造方法，其特征在于，當采用減薄工藝來形成所述半導體層(105)時，所述另一半導體基底(107)的厚度為400μπι以下。
25.根據(jù)權(quán)利要求M所述的制造方法，其特征在于，所述另一半導體基底(107)的厚度為300 μ m以下。
全文摘要
本發(fā)明提供一種絕緣層上的半導體結(jié)構(gòu)及其制造方法，該結(jié)構(gòu)包括多晶半導體基底，用于提供支撐；絕緣層，位于多晶半導體基底的上方；半導體層，位于絕緣層的上方，用于制造半導體器件。另外，該制造方法包括步驟提供多晶半導體基底，在其上形成絕緣層；提供另一半導體基底，將其與絕緣層相粘合；根據(jù)實際的要求，在絕緣層上形成厚度不同的半導體層，半導體層為另一半導體基底的部分或者全部。本發(fā)明采用多晶半導體材料作為基底，只要能對結(jié)構(gòu)起到機械支撐的作用，避免了使用昂貴且較厚的單晶硅材料，降低了該結(jié)構(gòu)的生產(chǎn)成本，不僅有助于絕緣層上的半導體技術(shù)的推廣，還減少了生產(chǎn)過程中的原材料消耗，降低污染。
文檔編號H01L21/762GK102543834SQ20121003281
公開日2012年7月4日 申請日期2012年2月14日 優(yōu)先權(quán)日2012年2月14日
發(fā)明者張挺 申請人:上海先進半導體制造股份有限公司