專利名稱：一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種刻蝕方法，尤其涉及一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法。
背景技術(shù)：
隨著集成電路特征線寬縮小到90nm以下，人們逐漸引入了高應(yīng)力氮化硅技術(shù)來提高載流子的電遷移率。通過在NMOS和PMOS上面沉積高拉和高壓應(yīng)力氮化硅作為通孔刻蝕停止層(Contact Etch Stop Layer,簡稱CESL)。尤其是在65nm制程以下，為了同時(shí)提高NPMOS與PMOS的電遷移率，有時(shí)需要同時(shí)沉積高拉和高壓應(yīng)力氮化硅于不同的MOS上。在蝕刻阻擋層沉積完成以后，隨后需要沉積前金屬介電質(zhì)層，目前采用的是利用高密度等離子體(HDP) CVD的方法來沉積，也有采用高深寬比制程(High Aspect Ratio Process，簡稱HARP)來進(jìn)行沉積的。這兩種制程沉積的薄膜應(yīng)力是不一樣的，其中HDP制程薄膜具有壓應(yīng)力，而HARP制程薄膜具有拉應(yīng)力。如圖1A-1E所示，現(xiàn)有方法制備的PMD層的工藝步驟如下如圖IA所示，步驟一， 首先提供具有NMOS區(qū)域I與PMOS區(qū)域2晶體管的襯底；步驟二，在NMOS與PMOS晶體管的襯底上沉積氧化硅緩沖層3以及具有高拉應(yīng)力的蝕刻阻擋層4 ;如圖IB所示，步驟三，在位于NMOS區(qū)域I上方蝕刻阻擋層的上表面進(jìn)行光阻層沉積，并通過光刻將PMOS區(qū)域2上方的緩沖層3以及阻擋層刻4蝕掉，直至露出PMOS區(qū)域2后，對(duì)NMOS區(qū)域I上方沉積的光阻層5移除；如圖IC所示，步驟四，對(duì)NMOS區(qū)域I上方阻擋層與露出的PMOS區(qū)域再次進(jìn)行緩沖層3的沉積，使緩沖層3覆蓋于NMOS區(qū)域I上方阻擋層5以及露出的PMOS區(qū)域2，之后再對(duì)緩沖層3的上表面進(jìn)行高壓力阻擋層6的沉積；如圖ID所示，步驟五，對(duì)PMOS區(qū)域2 上方高壓力阻擋層6上表面沉積光阻層5，并通過光刻刻蝕掉NMOS區(qū)域I上方高壓力阻擋層6以及緩沖層3 ;如圖IE所示，步驟六，去除PMOS區(qū)域2上方高壓力阻擋層上表面所沉積的光阻層5，并對(duì)NMOS區(qū)域I上方高拉力阻擋層4以及PMOS區(qū)域2上方高壓力阻擋層6 上表面進(jìn)行最后的薄膜沉淀，但由于PMOS與NMOS所需要的拉應(yīng)力不同，同一種薄膜只能對(duì) PMOS與NMOS中的一種晶體管的性能提升。由于單一的沉積HDP或者HARP薄膜，只能對(duì)其中的一種晶體管的載流子遷移率有利，因此該方法限制了最大程度上提高晶體管的性能。

發(fā)明內(nèi)容
發(fā)明公開了一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法。用以解決現(xiàn)有技術(shù)中，由于單一的沉積HDP或者HARP薄膜只能對(duì)PMOS與NMOS中的一種晶體管的性能提升，因此很大程度上限制了晶體管的使用性能。為實(shí)現(xiàn)上述目的，發(fā)明采用的技術(shù)方案是
一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，包括=NMOS與PMOS晶體管區(qū)域的襯底，其中，還包括以下工藝步驟積緩沖層，其次在所沉積的緩沖層的上表面沉積高拉應(yīng)力阻擋層，最后在高拉應(yīng)力阻擋層上表面沉積HARP薄膜；
步驟二，在所述NMOS區(qū)域上方的HARP薄膜上表面沉積拉應(yīng)力前金屬介電質(zhì)層；
步驟三，對(duì)所述PMOS區(qū)域的上方進(jìn)行光刻，直至露出PMOS區(qū)域，之后去除NMOS區(qū)域上方HARP薄膜上表面的拉應(yīng)力前金屬介電質(zhì)層；
步驟四，在所述NMOS上方HARP薄膜上表面以及PMOS區(qū)域上表面沉積高壓力刻蝕阻擋
層；
步驟五，在PMOS區(qū)域上的高壓力刻蝕阻擋層上表面沉積壓應(yīng)力前金屬介電質(zhì)層； 步驟六，對(duì)壓應(yīng)力前金屬介電質(zhì)層以及下表面的高壓力阻擋層進(jìn)行化學(xué)機(jī)械研磨直至將覆蓋于HARP薄膜上的高壓力阻擋層完全去除。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述步驟一中所沉積的緩沖層厚度為50 - 200A。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述高拉應(yīng)力阻擋層厚度與所述高壓應(yīng)力阻擋層厚度均為200 - 800A。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，拉壓應(yīng)力前金屬介電質(zhì)層厚度與壓應(yīng)力前金屬介電質(zhì)層厚度為1000 - 10000A。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述拉應(yīng)力前金屬介電質(zhì)層未覆蓋PMOS上方的高拉應(yīng)力蝕刻阻擋層。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述步驟一至步驟五中所有沉積工藝的沉積溫度為300 - 500C。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述拉應(yīng)力前金屬介電質(zhì)層的沉積方法為次常壓化學(xué)汽相沉積HARP薄膜，其拉應(yīng)力范圍在100 200MPa 之間。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述壓應(yīng)力前金屬介電質(zhì)層的沉積方法為高密度電漿化學(xué)氣相沉積系統(tǒng)，其壓應(yīng)力范圍在100 300MPa之間。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述的緩沖層的材料為氧化硅。上述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其中，所述高拉應(yīng)力蝕刻阻擋層與高壓應(yīng)力蝕刻阻擋層的材料為氮化硅。本發(fā)明中一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，采用了如上方案具有以下效果
1、有效地使所形成的前金屬介電質(zhì)層的工藝過程變得簡單；
2、同時(shí)有利于提高NMOS以及PMOS的載流子遷移率，從而提高半導(dǎo)體器件的性能。


通過閱讀參照如下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，發(fā)明的其它特征，目的和優(yōu)點(diǎn)將會(huì)變得更明顯。圖1A-1E為常規(guī)情況下現(xiàn)有方法制備的PMD層的工藝步驟示意4圖2A-2E為一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法工藝步驟的示意圖； 圖3為一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法的工藝流程示意參考圖序NM0S區(qū)域I、PMOS區(qū)域2、緩沖層3、高拉應(yīng)力阻擋層4、光阻層5、高壓應(yīng)力阻擋層6、HARP薄膜7、壓應(yīng)力前金屬介電質(zhì)層8、拉應(yīng)力前金屬介電質(zhì)層9。
具體實(shí)施例方式為了使發(fā)明實(shí)現(xiàn)的技術(shù)手段、創(chuàng)造特征、達(dá)成目的和功效易于明白了解，下結(jié)合具體圖示，進(jìn)一步闡述本發(fā)明。如圖2A-2E所示，一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，包括晶體襯底中設(shè)有NMOS區(qū)域I與PMOS區(qū)域2，其中，還包括以下工藝步驟
如圖2A所示，步驟一，首先在NMOS區(qū)域I與PMOS區(qū)域2的襯底上沉積緩沖層3，其次在所沉積的緩沖層3的上表面沉積高拉應(yīng)力阻擋層4，最后在高拉應(yīng)力阻擋層4上表面沉積 HARP薄膜7 ；
如圖2B所示，步驟二，在NMOS區(qū)域I上方的HARP薄膜7上表面沉積拉應(yīng)力前金屬介電質(zhì)層9，進(jìn)一步的，所沉積的拉應(yīng)力前金屬介電質(zhì)層9僅覆蓋于NMOS區(qū)域I上方；
步驟三，對(duì)PMOS區(qū)域2的上方進(jìn)行光刻，直至露出PMOS區(qū)域2，之后去除NMOS區(qū)域I 上方HARP薄膜7上表面的拉應(yīng)力前金屬介電質(zhì)層9 ；
如圖2C所示，步驟四，在NMOS區(qū)域2上方HARP薄膜7上表面以及PMOS區(qū)域2上表面沉積高壓力阻擋層6，進(jìn)一步的，高壓力阻擋層6完全覆蓋于HARP薄膜7上表面、HARP薄膜 7側(cè)面以及PMOS區(qū)域2上表面；
如圖2D所示，步驟五，在PMOS區(qū)域2上的高壓力阻擋層6上表面沉積壓應(yīng)力前金屬介電質(zhì)層8 ；
如圖2E所示，步驟六，對(duì)壓應(yīng)力前金屬介電質(zhì)層8以及下表面的高壓力阻擋層6進(jìn)行化學(xué)機(jī)械研磨直至將覆蓋于HARP薄膜7上的高壓力阻擋層完全去除，進(jìn)一步的，是為了使壓應(yīng)力前金屬介電質(zhì)層8以及HARP薄膜7達(dá)到所需要的厚度并且平坦化。在本發(fā)明的具體實(shí)施例中，步驟一中所沉積的緩沖層3厚度為50 - 200A。在本發(fā)明的具體實(shí)施例中，高拉應(yīng)力阻擋層4厚度與高壓應(yīng)力阻擋層4厚度均為 200 — 800A。在本發(fā)明的具體實(shí)施例中，拉應(yīng)力前金屬介電質(zhì)層8厚度與壓應(yīng)力前金屬介電質(zhì)層厚度 9 為 1000 - 10000A。在本發(fā)明的具體實(shí)施例中，拉應(yīng)力前金屬介電質(zhì)層8未覆蓋PMOS區(qū)域2上方的高拉應(yīng)力阻擋層4。在本發(fā)明的具體實(shí)施例中，步驟一至步驟五中所有沉積工藝的沉積溫度為300 -500C。在本發(fā)明的具體實(shí)施例中，拉應(yīng)力前金屬介電質(zhì)層8的沉積方法為次常壓化學(xué)汽相沉積HARP薄膜7，其拉應(yīng)力范圍在100 200MPa之間。在本發(fā)明的具體實(shí)施例中，壓應(yīng)力前金屬介電質(zhì)層9的沉積方法為高密度電漿化學(xué)氣相沉積系統(tǒng)，其壓應(yīng)力范圍在100 300MPa之間。在本發(fā)明的具體實(shí)施例中，的緩沖層3的材料為氧化硅。
在本發(fā)明的具體實(shí)施例中，拉應(yīng)力阻擋層4與壓應(yīng)力阻擋層6的材料為氮化硅。綜上所述，發(fā)明一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，有效地使所形成的前金屬介電質(zhì)層的工藝過程變得簡單；同時(shí)有利于提高NMOS以及PMOS的載流子遷移率，從而提高半導(dǎo)體器件的性能。以上對(duì)發(fā)明的具體實(shí)施例進(jìn)行了描述。需要理解的是，發(fā)明并不局限于上述特定實(shí)施方式，其中未盡詳細(xì)描述的設(shè)備和結(jié)構(gòu)應(yīng)該理解為用本領(lǐng)域中的普通方式予以實(shí)施; 本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響發(fā)明的實(shí)質(zhì)內(nèi)容。
權(quán)利要求
1.一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，包括NM0S與PMOS晶體管區(qū)域的襯底，其特征在于，還包括以下工藝步驟步驟一，首先在NMOS與PMOS區(qū)域的襯底上沉積緩沖層，其次在所沉積的緩沖層的上表面沉積高拉應(yīng)力阻擋層，最后在高拉應(yīng)力阻擋層上表面沉積HARP薄膜；步驟二，在所述NMOS區(qū)域上方的HARP薄膜上表面沉積拉應(yīng)力前金屬介電質(zhì)層；步驟三，對(duì)所述PMOS區(qū)域的上方進(jìn)行光刻，直至露出PMOS區(qū)域，之后去除NMOS區(qū)域上方HARP薄膜上表面的拉應(yīng)力前金屬介電質(zhì)層；步驟四，在所述NMOS上方HARP薄膜上表面以及PMOS區(qū)域上表面沉積高壓力刻蝕阻擋層；步驟五，在PMOS區(qū)域上的高壓力刻蝕阻擋層上表面沉積壓應(yīng)力前金屬介電質(zhì)層；步驟六，對(duì)壓應(yīng)力前金屬介電質(zhì)層以及下表面的高壓力阻擋層進(jìn)行化學(xué)機(jī)械研磨直至將覆蓋于HARP薄膜上高壓力阻擋層完全去除。
2.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述步驟一中所沉積的緩沖層厚度為50 - 200A。
3.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述高拉應(yīng)力阻擋層厚度與所述高壓應(yīng)力阻擋層厚度均為200 - 800A。
4.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，拉壓應(yīng)力前金屬介電質(zhì)層厚度與壓應(yīng)力前金屬介電質(zhì)層厚度為1000 - 10000A。
5.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述拉應(yīng)力前金屬介電質(zhì)層未覆蓋PMOS上方的高拉應(yīng)力蝕刻阻擋層。
6.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述步驟一至步驟五中所有沉積工藝的沉積溫度為300 - 500C。
7.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述拉應(yīng)力前金屬介電質(zhì)層的沉積方法為次常壓化學(xué)汽相沉積HARP薄膜，其拉應(yīng)力范圍在100 200MPa之間。
8.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述壓應(yīng)力前金屬介電質(zhì)層的沉積方法為高密度電漿化學(xué)氣相沉積系統(tǒng)，其壓應(yīng)力范圍在100 300MPa之間。
9.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述的緩沖層的材料為氧化硅。
10.根據(jù)權(quán)利要求I所述的形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，其特征在于，所述高拉應(yīng)力蝕刻阻擋層與高壓應(yīng)力蝕刻阻擋層的材料為氮化硅。
全文摘要
本發(fā)明一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，包括NMOS與PMOS晶體管區(qū)域的襯底，其中，還包括在NMOS區(qū)域沉積具有拉應(yīng)力的前金屬介電質(zhì)層，而在PMOS區(qū)域沉積具有壓應(yīng)力的前金屬介電質(zhì)層。通過本發(fā)明一種形成雙應(yīng)力刻蝕阻擋層及前金屬介電質(zhì)層的方法，有效地使所形成的前金屬介電質(zhì)層的工藝過程變得簡單；同時(shí)有利于提高NMOS以及PMOS的載流子遷移率，從而提高半導(dǎo)體器件的性能。
文檔編號(hào)H01L21/8238GK102610571SQ201210064639
公開日2012年7月25日 申請日期2012年3月13日 優(yōu)先權(quán)日2012年3月13日
發(fā)明者徐強(qiáng) 申請人:上海華力微電子有限公司