專利名稱：在mosfet器件中集成肖特基的方法和結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及MOSFET器件，尤其是涉及一種將肖特基二極管集成于MOSFET器件中的新方法和集成結(jié)構(gòu)。
背景技術(shù)：
肖特基二極管在很多應(yīng)用領(lǐng)域已經(jīng)取代了PN結(jié)二極管。尤其是肖特基二極管已經(jīng)用于取代功率MOSFET器件中的PN結(jié)(也就是，MOSFET中的體二極管同源極( source)和漏極(drain)并聯(lián))。功率MOSFET中配置PN結(jié)二極管會(huì)表現(xiàn)出幾個(gè)不可取的特性，其中包括過大的正向傳導(dǎo)損耗，在正向偏壓下工作時(shí)，體區(qū)-外延結(jié)之間的電荷存儲(chǔ)，過量的儲(chǔ)存少子電荷會(huì)導(dǎo)致當(dāng)功率MOSFET從正向偏壓切換到反向偏壓時(shí)，造成過大的恢復(fù)電流和尖峰電壓，在快速切換時(shí)產(chǎn)生射頻干擾。所有這些特性，造成對(duì)器件不必要的壓力，導(dǎo)致器件的性能欠佳。肖特基二極管具有許多優(yōu)于PN結(jié)二極管的特點(diǎn)，特別是配置在功率MOSFET中時(shí)。肖特基二極管在正向?qū)〞r(shí)的正向電壓降很低，降低了器件的功耗，從而減少了傳導(dǎo)損耗。肖特基的傳導(dǎo)是通過多數(shù)載流子進(jìn)行的，在器件正反向切換時(shí)，少數(shù)載流子的電荷存儲(chǔ)效應(yīng)不會(huì)發(fā)生。因此，肖特基二極管是功率MOSFET的首選組態(tài)。由于功率MOSFET采用肖特基二極管越來越廣泛，所以改進(jìn)器件組態(tài)以降低生產(chǎn)成本變得越來越重要。特別重要是，考慮如何減小集成了肖特基二極管在半導(dǎo)體襯底上所占的表面積。減少肖特基二極管所占的表面積，是降低制造成本和進(jìn)一步使電子設(shè)備的尺寸和形狀小型化的關(guān)鍵，從而實(shí)現(xiàn)便攜性和其他功能。將肖特基二極管集成于M0SFET，制造功率MOSFET器件，現(xiàn)有多種供選組態(tài)。然而，所有這些組態(tài)，都有一些不良特性，使它們性能比最佳功率MOSFET器件差。圖1-3示出了三種這樣的原有技術(shù)組態(tài)。圖I標(biāo)出了原有技術(shù)集成的多層MOSFET器件，以及與這些MOSFET器件并聯(lián)的結(jié)勢(shì)壘控制肖特基(JBS)的集成結(jié)構(gòu)。集成結(jié)構(gòu)100包括了一個(gè)n+型襯底101和一個(gè)n型外延層103，若干個(gè)MOSFET內(nèi)建于集成結(jié)構(gòu)100中。溝槽105加工成外延層103并填充導(dǎo)電材料107，由絕緣層108環(huán)繞，形成集成結(jié)構(gòu)100中每個(gè)MOSFET的各個(gè)柵級(jí)區(qū)107。用P-型材料摻雜外延層103環(huán)繞著每個(gè)溝槽的區(qū)域，以形成每個(gè)MOSFET的本體區(qū)109。每個(gè)MOSFET體區(qū)109在鄰近溝槽105側(cè)壁的那部分，摻雜n+型導(dǎo)電摻雜劑，以形成每個(gè)MOSFET器件的源極區(qū)111。n+型襯底101提供了每個(gè)MOSFET的漏極區(qū)。結(jié)勢(shì)壘控制肖特基(JBS) 119也內(nèi)建于集成結(jié)構(gòu)100。肖特基二極管119包括肖特基勢(shì)壘金屬115直接形成于n-摻雜區(qū)113頂部。n摻雜區(qū)113是在外延層103中兩個(gè)MOSFET體區(qū)109之間形成的，肖特基結(jié)是在肖特基勢(shì)壘金屬115和n摻雜區(qū)113之間的界面處形成的。因此，勢(shì)壘金屬115形成了肖特基二極管的陽(yáng)極，襯底101形成了肖特基二極管的陰極。此外，在n-型摻雜區(qū)113中可能形成一個(gè)或多個(gè)p+摻雜屏蔽區(qū)117，構(gòu)成P-N結(jié)，這些P-N結(jié)夾斷了肖特基接頭下面的溝道區(qū)，以抑制從正向偏壓切換到反向偏壓時(shí)，造成過大的反向漏電電流。雖然這個(gè)特定的組態(tài)確實(shí)制成了帶肖特基二極管的功率MOSFET器件，但它的缺點(diǎn)在于P+屏蔽減少了肖特基的表面面積。為了使肖特基二極管具有更高的擊穿電壓，通常需要更深的P+結(jié)。因此，具有高擊穿電壓JBS的肖特基表面利用率可能相當(dāng)?shù)?。在MOSFET中需要一個(gè)專用的區(qū)域，制備肖特基二極管，因此制得的芯片較大。圖2標(biāo)出了一個(gè)供選用的原有技術(shù) 的集成結(jié)構(gòu)，包括一個(gè)單片集成肖特基二極管和一個(gè)高性能的溝槽柵極M0SFET。集成結(jié)構(gòu)201包括多個(gè)溝槽200-1、200-2、200-3、200-4，布圖蝕刻成一個(gè)n型襯底202。然后，沿著溝槽200壁形成一薄層介質(zhì)層204，之后，沉積導(dǎo)電材料206直到基本填滿每個(gè)溝槽200，形成集成結(jié)構(gòu)201中的每一個(gè)MOSFET柵極區(qū)，在除了要形成肖特基二極管的溝槽(如200-3和200-4)之外的溝槽200間形成p-型阱208。P-型阱208構(gòu)成了集成結(jié)構(gòu)201中每個(gè)MOSFET的本體區(qū)。然后，在p_型阱區(qū)208里形成n+型源極區(qū)212。襯底202形成了集成結(jié)構(gòu)201中每個(gè)MOSFET的漏極區(qū)。通過在襯底202頂部沒有P-型阱的區(qū)域沉積肖特基勢(shì)壘金屬218，肖特基二極管210也可以內(nèi)建于集成結(jié)構(gòu)201之內(nèi)。肖特基勢(shì)壘金屬218形成肖特基二極管的陽(yáng)極210，襯底形成肖特基二極管210的陰極引出線，肖特基二極管210的周圍環(huán)繞著MOSFET溝槽200。這種組態(tài)解決了肖特基表面利用的問題，因?yàn)椴辉傩枰谛ぬ鼗鶆?shì)壘金屬218和襯底202之間形成P-型摻雜區(qū)，以抑制在反向偏壓時(shí)過大的反向漏出電流。相反，當(dāng)肖特基二極管的負(fù)極有電壓時(shí)，環(huán)繞著二極管的MOSFET溝槽200-3、200-4形成了耗盡區(qū)，該耗盡區(qū)有助于減小反向偏壓造成的二極管漏出電流。此外，可以調(diào)整溝槽200-3、200-4之間的距離W，這樣每個(gè)溝槽附近耗盡區(qū)都能在中部相互重疊，夾斷了肖特基勢(shì)壘金屬218和襯底202之間的漂移區(qū)。雖然圖2所示集成結(jié)構(gòu)組態(tài)更好地利用了肖特基表面，但這樣做必須為肖特基二極管的制備專門在MOSFET內(nèi)分配特定的無摻雜區(qū)，這涉及到在制程中設(shè)計(jì)額外的工序。此夕卜，這種集成結(jié)構(gòu)仍然需要較大的芯片，這實(shí)質(zhì)上是同JBS 二極管一樣的缺點(diǎn)。圖3標(biāo)出了另一集成結(jié)構(gòu)，由一個(gè)MOSFET和在每一個(gè)MOSFET原胞中的肖特基二極管組成。集成結(jié)構(gòu)300包括一個(gè)n+型襯底301和一個(gè)n型外延層303，若干個(gè)MOSFET集成于集成結(jié)構(gòu)300中。溝槽305連接到外延層303，并填充導(dǎo)電材料307，周圍由絕緣層308環(huán)繞，形成集成結(jié)構(gòu)300中每個(gè)MOSFET柵極區(qū)307。環(huán)繞溝槽的區(qū)域摻雜p型材料形成了每個(gè)MOSFET本體區(qū)309。每個(gè)體區(qū)309通過在溝槽305的鄰壁上摻雜n+型導(dǎo)電材料311，形成MOSFET器件的源極區(qū)311。最后，n+襯底101為每個(gè)MOSFET提供了漏極區(qū)。集成結(jié)構(gòu)300的每個(gè)原胞內(nèi)都內(nèi)建了一個(gè)肖特基二極管319。每個(gè)MOSFET本體區(qū)309中已初步形成了一個(gè)接觸溝槽316，這樣，接觸溝槽316的末端從了本體區(qū)309上方，延伸到外延區(qū)303中。用肖特基勢(shì)壘金屬315填充每個(gè)接觸溝槽316，這樣，在316末端和外延區(qū)303之間的界面處就形成了肖特基結(jié)。接觸溝槽316的襯里肖特基勢(shì)壘金屬315作為肖特基二極管319的陽(yáng)極，襯底301作為肖特基二極管319的陰極。此外，沿接觸溝槽316側(cè)壁的體區(qū)309內(nèi)，可能形成一個(gè)或多個(gè)p+摻雜區(qū)317，以改善了同本體區(qū)的接觸。這種組態(tài)通過在MOSFET有源器件中集成肖特基二極管(即在MOSFET器件的體區(qū)內(nèi))，消除了在MOSFET之間分配專用區(qū)域形成一個(gè)肖特基二極管的必要性，似乎糾正了表面的利用率問題。盡管圖3標(biāo)出的集成結(jié)構(gòu)組態(tài)有效地利用了肖特基表面，并消除了為構(gòu)建肖特基二極管預(yù)留額外器件面積的需要，但它仍然有不良特性。由于肖特基勢(shì)壘金屬必須與n-型材料直接接觸，以適當(dāng)?shù)匦纬尚ぬ鼗O管，P型體區(qū)內(nèi)創(chuàng)建的接觸溝槽必須比本體區(qū)更深。為了每個(gè)阱獲得所需的深度，制程中必須額外設(shè)計(jì)工序(例如，對(duì)本體區(qū)的反向摻雜)。這個(gè)特定組態(tài)的復(fù)雜的設(shè)計(jì)方案，導(dǎo)致了更加復(fù)雜和昂貴的制造工藝。不幸的是，對(duì)本體區(qū)的補(bǔ)償摻雜在生產(chǎn)中不好控制，接觸溝槽深度的變化也會(huì)影響肖特基特性。正是在這一背景下，提出了本發(fā)明的技術(shù)方案。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種在MOSFET器件中集成肖特基的方法和結(jié)構(gòu)，具有比原有結(jié)構(gòu)簡(jiǎn)單、低制造成本和避免形成大的逆泄露電流的明顯優(yōu)勢(shì)。本發(fā)明的一個(gè)方面在于，提出了一種結(jié)合一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管和肖特基二極管在輕摻雜半導(dǎo)體襯底組合上的集成結(jié)構(gòu)，其特征在于，包括a)多個(gè)形成在襯底組合中的溝槽，沿襯底組合的整體縱方向延伸，在所述多個(gè)溝槽之間構(gòu)成多個(gè)臺(tái)面結(jié)構(gòu)，每個(gè)溝槽都用導(dǎo)電材料填充，并且通過一薄層的電介質(zhì)材料與溝槽壁分開，形成一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)山)兩個(gè)導(dǎo)電類型與襯底組合相反的具有第一導(dǎo)電類型的摻雜本體區(qū)形成在每個(gè)臺(tái)面結(jié)構(gòu)中，所述的兩個(gè)摻雜本體區(qū)之間被襯底組合的一個(gè)裸露部分分開，在每個(gè)摻雜本體區(qū)構(gòu)成一個(gè)接觸溝槽，沿襯底組合的縱深方向部分延伸；c) 一對(duì)具有第二導(dǎo)電類型的摻雜源極區(qū)形成在每個(gè)摻雜本體區(qū)內(nèi)，這對(duì)摻雜源極區(qū)位于每個(gè)接觸溝槽附近的對(duì)邊上；以及d) —個(gè)含有肖特基勢(shì)壘金屬的肖特基二極管，肖特基勢(shì)壘金屬形成在兩個(gè)摻雜本體區(qū)的每個(gè)接觸溝槽中，在肖特基勢(shì)壘金屬和將兩個(gè)摻雜本體區(qū)分開的襯底組合裸露部分的裸露在接觸溝槽中的垂直側(cè)壁之間的交界處形成一個(gè)肖特基結(jié)。本發(fā)明的另一個(gè)方面在于，提出了一種用于制備結(jié)合一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管和肖特基二極管在輕摻雜半導(dǎo)體襯底組合上的集成結(jié)構(gòu)的方法，其特征在于，包括a)在襯底組合中制備多個(gè)溝槽，并且沿襯底組合的整體縱深方向延伸，在所述多個(gè)溝槽之間構(gòu)成多個(gè)臺(tái)面結(jié)構(gòu)；b)用導(dǎo)電材料填充每個(gè)溝槽，與溝槽壁通過一薄層電介質(zhì)材料分開，構(gòu)成一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)；c)在每個(gè)臺(tái)面結(jié)構(gòu)中制備兩個(gè)導(dǎo)電類型與每個(gè)臺(tái)面結(jié)構(gòu)內(nèi)的襯底相反的具有第一導(dǎo)電類型的摻雜本體區(qū)，襯底組合的裸露部分將兩個(gè)摻雜本體區(qū)分開，在每個(gè)摻雜本體區(qū)形成一個(gè)接觸溝槽，沿襯底組合的一部分縱深方向延伸；d)在每個(gè)摻雜本體區(qū)內(nèi)，制備一對(duì)具有第二導(dǎo)電類型的摻雜源極區(qū)，這對(duì)摻雜源極區(qū)位于每個(gè)接觸溝槽附近的對(duì)邊上；并且e)在兩個(gè)摻雜本體區(qū)的每個(gè)接觸溝槽內(nèi)，制備含有肖特基勢(shì)壘金屬的肖特基二極管，在肖特基勢(shì)壘金屬和將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的裸露在接觸溝槽中的垂直側(cè)壁之間的交界處，肖特基勢(shì)壘金屬形成一個(gè)肖特基結(jié)。閱讀以下詳細(xì)說明并參照附圖之后，本發(fā)明的這些和其他的特點(diǎn)和優(yōu)勢(shì)，對(duì)于本領(lǐng)域的技術(shù)人員而言，無疑將顯而易見。


圖I是現(xiàn)有技術(shù)的集成結(jié)構(gòu)的剖面示意圖。、
圖2是供選用的現(xiàn)有技術(shù)的集成結(jié)構(gòu)的剖面示意圖。圖3是供選用的現(xiàn)有技術(shù)的集成結(jié)構(gòu)的剖面示意圖。圖4A是依據(jù)本發(fā)明的實(shí)施例，一種集成結(jié)構(gòu)的三維示意圖。圖4B是沿圖4A的B-B’線的剖面示意圖。圖4C是沿圖4A的C-C’面的剖面示意圖。圖5A是依據(jù)本發(fā)明的實(shí)施例，一種供選用的集成結(jié)構(gòu)的三維示意圖。圖5B是沿圖5A的B-B’面的剖面示意圖。圖5C是沿圖5A的C-C’面的剖面示意圖。圖6A是依據(jù)本發(fā)明的實(shí)施例，一種供選用的集成結(jié)構(gòu)的三維示意圖。 圖6B是沿圖6A的B_B’面的剖面示意圖。圖6C是沿圖6A的C-C’面的剖面示意圖。圖7是依據(jù)本發(fā)明的另一個(gè)可選實(shí)施例，一供選用的集成結(jié)構(gòu)的剖面示意圖。圖8A-8C表示根據(jù)本發(fā)明的實(shí)施例，按圖4A-4C所示類型的集成結(jié)構(gòu)的一個(gè)制造實(shí)例。
具體實(shí)施例方式以下結(jié)合附圖，通過詳細(xì)說明較佳的具體實(shí)施例，對(duì)本發(fā)明做進(jìn)一步闡述。依據(jù)本發(fā)明的實(shí)施例，該集成結(jié)構(gòu)可以利用現(xiàn)有技術(shù)中圖3所示集成結(jié)構(gòu)的多項(xiàng)優(yōu)勢(shì)，同時(shí)也避免了該特殊結(jié)構(gòu)繁瑣的制備工藝。圖4A-4C表示依據(jù)本發(fā)明的一個(gè)實(shí)施例，含有MOSFET器件和肖特基二極管的集成結(jié)構(gòu)400的不同視圖。圖4A表示集成結(jié)構(gòu)400前部的三維視圖。圖4B表示集成結(jié)構(gòu)400沿平面B-B’的剖面圖。圖4C表示集成結(jié)構(gòu)400沿平面C-C’的剖面圖。集成結(jié)構(gòu)400含有一個(gè)或多個(gè)MOSFET器件，以及一個(gè)或多個(gè)肖特基二極管，它們可以并聯(lián)起來，構(gòu)成功率M0SFET。集成結(jié)構(gòu)400內(nèi)建于襯底401上。作為示例，但不作為局限，襯底可以由以下材料制成硅、二氧化硅、氧化鋁、藍(lán)寶石、鍺、砷化鎵(GaAs)、硅或鍺的合金、磷化銦(InP)或可以沉積在電子器件(例如晶體管、二極管等)上的任何其他材料。作為示例，但不作為局限，可以重?fù)诫s襯底401，構(gòu)成n+型襯底?？蛇x外延層403生長(zhǎng)在襯底上，以便于在集成結(jié)構(gòu)400上制備電子器件。作為示例，但不作為局限，外延層403可以是n型外延層。外延層403可以輕摻雜以便承載較高的器件擊穿電壓，但這樣做會(huì)增大器件的內(nèi)部阻抗。各種襯底401和外延層403的組合在下文中將統(tǒng)稱為組合襯底。然后，在外延層403以及襯底401中形成多個(gè)溝槽407。如圖4B所示，每個(gè)溝槽407都沿襯底401和外延層403的整個(gè)縱深方向延伸。用導(dǎo)電材料411填充溝槽407，溝槽407通過一個(gè)薄層的電介質(zhì)材料409，與溝槽壁分離。填充每個(gè)溝槽的導(dǎo)電材料411，作為每個(gè)MOSFET器件的柵極區(qū)。作為示例，但不作為局限，導(dǎo)電材料可以是多晶硅，電介質(zhì)材料可以是二氧化硅。每對(duì)溝槽407定義它們之間的一個(gè)臺(tái)面結(jié)構(gòu)408。在每個(gè)臺(tái)面結(jié)構(gòu)408中，制備兩個(gè)摻雜的本體區(qū)405、405’，它們的導(dǎo)電類型與襯底401或外延層403不同。作為示例，但不作為局限，摻雜的本體區(qū)405、405’可以為p_型本體區(qū)。如圖4A所不,外延層403的未摻雜P-型部分將兩個(gè)摻雜的本體區(qū)405、405’分開。盡管圖中沒有表示出，但仍要注意的是，外延層403是任選的，因此在本發(fā)明的其他實(shí)施例中，襯底401的未摻雜P-型部分可以取代外延層，將兩個(gè)摻雜的本體區(qū)405、405’分開。在每個(gè)摻雜的本體區(qū)405、405’中，制備一對(duì)摻雜的源極區(qū)413，其導(dǎo)電類型與摻雜的本體區(qū)不同。作為示例，但不作為局限，如果本體區(qū)405、405’為摻雜的p型，那么摻雜的源極區(qū)413可以為n+型源極區(qū)。襯底401構(gòu)成每個(gè)MOSFET器件的漏極區(qū)。因此，每個(gè)MOSFET器件都含有一個(gè)帶溝槽的柵極411、一個(gè)本體區(qū)405位于帶溝槽的柵極411的兩側(cè)，兩個(gè)源極區(qū)413嵌于本體區(qū)405中鄰近帶溝槽的柵極409的對(duì)邊，襯底401作為漏極。接觸溝槽415形成在本體區(qū)405中。接觸溝槽415沿襯底401和外延層403的縱深方向部分延伸，在本體區(qū)405、405’和將兩個(gè)本體區(qū)405、405’分開的外延層403之間的界面處截止。每個(gè)接觸溝槽415都使將兩個(gè)摻雜的本體區(qū)405、405’分開的外延層403的垂直側(cè)壁裸露出來。肖特基二極管沿該垂直側(cè)壁形成。盡管沒有表示出來，但仍要注意的是，在沒有外延層的集成結(jié)構(gòu)中，裸露的垂直側(cè)壁是指襯底的側(cè)壁。
肖特基二極管包括肖特基勢(shì)壘金屬417，肖特基勢(shì)壘金屬417在每個(gè)接觸溝槽內(nèi)，沿接觸溝槽415末端的每個(gè)裸露的垂直側(cè)壁形成。為了解釋說明，在圖4A中的接觸溝槽415中并沒有表示出肖特基勢(shì)壘金屬，而圖4B和圖4C表示的肖特基勢(shì)壘金屬417與MOSFET器件集成，填滿了側(cè)壁。肖特基勢(shì)壘金屬417構(gòu)成肖特基二極管的陽(yáng)極，外延層403裸露的垂直側(cè)壁構(gòu)成肖特基二極管的陰極。肖特基結(jié)418位于肖特基勢(shì)壘金屬417和外延層403裸露的垂直側(cè)壁之間的交界處。絕緣物420 (例如含有硼酸的硅玻璃(BPSG))可以覆蓋柵極區(qū)411和外延層403的上表面，同時(shí)使源極區(qū)413的上表面部分裸露出來(未不出)。源極金屬422可以連接到源極區(qū)413以及勢(shì)壘金屬417上。另一種導(dǎo)電類型的垂直屏蔽區(qū)419可以形成在每個(gè)摻雜的本體區(qū)405中。作為示例，但不作為局限，摻雜的屏蔽區(qū)419可以為p+型摻雜區(qū)。摻雜的屏蔽區(qū)419可以沿壁415的底面，在襯底401和外延層403的縱深方向延伸至少超過肖特基結(jié)418，同時(shí)包圍著接觸溝槽415的底部拐角。摻雜的屏蔽區(qū)419也可以延伸到將兩個(gè)摻雜的本體區(qū)405分開的外延層403裸露的垂直側(cè)壁的底部，如圖4C所示。這個(gè)摻雜的屏蔽區(qū)419在肖特基結(jié)418處，構(gòu)成P-N結(jié)，用于夾斷肖特基接頭下方的通道區(qū)，防止從正向偏壓向反向偏壓切換時(shí)產(chǎn)生的巨大的反向漏電流。圖4A-C所示的結(jié)構(gòu)具有許多優(yōu)于原有技術(shù)的優(yōu)勢(shì)。雖然肖特基二極管獨(dú)立于溝槽MOSFET，但是并不需要為制備肖特基二極管專門在MOSFET之間分配專用區(qū)域。而是肖特基二極管內(nèi)建于為MOSFET器件指定的區(qū)域中。此外，沿外延層403的裸露部分裸露的垂直側(cè)壁，形成肖特基結(jié)418，從而使肖特基有效地利用了表面區(qū)域。而且，由于所形成的肖特基結(jié)沿著外延層403裸露部分的垂直側(cè)壁，因此填裝有肖特基勢(shì)壘金屬的接觸溝槽415無需延伸超過本體區(qū)405、405’的深度。從而降低了集成結(jié)構(gòu)400的復(fù)雜性，以及制備集成結(jié)構(gòu)400所需的總的工藝步驟。最后，肖特基二極管受到了來自于摻雜的屏蔽區(qū)405、419以及帶溝槽的柵極411的雙重保護(hù)，不會(huì)在開關(guān)時(shí)產(chǎn)生大的漏電流。集成結(jié)構(gòu)400的多種可選結(jié)構(gòu)變化都在本發(fā)明的實(shí)施例范圍內(nèi)。圖5A-5C表示依據(jù)本發(fā)明的實(shí)施例，集成結(jié)構(gòu)500的多個(gè)示意圖，集成結(jié)構(gòu)500含有MOSFET器件和肖特基二極管。圖5A表示集成結(jié)構(gòu)500的正面三維視圖。圖5B表示集成結(jié)構(gòu)500的一部分沿線B-B’的剖面圖。圖5C表示集成結(jié)構(gòu)500的一部分沿線C-C’的剖面圖。為了解釋說明，接觸溝槽415在圖5A中表示為空的，而圖5B和5C表示肖特基勢(shì)壘金屬417與MOSFET器件集成，并且填滿了接觸溝槽415。圖5A-5C中的集成結(jié)構(gòu)500的結(jié)構(gòu)除了稍有修正之外，其他都與圖4A-4C所示的集成結(jié)構(gòu)400類似。在圖5A-5C所示的集成結(jié)構(gòu)500中，一個(gè)額外的摻雜屏蔽區(qū)521形成在外延層403的裸露部分的頂面上，以便為肖特基二極管提供額外的反向漏電流屏蔽。作為示例，但不作為局限，額外的摻雜屏蔽區(qū)521可以是一個(gè)P-型額外的摻雜屏蔽區(qū)521。圖5A-5C所示的集成結(jié)構(gòu)500與圖4A-4C相比，同樣保持了優(yōu)于原有技術(shù)的優(yōu)勢(shì)。雖然肖特基二極管獨(dú)立于溝槽M0SFET，但是并不需要為制備肖特基二極管專門在MOSFET之間分配專用區(qū)域。而是肖特基二極管內(nèi)建于為MOSFET器件指定的區(qū)域中。此外，沿外延層403的裸露部分裸露的垂直側(cè)壁，形成肖特基結(jié)418，從而使肖特基有效地利用了表面區(qū)域。而且，由于所形成的肖特基結(jié)沿著外延層403裸露部分的垂直側(cè)壁，因此填裝有肖特基勢(shì)壘金屬的接觸溝槽415無需延伸超過本體區(qū)405、405’的深度。從而降低了集成結(jié)構(gòu)500的復(fù)雜性，以及制備集成結(jié)構(gòu)500所需的總的工藝步驟。最后，肖特基二極管受到了來自于摻雜的屏蔽區(qū)419、額外的摻雜屏蔽區(qū)521以及帶溝槽的柵極411的三重保護(hù)，而非雙重保 護(hù)，在開關(guān)時(shí)不會(huì)產(chǎn)生大的漏電流。圖6A-6C表示依據(jù)本發(fā)明的實(shí)例，含有MOSFET器件和肖特基二極管集成結(jié)構(gòu)600的多個(gè)示意圖。圖6A表示集成結(jié)構(gòu)600的正面三維視圖。圖6B表示集成結(jié)構(gòu)600的一部分沿線B-B’的剖面圖。圖6C表示集成結(jié)構(gòu)600的一部分沿線C-C’的剖面圖。為了方便解釋說明，接觸溝槽415在圖6A中表示為空的，而圖6B和6C表示肖特基勢(shì)壘金屬417與MOSFET器件集成，并且填滿了接觸溝槽415。圖6A-6C中的集成結(jié)構(gòu)600的結(jié)構(gòu)除了稍有修正之外，其他都與圖4A-4C所示的集成結(jié)構(gòu)400類似。在圖6A-6C所示的集成結(jié)構(gòu)600中，摻雜屏蔽區(qū)619沿接觸溝槽415的側(cè)壁形成，沿?fù)诫s本體區(qū)405的縱深方向延伸。摻雜屏蔽區(qū)619延伸到外延層403的一部分垂直側(cè)壁中，沿外延層403的垂直側(cè)壁的長(zhǎng)度延伸，如圖6B和6C所示。作為示例，但不作為局限，摻雜屏蔽區(qū)619可以是一個(gè)p+型摻雜屏蔽區(qū)。圖6A-6C所示的集成結(jié)構(gòu)600與圖4A-4C相比，同樣保持了優(yōu)于原有技術(shù)的優(yōu)勢(shì)。雖然肖特基二極管獨(dú)立于溝槽M0SFET，但是并不需要為制備肖特基二極管專門在MOSFET之間分配專用區(qū)域。而是肖特基二極管內(nèi)建于為MOSFET器件指定的區(qū)域中。此外，沿外延層403的裸露部分裸露的垂直側(cè)壁，形成肖特基結(jié)418，從而使肖特基有效地利用了表面區(qū)域。而且，由于所形成的肖特基結(jié)沿著外延層403裸露部分的垂直側(cè)壁，因此填裝有肖特基勢(shì)壘金屬的接觸溝槽415無需延伸超過本體區(qū)405、405’的深度上方。從而降低了集成結(jié)構(gòu)600的復(fù)雜性，以及制備集成結(jié)構(gòu)600所需的總的工藝步驟。最后，肖特基二極管受到了來自于摻雜的屏蔽區(qū)619以及帶溝槽的柵極411的雙重保護(hù)，在開關(guān)時(shí)不會(huì)產(chǎn)生大的漏電流。依據(jù)另一個(gè)可選實(shí)例，結(jié)型勢(shì)壘肖特基和MOSFET器件可以集成在不同的相鄰臺(tái)面結(jié)構(gòu)中。圖7表示一種具有該結(jié)構(gòu)的器件700的示例。器件700在下方的襯底701上含有一個(gè)外延層703。用相同導(dǎo)電類型的摻雜物摻雜襯底和外延層。本體區(qū)705形成在外延層703的上部，用導(dǎo)電類型與外延層相反的摻雜物摻雜本體區(qū)705。形成在臺(tái)面結(jié)構(gòu)中的深溝槽容納了柵極711和柵極絕緣物。柵極711可以通過絕緣物720實(shí)現(xiàn)電絕緣。用導(dǎo)電類型與本體區(qū)705相反的摻雜物摻雜源極區(qū)713，源極區(qū)713可以形成在柵極溝槽一側(cè)附近的外延層最上面的部分。接觸溝槽可以形成在每個(gè)柵極711的任意一側(cè)。接觸溝槽形成在源極區(qū)713附近的柵極711的一邊上，從而使源極區(qū)位于接觸溝槽和柵極之間。本體接觸區(qū)721可以形成在接觸溝槽底部附近的外延層703中。位于鄰近的柵極溝槽之間的臺(tái)面結(jié)構(gòu)上的接觸溝槽，容納了肖特基二極管的勢(shì)壘金屬717?？梢杂酶采w著源極區(qū)713和絕緣物720的源極金屬填充接觸溝槽。摻雜屏蔽區(qū)719可以形成在肖特基溝槽底部附近的外延層中。摻雜屏蔽區(qū)719可以用導(dǎo)電類型與外延層703相反的摻雜物摻雜。與之類似，二極管溝槽頂部附近的摻雜屏蔽區(qū)719’在溝槽的任一側(cè)，可以選擇用導(dǎo)電類型與外延層703相反的摻雜物摻雜。沿淺溝槽的側(cè)壁形成肖特基二極管區(qū)718。盡管MOSFET和肖特基二極管并不沿同一個(gè)臺(tái)面結(jié)構(gòu)，但是器件700的結(jié)構(gòu)仍然具 有許多優(yōu)勢(shì)。例如，肖特基二極管溝槽獨(dú)立于用于制備MOSFET和二極管接觸區(qū)719的溝槽，不需要比本體結(jié)更深。此外，根據(jù)接觸溝槽的頻率，可以調(diào)節(jié)肖特基區(qū)域。而且，器件700中的肖特基二極管具有雙重屏蔽的優(yōu)勢(shì)——鑒于接觸溝槽和屏蔽區(qū)719和719’。器件700的結(jié)構(gòu)可能有很高的串聯(lián)肖特基電阻，但是如果肖特基區(qū)域中的臺(tái)面結(jié)構(gòu)寬度較寬的話，就會(huì)克服該缺點(diǎn)。然而，溝槽較寬會(huì)限制按比例縮小器件尺寸的能力，并且降低溝槽屏蔽。當(dāng)所有的因素都在考慮范圍之內(nèi)時(shí)，肖特基區(qū)域較大的可調(diào)性，獨(dú)立于肖特基溝槽，以及雙重屏蔽的重要性可以超越其他的考慮因素。利用標(biāo)準(zhǔn)處理技術(shù)，將用于限定所需結(jié)構(gòu)的一個(gè)或多個(gè)掩膜，根據(jù)需要稍作變化，就可以制備上述集成結(jié)構(gòu)。作為示例，但不作為局限，制備該結(jié)構(gòu)可以從重?fù)诫s襯底401開始，輕摻雜的403外延層形成在重?fù)诫s襯底401上，如圖8A所示?？梢杂孟喾吹膶?dǎo)電類型摻雜外延層403 (例如穿過正確配置的掩膜利用離子植入)，形成本體區(qū)405、405’，并且限定含有外延層403裸露部分的臺(tái)面結(jié)構(gòu)408，如圖8B所示。溝槽407的制備可以在這種摻雜之前或之后進(jìn)行，并且布滿了絕緣物409。溝槽407中未被絕緣物409占據(jù)的部分，可以用導(dǎo)電材料411(例如多晶硅)填充，以限定柵極電極，如圖SC所示。通過合適的掩膜，本體區(qū)405、405’所選部分的額外摻雜，可以構(gòu)成源極區(qū)413。接觸溝槽415的制備可以在制備源極區(qū)413之前或之后進(jìn)行，例如通過適當(dāng)配置的接觸掩膜的刻蝕。通過適當(dāng)配置的掩膜進(jìn)一步刻蝕，可以在接觸溝槽415的底部或邊緣處的每個(gè)摻雜本體區(qū)405、405’內(nèi)，形成肖特基二極管的摻雜屏蔽區(qū)419。勢(shì)壘金屬可以布滿接觸溝槽415。柵極電極411以及外延層403的裸露部分可以用絕緣物(例如氧化物)覆蓋，保留開口處，通過開口，源極金屬可以接觸源極區(qū)413，并且填充接觸溝槽415的剩余部分。本發(fā)明示例提供的集成結(jié)構(gòu)具有比原有結(jié)構(gòu)簡(jiǎn)單、低制造成本和避免形成大的逆泄露電流的明顯優(yōu)勢(shì)。盡管已經(jīng)參照具體的較佳示例，對(duì)本發(fā)明做了詳細(xì)介紹，但是仍然可能存在其他示例。因此，所附的權(quán)利要求書的意圖及范圍，不應(yīng)局限于文中的較佳示例。相反地，本發(fā)明的范圍應(yīng)由所附的權(quán)利要求書及其全部等效內(nèi)容決定。除非特別聲明，否則本說明書中的所有可選件(包括任意附加的權(quán)利要求、摘要以及附圖)都可以用目的相同、等價(jià)或類似的可選件代替。因此，除非特別聲明，所述的每個(gè)可選件僅僅是一系列等價(jià)或類似可選件的其中之一。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。在權(quán)利要求中，不定冠詞“一個(gè)”或“一種”都指內(nèi)容中的一個(gè)或多個(gè)項(xiàng)目的數(shù)量。權(quán)利要求
1.一種結(jié)合一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管和肖特基二極管在輕摻雜半導(dǎo)體襯底組合上的集成結(jié)構(gòu)，其特征在于，包括 a)多個(gè)形成在襯底組合中的溝槽，沿襯底組合的整體縱方向延伸，在所述多個(gè)溝槽之間構(gòu)成多個(gè)臺(tái)面結(jié)構(gòu)，每個(gè)溝槽都用導(dǎo)電材料填充，并且通過一薄層的電介質(zhì)材料與溝槽壁分開，形成一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)； b)兩個(gè)導(dǎo)電類型與襯底組合相反的具有第一導(dǎo)電類型的摻雜本體區(qū)形成在每個(gè)臺(tái)面結(jié)構(gòu)中，所述的兩個(gè)摻雜本體區(qū)之間被襯底組合的一個(gè)裸露部分分開，在每個(gè)摻雜本體區(qū)構(gòu)成一個(gè)接觸溝槽，沿襯底組合的縱深方向部分延伸； c)一對(duì)具有第二導(dǎo)電類型的摻雜源極區(qū)形成在每個(gè)摻雜本體區(qū)內(nèi)，這對(duì)摻雜源極區(qū)位于每個(gè)接觸溝槽附近的對(duì)邊上；以及 d)一個(gè)含有肖特基勢(shì)壘金屬的肖特基二極管，肖特基勢(shì)壘金屬形成在兩個(gè)摻雜本體區(qū)的每個(gè)接觸溝槽中，在肖特基勢(shì)壘金屬和將兩個(gè)摻雜本體區(qū)分開的襯底組合裸露部分的裸露在接觸溝槽中的垂直側(cè)壁之間的交界處形成一個(gè)肖特基結(jié)。
2.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，還包括一個(gè)具有第一導(dǎo)電類型的摻雜屏蔽區(qū)，形成在每個(gè)所述的摻雜本體區(qū)中，所述的摻雜屏蔽區(qū)沿?fù)诫s本體區(qū)的整體縱深方向延伸到將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的一部分裸露在接觸溝槽中的垂直側(cè)壁中。
3.如權(quán)利要求2所述的集成結(jié)構(gòu)，其特征在于，所述的摻雜屏蔽區(qū)為重?fù)诫s。
4.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，所述的襯底組合是一個(gè)襯底。
5.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，所述的襯底組合是一個(gè)具有外延層形成在上面的襯底。
6.如權(quán)利要求5所述的集成結(jié)構(gòu)，其特征在于，將兩個(gè)摻雜本體區(qū)分開的所述的襯底組合裸露部分是外延層。
7.如權(quán)利要求2所述的集成結(jié)構(gòu)，其特征在于，所述的摻雜屏蔽區(qū)包圍著摻雜本體區(qū)內(nèi)形成的接觸溝槽的所有的底部拐角，并且延伸到襯底組合裸露部分裸露在接觸溝槽中的垂直側(cè)壁的底部中。
8.如權(quán)利要求6所述的集成結(jié)構(gòu)，其特征在于，還包括一個(gè)具有第一導(dǎo)電類型的額外的摻雜屏蔽區(qū)，形成在將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的頂面中。
9.如權(quán)利要求2所述的集成結(jié)構(gòu)，其特征在于，所述的摻雜屏蔽區(qū)沿本體區(qū)形成的接觸溝槽的整體寬度或長(zhǎng)度延伸，摻雜屏蔽區(qū)也形成在襯底組合裸露部分的一部分裸露在接觸溝槽中的垂直側(cè)壁中，摻雜屏蔽區(qū)沿裸露的垂直側(cè)壁的整體長(zhǎng)度延伸。
10.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，所述的第一導(dǎo)電類型為p型。
11.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，所述的第二導(dǎo)電類型為n型。
12.如權(quán)利要求I所述的集成結(jié)構(gòu)，其特征在于，所述的肖特基二極管和所述的一個(gè)或多個(gè)MOSFET器件集成在不同的鄰近臺(tái)面結(jié)構(gòu)中。
13.一種用于制備結(jié)合一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管和肖特基二極管在輕摻雜半導(dǎo)體襯底組合上的集成結(jié)構(gòu)的方法，其特征在于，包括 a)在襯底組合中制備多個(gè)溝槽，并且沿襯底組合的整體縱深方向延伸，在所述多個(gè)溝槽之間構(gòu)成多個(gè)臺(tái)面結(jié)構(gòu)；b)用導(dǎo)電材料填充每個(gè)溝槽，與溝槽壁通過一薄層電介質(zhì)材料分開，構(gòu)成一個(gè)或多個(gè)場(chǎng)效應(yīng)晶體管的柵極區(qū)； c)在每個(gè)臺(tái)面結(jié)構(gòu)中制備兩個(gè)導(dǎo)電類型與每個(gè)臺(tái)面結(jié)構(gòu)內(nèi)的襯底相反的具有第一導(dǎo)電類型的摻雜本體區(qū)，襯底組合的裸露部分將兩個(gè)摻雜本體區(qū)分開，在每個(gè)摻雜本體區(qū)形成一個(gè)接觸溝槽，沿襯底組合的一部分縱深方向延伸； d)在每個(gè)摻雜本體區(qū)內(nèi)，制備一對(duì)具有第二導(dǎo)電類型的摻雜源極區(qū)，這對(duì)摻雜源極區(qū)位于每個(gè)接觸溝槽附近的對(duì)邊上；并且 e)在兩個(gè)摻雜本體區(qū)的每個(gè)接觸溝槽內(nèi)，制備含有肖特基勢(shì)壘金屬的肖特基二極管，在肖特基勢(shì)壘金屬和將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的裸露在接觸溝槽中的垂直側(cè)壁之間的交界處，肖特基勢(shì)壘金屬形成一個(gè)肖特基結(jié)。
14.如權(quán)利要求13所述的方法，其特征在于，還包括在每個(gè)摻雜本體區(qū)內(nèi)制備具有第一導(dǎo)電類型的摻雜屏蔽區(qū)，摻雜屏蔽區(qū)沿?fù)诫s本體區(qū)的整體縱深方向延伸到將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的一部分裸露在接觸溝槽中的垂直側(cè)壁中。
15.如權(quán)利要求14所述的方法，其特征在于，所述的摻雜屏蔽區(qū)為重?fù)诫s。
16.如權(quán)利要求13所述的方法，其特征在于，所述的襯底組合是一個(gè)襯底。
17.如權(quán)利要求13所述的方法，其特征在于，所述的襯底組合是一個(gè)上方具有外延層的襯底。
18.如權(quán)利要求17所述的方法，其特征在于，將兩個(gè)摻雜本體區(qū)分開的所述的襯底組合的裸露部分為外延層。
19.如權(quán)利要求14所述的方法，其特征在于，所述的摻雜屏蔽區(qū)包圍著摻雜本體區(qū)內(nèi)形成的接觸溝槽的所有底部拐角，并且延伸到襯底組合的裸露部分裸露在接觸溝槽中的垂直側(cè)壁的底部中。
20.如權(quán)利要求14所述的方法，其特征在于，還包括在將兩個(gè)摻雜本體區(qū)分開的襯底組合的裸露部分的頂面內(nèi)，制備一個(gè)具有第一導(dǎo)電類型的額外摻雜屏蔽區(qū)。
21.如權(quán)利要求14所述的方法，其特征在于，摻雜屏蔽區(qū)沿本體區(qū)內(nèi)形成的接觸溝槽的側(cè)壁的整體寬度或長(zhǎng)度延伸，摻雜屏蔽區(qū)還形成在襯底組合裸露部分的一部分裸露在接觸溝槽中的垂直側(cè)壁中，摻雜屏蔽區(qū)沿裸露的垂直側(cè)壁的整體長(zhǎng)度延伸。
22.如權(quán)利要求13所述的方法，其特征在于，所述的第一導(dǎo)電類型為p型。
23.如權(quán)利要求13所述的方法，其特征在于，所述的第二導(dǎo)電類型為n型。
24.如權(quán)利要求13所述的方法，其特征在于，所述的肖特基二極管和所述的一個(gè)或多個(gè)MOSFET器件集成在不同的鄰近臺(tái)面結(jié)構(gòu)中。
全文摘要
本發(fā)明涉及一種在MOSFET器件中集成肖特基二極管的新方法，以及一種將場(chǎng)效應(yīng)晶體管和肖特基二極管組合在一起的集成結(jié)構(gòu)。其中，形成在襯底組合中的多個(gè)溝槽沿襯底組合的縱深方向延伸，并在多個(gè)溝槽之間構(gòu)成臺(tái)面結(jié)構(gòu)。用導(dǎo)電材料填充每個(gè)溝槽，與溝槽側(cè)壁通過電介質(zhì)材料分開，形成一個(gè)柵極區(qū)。每個(gè)臺(tái)面結(jié)構(gòu)中的兩個(gè)第一導(dǎo)電類型的本體區(qū)構(gòu)成勢(shì)阱，一部分位于襯底組合的縱深方向中。襯底組合的裸露部分將本體區(qū)分開。每個(gè)本體區(qū)中第二導(dǎo)電類型的源極區(qū)在每個(gè)勢(shì)阱附近的對(duì)邊上。每個(gè)勢(shì)阱中的肖特基勢(shì)壘金屬在交界處形成肖特基結(jié)，襯底組合的裸露部分裸露的垂直側(cè)壁將本體區(qū)分開。
文檔編號(hào)H01L27/06GK102738211SQ201210067439
公開日2012年10月17日 申請(qǐng)日期2012年3月5日 優(yōu)先權(quán)日2011年4月4日
發(fā)明者伍時(shí)謙, 安荷·叭剌, 蘇毅, 雷燮光 申請(qǐng)人:萬國(guó)半導(dǎo)體股份有限公司