專利名稱：半導(dǎo)體芯片和半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本文描述的實施例總體上涉及ー種半導(dǎo)體芯片和半導(dǎo)體器件。
背景技術(shù)：
在近來的諸如多芯片封裝(MCP)之類的半導(dǎo)體器件中，有效地將多個半導(dǎo)體芯片的堆疊用于實現(xiàn)更高的密度、更小的尺寸或者更低的外形(profile)。
在這類半導(dǎo)體器件中，穿硅過孔(via)作為ー種用于堆疊半導(dǎo)體芯片的技術(shù)已經(jīng)引起了關(guān)注。例如，在半導(dǎo)體是硅(Si)的情況下，穿硅過孔是在半導(dǎo)體襯底的主表面之間穿過的電極，它是半導(dǎo)體芯片的基礎(chǔ)元件。在制造這類半導(dǎo)體器件的過程中，為了提高產(chǎn)量并增加厚度方向上的集成密度，需要對半導(dǎo)體芯片進行減薄。例如，為了減小半導(dǎo)體芯片的外形，使用了研磨半導(dǎo)體襯底的背面ー側(cè)的技術(shù)。在切割減薄的半導(dǎo)體襯底時，為了抑制碎化和裂痕，使用了諸如激光切割或等離子體蝕刻之類的技木。然而，這類切割不是使用切割刀片的機械處理。因此，形成了相對光滑的切面。這降低了切面的金屬吸雜效果，附著到切面的金屬會擴散到半導(dǎo)體芯片中。這樣會劣化半導(dǎo)體器件的特性和可靠性。


圖IA和圖IB是根據(jù)第一實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的示意圖，圖IA是半導(dǎo)體芯片的示意性截面圖，圖IB是半導(dǎo)體芯片的背面一側(cè)的示意性平面圖；圖2是根據(jù)第一實施例的完整半導(dǎo)體芯片的正面一側(cè)的示意性平面圖；圖3是根據(jù)第一實施例的變型的半導(dǎo)體芯片的示意性截面圖；圖4A到4C是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意圖，圖4A是用于說明在半導(dǎo)體芯片的正面ー側(cè)上形成電路部和保護環(huán)結(jié)構(gòu)部的制造過程的示意性截面圖，圖4B是用于說明形成半導(dǎo)體芯片的通路孔(via hole)和第一溝槽的制造過程的示意性截面圖，及圖4C是背面ー側(cè)的示意性平面圖；圖5A和5B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖5A示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程，及圖5B示出了用于在通路孔中蝕刻絕緣層的制造過程；圖6A和6B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖6A示出了用于在半導(dǎo)體襯底的背面上和通路孔中形成導(dǎo)電層的制造過程，及圖6B示出了用于在通路孔中形成過孔的制造過程；圖7A和7B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖7A示出了用于在半導(dǎo)體襯底上執(zhí)行切割處理的制造過程，及圖7B示出了單片化的半導(dǎo)體芯片；圖8A是用于說明根據(jù)第一實施例的半導(dǎo)體芯片的功能的示意性截面圖；圖SB是用于說明根據(jù)第一實施例的半導(dǎo)體芯片的功能的示意性截面圖；圖9A和9B是根據(jù)第二實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的背面一側(cè)的示意性平面圖，圖9A是半導(dǎo)體芯片的背面一側(cè)的完整視圖，圖9B是圖9A的部分A的放大圖；圖IOA到IOC是根據(jù)第三實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的示意性截面圖，圖IOA是形成半導(dǎo)體芯片后的狀態(tài)的示意性截面圖，圖IOB示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程，及圖IOC示出了用于在通路孔和第一溝槽中形成阻擋金屬層的制造過程；
圖IlA和IlB是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖IlA示出了用于制備半導(dǎo)體襯底的制造過程，及圖IlB示出了用于在半導(dǎo)體襯底中形成通路孔和第一溝槽的制造過程；圖12A和12B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖12A示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程，及圖12B示出了用于在通路孔中形成阻擋金屬層的制造過程；圖13A和13B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖13A示出了用于在半導(dǎo)體襯底的通路孔中和正面ー側(cè)上形成導(dǎo)電層的制造過程，及圖13B示出了用于在通路孔中形成過孔的制造過程；圖14A和14B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖14A示出了用于在半導(dǎo)體襯底的正面ー側(cè)上形成元件部和保護環(huán)結(jié)構(gòu)部的制造過程，及圖14B示出了用于研磨半導(dǎo)體襯底的背面一側(cè)的制造過程；圖15A和15B是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖15A示出了用于在半導(dǎo)體襯底中形成通路孔和第一溝槽的制造過程，及圖15B示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程；圖16A和16B是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖，圖16A示出了用于在半導(dǎo)體襯底的通路孔中和正面ー側(cè)上形成導(dǎo)電層的制造過程，及圖16B示出了用于在通路孔中形成過孔的制造過程；圖17是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖；及圖18是根據(jù)第六實施例的半導(dǎo)體器件的示意性截面圖。
具體實施例方式根據(jù)ー個實施例，總的來說，半導(dǎo)體芯片包括半導(dǎo)體襯底、過孔和絕緣層。半導(dǎo)體襯底具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面。半導(dǎo)體襯底設(shè)有包括兀件和布線的電路部，以及在第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部。在從半導(dǎo)體襯底的第一主表面ー側(cè)延伸到第二主表面ー側(cè)的通路孔中設(shè)置了過孔。在從半導(dǎo)體襯底的第一主表面ー側(cè)延伸到第二主表面ー側(cè)的第一溝槽中設(shè)置了絕緣層。如在垂直于半導(dǎo)體襯底的第一主表面的方向上所觀察的，通路孔位于包括電路部的電路區(qū)域中，第一溝槽位于圍繞電路部且包括保護環(huán)結(jié)構(gòu)部的外圍區(qū)域中，第一溝槽在平行于第一主表面的方向上的寬度比通路孔在所述平行方向上的寬度窄。根據(jù)另ー個實施例，半導(dǎo)體器件包括半導(dǎo)體芯片。半導(dǎo)體芯片包括半導(dǎo)體襯底、過孔和絕緣層。半導(dǎo)體襯底具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面。半導(dǎo)體襯底設(shè)有包括元件和布線的電路部，以及在第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部。在從半導(dǎo)體襯底的第一主表面ー側(cè)延伸到第二主表面ー側(cè)的通路孔中設(shè)置了過孔。在從半導(dǎo)體襯底的第一主表面ー側(cè)延伸到第二主表面ー側(cè)的第一溝槽中設(shè)置了絕緣層。如在垂直于半導(dǎo)體襯底的第一主表面的方向上所觀察的，通路孔位于包括電路部的電路區(qū)域中，第一溝槽位于圍繞電路部且包括保護環(huán)結(jié)構(gòu)部的外圍區(qū)域中，第一溝槽在平行于第一主表面的方向上的寬度比通路孔在所述平行方向上的寬度窄。堆疊了兩個或多個所述半導(dǎo)體芯片。用密封樹脂來密封所述兩個或多個半導(dǎo)體芯片。下文中將參考附圖來說明各種實施例。
現(xiàn)在將參考附圖來說明實施例。在以下的說明中，以相似的參考標號來標記相似的元件，并適當(dāng)省略了曾經(jīng)說明過的元件的描述。(第一實施例)圖IA和圖IB是根據(jù)第一實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的示意圖。更具體地，圖IA是半導(dǎo)體芯片的示意性截面圖。圖IB是半導(dǎo)體芯片的背面一側(cè)的示意性平面圖。圖2是根據(jù)第一實施例的完整半導(dǎo)體芯片的正面一側(cè)的示意性平面圖。圖IA示出了圖IB的X-X’截面。圖IB示出了圖2中由A表示的部分的放大圖。根據(jù)第一實施例的半導(dǎo)體芯片IA容納在例如多芯片封裝型半導(dǎo)體器件中。如圖IA所不,半導(dǎo)體芯片IA包括半導(dǎo)體襯底12,具有正面(第一主表面)10和在正面10的相對側(cè)的背面(第二主表面)11。半導(dǎo)體襯底12例如是減薄的硅襯底。例如，通過研磨硅襯底的背面ー側(cè)，將硅襯底減薄。在半導(dǎo)體襯底12的正面10 —側(cè)上，半導(dǎo)體襯底12設(shè)有包括元件和布線的電路部13，以及圍繞電路部13的保護環(huán)結(jié)構(gòu)部14。在半導(dǎo)體襯底12上設(shè)置的電路部13包括例如，諸如晶體管和ニ極管的有源元件，和諸如電阻器和電容器的無源元件、連接這些元件的布線以及存儲單元?？梢栽诎雽?dǎo)體襯底12中形成在電路部13中形成的一些有源元件。電路部13中的布線例如是經(jīng)由層間絕緣膜而堆疊的。電路部13主要由布線所占據(jù)。在半導(dǎo)體襯底12上設(shè)置的保護環(huán)結(jié)構(gòu)部14包括例如，在層間絕緣膜中形成的導(dǎo)電保護環(huán)。圍繞電路部13設(shè)置了保護環(huán)結(jié)構(gòu)部14。因此，保護環(huán)在切割時抑制了半導(dǎo)體襯底12中破裂的出現(xiàn)，以及在切割后水分向電路部13中的擴散。如從正面(第一主表面)10 —側(cè)或背面(第二主表面)11 一側(cè)所觀察的，在半導(dǎo)體芯片IA中，將包括電路部13的區(qū)域稱為電路區(qū)域13a，將包括保護環(huán)結(jié)構(gòu)部14和圍繞電路區(qū)域13a的區(qū)域稱為外圍區(qū)域14a。半導(dǎo)體芯片IA進ー步包括在從半導(dǎo)體襯底12的正面10 —側(cè)延伸到背面11 ー側(cè)的通路孔21中的過孔20。在半導(dǎo)體襯底12中至少設(shè)置ー個通路孔21。此外，半導(dǎo)體芯片IA包括在從半導(dǎo)體襯底12的正面10 —側(cè)延伸到背面11 ー側(cè)的第一溝槽31中的絕緣層30。在半導(dǎo)體襯底12中設(shè)置至少ー個第一溝槽31。在過孔20與半導(dǎo)體襯底12之間設(shè)置了絕緣層32。絕緣層32是用于保持過孔20與半導(dǎo)體襯底12之間絕緣的隔離件。此外，在絕緣層32與過孔20之間設(shè)置了阻擋金屬層22。在相同的半導(dǎo)體襯底12中設(shè)置過孔20和絕緣層30。在第一實施例中，絕緣層32是第
一絕緣層，絕緣層30是第二絕緣層。如從垂直于半導(dǎo)體襯底12的正面10 (或背面11)的方向上所觀察的，在半導(dǎo)體芯片IA中，通路孔21位于電路區(qū)域13a中，第一溝槽31位于圍繞電路區(qū)域13a的外圍區(qū)域14a中(見圖1B)。第一溝槽31在平行于半導(dǎo)體襯底12的正面10的方向上(圖中X方向上)的寬度比通路孔21在該平行方向上的寬度窄。在此，將“寬度”定義為沿著圖IB的線X-X’的通路孔21的寬度或者第一溝槽31的寬度。對于第一溝槽31，也可以在總體上垂直于其縱向的方向上定義“寬度”。如從垂直于半導(dǎo)體襯底12的正面10 (或背面11)的方向上所觀察的，在半導(dǎo)體芯片IA中，第一溝槽31是連續(xù)的且類似于環(huán)形。以第一溝槽31圍繞電路區(qū)域13a。這樣，由第一溝槽31將半導(dǎo)體襯底12的電路區(qū)域13a與第一溝槽31外的半導(dǎo)體襯底12分隔?！さ谝粶喜?1可以是如所示的無端部的閉合環(huán)形溝槽，或者部分不連續(xù)的開環(huán)形溝槽。如從垂直于半導(dǎo)體襯底12的正面10 (或背面11)的方向上所觀察的，在半導(dǎo)體芯片IA中，環(huán)形第一溝槽31可以是單一的，或雙重的或者多重的。示例性地，圖2示出了雙重第ー溝槽31。也就是說，如從垂直于半導(dǎo)體襯底12的正面10的方向上所觀察的，在半導(dǎo)體襯底12中，在第一溝槽31中設(shè)置的絕緣層30外側(cè)，在圍繞前一第一溝槽31的另ー個第一溝槽31中進ー步設(shè)置了絕緣層30。半導(dǎo)體襯底12例如主要由硅(Si)構(gòu)成。過孔20的材料例如是銅(Cu)、鎢(W)、鎳(Ni)和多晶硅中的ー種。選擇絕緣層30、32的材料，以使得在其中的金屬擴散長度比在硅晶體中的金屬擴散長度短。例如，作為絕緣層30、32的材料的實例，選擇氮化硅(Si3N4),碳化硅(SiC)、碳氮化硅(SiCN)和ニ氧化硅(SiO2)中的至少ー個。阻擋金屬層22的材料例如是鈦(Ti)或者氮化鈦(TiN)。圖3是根據(jù)第一實施例的變型的半導(dǎo)體芯片的示意性截面圖。更具體地，圖3示出了半導(dǎo)體芯片的芯片邊緣區(qū)域的示意性截面圖。在半導(dǎo)體芯片IB中，在第一溝槽31中的絕緣層30的中心形成縫隙狀空間30s。然而，在半導(dǎo)體芯片IB中，用絕緣層30覆蓋第一溝槽31的側(cè)面31w。這種結(jié)構(gòu)的半導(dǎo)體芯片IB也包含在第一實施例中。通過將用于制造半導(dǎo)體芯片IA的過程作為實例來說明制造半導(dǎo)體芯片的過程。圖4A到4C是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意圖。更具體地，圖4A是用于說明在半導(dǎo)體芯片的正面ー側(cè)上形成電路部和保護環(huán)結(jié)構(gòu)部的制造過程的示意性截面圖。圖4B是用于說明形成半導(dǎo)體芯片的通路孔和第一溝槽的制造過程的示意性截面圖。圖4C是背面一側(cè)的示意性平面圖。圖4B示出了圖4C的X-X’截面。首先，如圖4A所示，在半導(dǎo)體襯底12的正面10—側(cè)上，形成包括元件和布線的電路部13和圍繞電路部13的保護環(huán)結(jié)構(gòu)部14。在此階段，半導(dǎo)體襯底12處于切割前的晶片狀態(tài)。通過研磨背面11 一側(cè)來減薄半導(dǎo)體襯底12。減薄的半導(dǎo)體襯底12由諸如玻璃板的支撐襯底來支撐。接下來，將半導(dǎo)體襯底12翻轉(zhuǎn)180度。于是，如圖4B和4C所示的，如在垂直于正面10(或背面11)的方向上所觀察的，在包括電路部13的電路區(qū)域13a的半導(dǎo)體襯底12中形成至少ー個通路孔21。此外，在包括保護環(huán)結(jié)構(gòu)部14且圍繞電路區(qū)域13a的外圍區(qū)域14a的半導(dǎo)體襯底12中形成至少ー個第一溝槽31。在此階段，從半導(dǎo)體襯底12的背面11朝向正面10，形成將部分電路部13向背面
11一側(cè)打開的至少ー個通路孔21。此外，從半導(dǎo)體襯底12的背面11朝向正面10，形成將部分保護環(huán)結(jié)構(gòu)部14向背面11 一側(cè)打開的至少ー個第一溝槽31。例如，從半導(dǎo)體襯底12的背面11 一側(cè)借助光刻エ藝和蝕刻エ藝來形成通路孔21和第一溝槽31。使第一溝槽31在平行于半導(dǎo)體襯底12的正面10的方向上(圖中X的方向上)的寬度比通路孔21在X方向上的寬度窄。此外，如圖IA和IB所示，形成第一溝槽31以便圍繞電路區(qū)域13a。圖5A和5B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面 圖。更具體地，圖5A示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程。圖5B示出了用于在通路孔中蝕刻絕緣層的制造過程。接下來，如圖5A所示，在半導(dǎo)體襯底12的背面11上、通路孔21中和第一溝槽31中共同形成由與絕緣層30、32相同材料構(gòu)成的絕緣膜33。例如，借助等離子體增強CVD(化學(xué)氣相沉積)來形成絕緣膜33，其提供了良好的階梯覆蓋。在此，通路孔21的寬度比第一溝槽31的寬度更寬。因此，通過適當(dāng)?shù)卣{(diào)整絕緣膜33的厚度，以絕緣膜33填充第一溝槽31的內(nèi)部，而不以絕緣膜33填充通路孔21的內(nèi)部。例如，在開始在半導(dǎo)體襯底12的背面11上、通路孔21中和第一溝槽31中共同形成絕緣膜33后，以絕緣膜33填充第一溝槽31的內(nèi)部。隨后，停止絕緣膜33的膜形成。這導(dǎo)致了一種結(jié)構(gòu)，在其中以絕緣膜33填充第一溝槽31的內(nèi)部，而不以絕緣膜33填充通路孔21的內(nèi)部。在通路孔21的側(cè)面21w上形成的絕緣膜33的厚度例如大約是第一溝槽31的寬度的一半。在形成絕緣膜33后，在通路孔21的側(cè)面21w上形成的絕緣膜33相當(dāng)于前述絕緣層32，嵌套在第一溝槽31中的絕緣膜33相當(dāng)于前述絕緣層30。接下來，如圖5B所示，通過諸如RIE(反應(yīng)離子蝕刻)之類的各向異性蝕刻，選擇性地去除在通路孔21的底面21b上沉積的絕緣膜33。必要時，去除在半導(dǎo)體襯底12的背面11上形成的絕緣膜33。這樣，在通路孔21的側(cè)面21w上設(shè)置絕緣層32。此外，在第一溝槽31中設(shè)置絕緣層30。圖6A和6B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖6A示出了用于在半導(dǎo)體襯底的背面上和通路孔中形成導(dǎo)電層的制造過程。圖6B示出了用于在通路孔中形成過孔的制造過程。接下來，如圖6A所示，通過濺射法在半導(dǎo)體襯底12的背面11上和通路孔21中形成阻擋金屬層22。隨后，在半導(dǎo)體襯底12的背面11上和通路孔21中，經(jīng)由阻擋金屬層22形成導(dǎo)電層23。例如，通過電解鍍覆方法或CVD來形成導(dǎo)電層23。已經(jīng)去除了沉積在通路孔21的底面21b上的絕緣膜33。因此，導(dǎo)電層23接觸到電路部13。接下來，如圖6B所示，借助CMP(化學(xué)機械拋光)去除在通路孔21以外形成的導(dǎo)電層23的多余部分和在半導(dǎo)體襯底22的背面11上形成的阻擋金屬層22的多余部分。這樣，在通路孔21中形成連接到電路部13的過孔20。圖7A和7B是用于說明制造根據(jù)第一實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖7A示出了用于在半導(dǎo)體襯底上執(zhí)行切割處理的制造過程。圖7B示出了單片化的半導(dǎo)體芯片。接下來，如圖7A所示，在半導(dǎo)體襯底12上執(zhí)行切割處理。在第一實施例中，為了避免半導(dǎo)體襯底12切割時的碎化和破裂，借助激光切割來分割半導(dǎo)體襯底12。例如，沿著切割線90，用激光91照射半導(dǎo)體襯底12。代替激光切割，也可以將等離子體蝕刻用于分割半導(dǎo)體襯底12。因此，將半導(dǎo)體襯底12單片化為半導(dǎo)體芯片1A。在圖7B中示出了這個狀態(tài)。隨后，將多個單片化的半導(dǎo)體芯片IA堆疊并用密封樹脂加以密封。這樣，形成了多芯片封裝型半導(dǎo)體器件(稍后說明)。在將熱固樹脂用作密封樹脂的情況下，在密封半導(dǎo)體芯片IA時對半導(dǎo)體芯片IA進行加熱。 取決于膜形成條件，可以在絕緣層30中產(chǎn)生前述縫隙狀空間30s。在此情況下，代替半導(dǎo)體芯片1A，形成了半導(dǎo)體芯片1B。圖8A和SB是用于說明根據(jù)第一實施例的半導(dǎo)體芯片的功能的示意性截面圖。圖8A示出了半導(dǎo)體芯片1A。圖8B示出了半導(dǎo)體芯片1B。在半導(dǎo)體芯片1A、IB中，以環(huán)形第一溝槽31圍繞電路部13。在半導(dǎo)體芯片IA中，在溝槽31中設(shè)置絕緣層30。在半導(dǎo)體芯片IB中，用絕緣層30覆蓋第一溝槽31的側(cè)面31w0保護環(huán)結(jié)構(gòu)部14包括金屬保護環(huán)。因此，如果沿著切割線90來切割半導(dǎo)體襯底12，保護環(huán)的金屬成分會附著到切面85上。附著的金屬會充當(dāng)雜質(zhì)金屬源。借助激光切割或等離子體蝕刻來形成切面85。這個切割不是使用切割刀片的機械切割處理。因此，將切面85形成為相對光滑的表面。這樣，切面85會不具有足夠的功能來對雜質(zhì)金屬進行吸雜。于是，如上所述，保護環(huán)中的金屬成分可以附著到切面85上。然而，在半導(dǎo)體芯片1A、1B中，在切割后，即使對半導(dǎo)體芯片進行加熱或半導(dǎo)體芯片自身的溫度増大了，絕緣層30也抑制雜質(zhì)金屬熱擴散到半導(dǎo)體芯片中。更具體地，以箭頭d示出雜質(zhì)金屬的擴散。如箭頭d所示，絕緣層30充當(dāng)阻擋金屬層，以抑制雜質(zhì)金屬熱擴散到半導(dǎo)體芯片中。因此，在半導(dǎo)體芯片1A、1B中，不太可能出現(xiàn)特性劣化和可靠性降低。此外，絕緣層30的材料是氮化硅(Si3N4)、碳化硅(SiC)、碳氮化硅(SiCN)和ニ氧化硅(SiO2)中的至少ー種。這種材料的線性膨脹系數(shù)小于構(gòu)成過孔20的材料(例如，銅(Cu))的線性膨脹系數(shù)。如果將由銅(Cu)制成的金屬層嵌套在第一溝槽31中，就使得在金屬層的線性膨脹系數(shù)與半導(dǎo)體襯底12的線性膨脹系數(shù)之間的差變大。這樣，當(dāng)堆疊半導(dǎo)體芯片或用密封樹脂進行密封時，將過多的應(yīng)カ施加到半導(dǎo)體芯片。這在半導(dǎo)體芯片中產(chǎn)生了破裂或者使半導(dǎo)體芯片自身變形。與此相反，在半導(dǎo)體芯片1A、1B中，在第一溝槽31中設(shè)置絕緣層30。在絕緣層30的線性膨脹系數(shù)與半導(dǎo)體襯底12的線性膨脹系數(shù)之間的差小于在金屬層的線性膨脹系數(shù)與半導(dǎo)體襯底12的線性膨脹系數(shù)之間的差。這樣，堆疊半導(dǎo)體芯片1A、1B或用密封樹脂進行密封時，釋放了應(yīng)力。因此，半導(dǎo)體芯片1A、1B不太傾向于破裂。此外，半導(dǎo)體芯片1A、1B不太傾向于變形。在半導(dǎo)體芯片1A、1B中，在通路孔21中的側(cè)面21w上形成絕緣層32的同時，在第ー溝槽31中形成絕緣層30。這是可以實現(xiàn)的，因為第一溝槽31的寬度比通路孔21的寬度窄。換句話說，在半導(dǎo)體芯片1A、1B中，可以使絕緣層30的面積與整個芯片面積的比值更低。結(jié)果，在半導(dǎo)體芯片1A、1B中，可以增大電路部13的面積比。如果用金屬層填充第一溝槽31的內(nèi)部，在這個金屬層與第一溝槽31之間就需要阻擋金屬層。這個阻擋金屬層對于避免金屬層中的金屬成分擴散到半導(dǎo)體襯底中是必要的部件。因此，不可避免地使得第一溝槽31的寬度更寬。這限制了電路部13的面積比的增大。另ー方面，第一溝槽31中的金屬層會由于從芯片外部吸收的水分而性能降低。結(jié)果，第一溝槽中的金屬層自身可以充當(dāng)雜質(zhì)金屬源。 與此相反，在半導(dǎo)體芯片1A、1B中，在第一溝槽31中形成絕緣層30。這樣，第一溝槽31中的材料不充當(dāng)雜質(zhì)金屬源。因此，根據(jù)第一實施例，形成了具有良好特性和高可靠性的半導(dǎo)體芯片。(第二實施例)圖9A和9B是根據(jù)第二實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的背面一側(cè)的示意性平面圖。更具體地，圖9A是半導(dǎo)體芯片的背面一側(cè)的完整視圖。圖9B是圖9A的部分A的放大圖。如在垂直于半導(dǎo)體襯底12的正面10的方向上所觀察的，在半導(dǎo)體芯片2中，外圍區(qū)域14a的半導(dǎo)體襯底12包括部分31s，在此，電路區(qū)域13a —側(cè)上的半導(dǎo)體襯底12與電路區(qū)域13a的相對側(cè)上的半導(dǎo)體襯底12跨越(across)第一溝槽31相連接。就是說，在半導(dǎo)體芯片2中，圍繞電路區(qū)域13a的第一溝槽31是不連續(xù)的。這個不連續(xù)部分構(gòu)成部分31s0在半導(dǎo)體芯片2中，部分31s夾在第一溝槽31的第一端部31a與第一溝槽31的第二端部31b之間。在部分31s中，第一溝槽31的第一端部31a與第一溝槽31的第二端部31b彼此相対。在半導(dǎo)體芯片2中，第二溝槽35進ー步從第一端部31a或者第二端部31b延伸。第一溝槽31與第二溝槽35隔著(across)半導(dǎo)體襯底12而彼此相対。在第一溝槽31タト，進ー步設(shè)置了從第一端部31a或者第二端部31b延伸的第二溝槽35。在第二溝槽中，設(shè)置了絕緣層30。例如，圖9B示出了在第一溝槽31的與電路區(qū)域13a —側(cè)上的半導(dǎo)體襯底12的相對側(cè)上的半導(dǎo)體襯底12中設(shè)置了從第二端部31b延伸的第二溝槽35的情況。第一溝槽31和第二溝槽35總體上平行延伸。可替換地，第二溝槽35可以從第一端部31a延伸。此外，可以在第一溝槽31的電路區(qū)域13a —側(cè)的半導(dǎo)體襯底12中設(shè)置第二溝槽35。如從外圍區(qū)域14a向電路區(qū)域13a所觀察的，在半導(dǎo)體芯片2的這種結(jié)構(gòu)中，部分31s由第二溝槽35遮蔽。就是說，即使部分第一溝槽31不連續(xù)，由于第二溝槽35的存在，類似迷宮ー樣地延長了雜質(zhì)金屬的擴散路徑。因此，半導(dǎo)體芯片2具有對雜質(zhì)金屬的高阻擋性能。在此，由A表示的位置不局限于ー個位置，而可以是多個位置。
此外，半導(dǎo)體芯片2包括半導(dǎo)體襯底12從第一溝槽31的電路區(qū)域13a —側(cè)通過部分31s到第一溝槽31外側(cè)是連續(xù)的部分。這進ー步增大了半導(dǎo)體芯片2的外圍區(qū)域14a的強度。(第三實施例)圖IOA到IOC是根據(jù)第三實施例的半導(dǎo)體芯片的芯片邊緣區(qū)域的示意性截面圖。更具體地，圖IOA是形成半導(dǎo)體芯片后的狀態(tài)的示意性截面圖。圖IOB示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程。圖IOC示出了用于在通路孔和第一溝槽中形成阻擋金屬層的制造過程。在圖IOA所示的半導(dǎo)體芯片3中，在絕緣層30中進ー步插入了阻擋金屬層25。就是說，阻擋金屬層25被絕緣層30夾在中間。在半導(dǎo)體芯片3中，第一溝槽31的寬度比半導(dǎo)體芯片IA的第一溝槽31寬。隨后，在第一溝槽31中，嵌套了絕緣層30和阻擋金屬層25。換句話說，在第一溝槽31中，在X方向上形成了絕緣層30/阻擋金屬層25/絕緣層30的層疊膜。阻擋金屬層25的材料例如是鈦(Ti)?！ぴ陔S后的過程中執(zhí)行制造半導(dǎo)體芯片3的過程。例如，如圖IOB所示，在通路孔21的側(cè)面21w上形成絕緣層32。在第一溝槽31中形成絕緣層30。在此，在第一溝槽31的內(nèi)部沒有填充第二絕緣層30的狀態(tài)下停止絕緣膜33的形成。接下來，如圖IOC所示，在通路孔21中，經(jīng)由絕緣層32形成阻擋金屬層22。在第ー溝槽31中，經(jīng)由絕緣層30形成阻擋金屬層25。結(jié)果，執(zhí)行參考圖6A描述的制造過程及隨后的過程。這樣，形成半導(dǎo)體芯片3。在這種結(jié)構(gòu)中，在第一溝槽31中，除了絕緣層30之外還設(shè)置了阻擋金屬層25。這進ー步改進了對雜質(zhì)金屬的阻擋性能。此外，使得第一溝槽31的寬度更寬。這增大了絕緣層30的類型的選擇自由度以及絕緣層30的膜厚度的選擇自由度。(第四實施例)圖IlA和IlB是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖IlA示出了用于制備半導(dǎo)體襯底的制造過程。圖IlB示出了用于在半導(dǎo)體襯底中形成通路孔和第一溝槽的制造過程。如圖IlA所示，制備具有正面10和在正面10的相對側(cè)上的背面11的半導(dǎo)體襯底12。半導(dǎo)體襯底12在切割前處于晶片狀態(tài)。接下來，如圖IlB所示，在半導(dǎo)體襯底12的正面10—側(cè)上形成的電路區(qū)域13a中，在半導(dǎo)體襯底12中從正面10朝向背面11形成至少ー個通路孔21。此外，在圍繞電路區(qū)域13a的外圍區(qū)域14a中，在半導(dǎo)體襯底12中從正面10朝向背面11形成至少ー個第一溝槽31。例如，借助光刻エ藝和蝕刻エ藝來形成通路孔21和第一溝槽31。使得第一溝槽31在平行于正面10的方向上(X方向上)的寬度比通路孔21在平行于正面10的方向上的寬度窄。形成第一溝槽31以便圍繞電路區(qū)域13a。圖12A和12B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖12A示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程。圖12B示出了用于在通路孔中形成阻擋金屬層的制造過程。接下來，如圖12A所示，在半導(dǎo)體襯底12的正面10上、通路孔21中和第一溝槽31中借助等離子體增強CVD共同形成由與絕緣層30、32相同的材料構(gòu)成的絕緣膜33。在此，通路孔21的寬度比第一溝槽31的寬度更寬。因此，通過適當(dāng)?shù)卣{(diào)整絕緣膜33的厚度，以絕緣膜33填充第一溝槽31的內(nèi)部，而不以絕緣膜33填充通路孔21的內(nèi)部。例如，在開始在半導(dǎo)體襯底12的正面10上、通路孔21中和第一溝槽31中共同形成絕緣膜33后，以絕緣膜33填充第一溝槽31的內(nèi)部。隨后，停止絕緣膜33的膜形成。這導(dǎo)致了一種結(jié)構(gòu)，在其中，以絕緣膜33填充第一溝槽31的內(nèi)部，而不以絕緣膜33填充通路孔21的內(nèi)部。在通路孔21的側(cè)面21w上形成的絕緣膜33的厚度大約為第一溝槽31的寬度的一半。
在形成絕緣膜33后，在通路孔21的側(cè)面21w上形成的絕緣膜33相當(dāng)于前述的絕緣層32，嵌套在第一溝槽31中的絕緣膜33相當(dāng)于前述的絕緣層30。就是說，在通路孔21的側(cè)面2Iw上形成絕緣層32，在第一溝槽31中形成絕緣層30。接下來，如圖12B所示，通過濺射法在半導(dǎo)體襯底12的正面10上和通路孔21中形成阻擋金屬層22。圖13A和13B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖13A示出了用于在半導(dǎo)體襯底的通路孔中和正面ー側(cè)上形成導(dǎo)電層的制造過程。圖13B示出了用于在通路孔中形成過孔的制造過程。接下來,如圖13A所示，在半導(dǎo)體襯底12的正面10上和通路孔21中經(jīng)由阻擋金屬層22形成導(dǎo)電層23。例如，通過電解鍍覆方法或CVD來形成導(dǎo)電層23。接下來，如圖13B所示，通過CMP去除在通路孔21以外形成的導(dǎo)電層23的多余部分和在半導(dǎo)體襯底12的正面10上形成的阻擋金屬層22的多余部分。這樣，在通路孔21中形成可連接到電路部13的過孔20。圖14A和14B是用于說明制造根據(jù)第四實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖14A示出了用于在半導(dǎo)體襯底的正面ー側(cè)上形成元件部和保護環(huán)結(jié)構(gòu)部的制造過程。圖14B示出了用于研磨半導(dǎo)體襯底的背面ー側(cè)的制造過程。接下來，如圖14A所示，在半導(dǎo)體襯底12的正面10—側(cè)上的電路區(qū)域13a中形成包括元件和布線的電路部13。在外圍區(qū)域14a中形成保護環(huán)結(jié)構(gòu)部。接下來，如圖14B所示，對半導(dǎo)體襯底12的背面11 一側(cè)進行研磨，以便從背面11露出過孔20和絕緣層30。結(jié)果，沿著切割線90使半導(dǎo)體襯底12單片化。同樣借助這個制造過程可以形成半導(dǎo)體芯片1A。(第五實施例)圖15A和15B是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖15A示出了用于在半導(dǎo)體襯底中形成通路孔和第一溝槽的制造過程。圖15B示出了用于在通路孔和第一溝槽中形成絕緣層的制造過程。如圖15A所示，制備包括電路部13和在正面10 —側(cè)上圍繞電路部13的保護環(huán)結(jié)構(gòu)部14的半導(dǎo)體襯底12。隨后，從半導(dǎo)體襯底12的正面10朝向背面11形成至少ー個通路孔21。通路孔21穿過電路部13的一部分，并延伸到電路部13的所述部分以下的半導(dǎo)體襯底12中。此外，形成至少ー個第一溝槽31。第一溝槽31穿過保護環(huán)結(jié)構(gòu)部14的一部分，并延伸到保護環(huán)結(jié)構(gòu)部14的所述部分以下的半導(dǎo)體襯底12中。
例如，從半導(dǎo)體襯底12的正面10 —側(cè)借助光刻エ藝和蝕刻エ藝來形成的通路孔21和第一溝槽31。使第一溝槽31在平行于半導(dǎo)體襯底12的正面10的方向上(圖中X的方向上)的寬度比通路孔21在X方向上的寬度窄。此外，形成第一溝槽31以便圍繞電路區(qū)域13a。接下來，如圖15B所示，在半導(dǎo)體襯底12的正面10上、通路孔21中和第一溝槽31中借助等離子體增強CVD共同形成由與絕緣層30、32相同的材料構(gòu)成的絕緣膜33。在此，通路孔21的寬度比第一溝槽31的寬度更寬。因此，通過適當(dāng)?shù)卣{(diào)整絕緣膜33的厚度，以絕緣膜33填充第一溝槽31的內(nèi)部，而不以絕緣膜33填充通路孔21的內(nèi)部。例如，在開始在半導(dǎo)體襯底12的正面10上、通路孔21中和第一溝槽31中共同形成絕緣膜33后，以絕緣膜33填充第一溝槽31的內(nèi)部。隨后，停止絕緣膜33的膜形成。這導(dǎo)致了一種結(jié)構(gòu)，在其中以絕緣膜33填充了第一溝槽31的內(nèi)部的，而不以絕緣膜33填充通路孔21的內(nèi)部。在通路孔21的側(cè)面21w上形成的絕緣膜33的厚度大約是第一溝槽31的寬度的一半?！ぴ谛纬山^緣膜33后，在通路孔21的側(cè)面21w上形成的絕緣膜33相當(dāng)于前述絕緣層32，嵌套在第一溝槽31中的絕緣膜33相當(dāng)于前述絕緣層30。就是說，在通路孔21的側(cè)面2Iw上形成絕緣層32，在第一溝槽31中形成絕緣層30。接下來，通過濺射法在半導(dǎo)體襯底12的正面10上和通路孔21中形成阻擋金屬層22。圖16A和16B是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖16A示出了用于在半導(dǎo)體襯底的通路孔中和正面ー側(cè)上形成導(dǎo)電層的制造過程。圖16B示出了用于在通路孔中形成過孔的制造過程。接下來，如圖16A所示，在半導(dǎo)體襯底12的正面10上和通路孔21中經(jīng)由阻擋金屬層22形成導(dǎo)電層23。例如，通過電解鍍覆方法或CVD來形成導(dǎo)電層23。接下來，如圖16B所示，通過CMP去除在通路孔21以外形成的導(dǎo)電層23的多余部分和在半導(dǎo)體襯底12的正面10上形成的阻擋金屬層22的多余部分。這樣，在通路孔21中形成連接到電路部13的過孔20。可替換地，電路部13和通路孔21可以分別由連接布線連接。圖17是用于說明制造根據(jù)第五實施例的半導(dǎo)體芯片的過程的示意性截面圖。更具體地，圖17示出了用于研磨半導(dǎo)體襯底的背面ー側(cè)的制造過程。在形成過孔20后，如圖17所示，對半導(dǎo)體襯底12的背面11 一側(cè)進行研磨，以便從背面11露出過孔20和絕緣層30。隨后，沿著切割線90對半導(dǎo)體襯底12進行單片化。同樣借助這個制造過程可以形成半導(dǎo)體芯片1A。(第六實施例)圖18是根據(jù)第六實施例的半導(dǎo)體器件的示意性截面圖。圖18中所示的半導(dǎo)體器件4是多芯片封裝型半導(dǎo)體器件。圖18示出了ー個實例，在其中將半導(dǎo)體芯片IA堆疊在布線襯底50上。在布線襯底50的下表面ー側(cè)上,布置了充當(dāng)外部連接端子的多個焊球52。堆疊在半導(dǎo)體器件4中的半導(dǎo)體芯片不局限于半導(dǎo)體芯片1A。堆疊兩個或者更多個半導(dǎo)體芯片1A、1B、2、3中的ー種。如圖18所示，當(dāng)堆疊半導(dǎo)體芯片IA時，相應(yīng)半導(dǎo)體芯片IA的過孔20由電極40彼此相連接。用密封樹脂來密封兩個和更多個半導(dǎo)體芯片1A。以上已經(jīng)參考實例來說明了各實施例。然而，實施例不局限于這些實例。更具體地，本領(lǐng)域技術(shù)人員可以適當(dāng)?shù)匦薷倪@些實例。只要這種修改包括了實施例的特征，它們也包含在實施例的范圍中。包括在以上實例中的組件及其布局、材料、條件、形狀、尺寸等不局限于所示出的，而可以適當(dāng)?shù)匦薷?。此外，可以組合包括在以上實施例中的組件，只要在技術(shù)上是可行的。只要這種組合包括了實施例的特征，它們也包含在實施例的范圍內(nèi)。另外，在實施例的精神內(nèi)，本領(lǐng)域技術(shù)人員可以設(shè)想各種修改和變化。會理解，這種修改和變化也包含在實施例的范圍內(nèi)。盡管已經(jīng)說明了特定實施例，但僅借助實例來呈現(xiàn)這些實施例，而且并非g在限制本發(fā)明的范圍。實際上，本文所述的創(chuàng)新實施例可以以多種其他形式來體現(xiàn)；此外，在不背離本發(fā)明的精神的情況下，可以做出本文所述實施例的形式上的各種省略、替換和改變。所附權(quán)利要求及其等價物g在覆蓋落入本發(fā)明的范圍和精神內(nèi)的此類形式或者修改。 根據(jù)本發(fā)明，可以考慮以下附錄中描述的結(jié)構(gòu)。(附錄I)一種用于制造半導(dǎo)體芯片的方法，包括制備半導(dǎo)體襯底，其具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面，所述半導(dǎo)體襯底設(shè)有電路部，該電路部包括元件和布線，以及在第一主表面ー側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部；如在垂直于所述第一主表面的方向上所觀察的，在包括電路部的電路區(qū)域的半導(dǎo)體襯底中形成通路孔，并在圍繞電路區(qū)域且包括保護環(huán)結(jié)構(gòu)部的外圍區(qū)域的半導(dǎo)體襯底中形成第一溝槽，以使得第一溝槽在平行于第一主表面的方向上的寬度比通路孔在所述平行方向上的寬度窄；在通路孔的側(cè)面上形成第一絕緣層，并在第一溝槽中形成第二絕緣層；及在通路孔中形成連接到電路部的過孔。(附錄2)如附錄I所述的方法，其中，從半導(dǎo)體襯底的第二主表面朝向第一主表面，形成將部分電路部向第二主表面一側(cè)打開的通路孔，及從半導(dǎo)體襯底的第二主表面朝向第一主表面，形成將部分保護環(huán)結(jié)構(gòu)部向第二主表面一側(cè)打開的第一溝槽。(附錄3)如附錄I所述的方法，進ー步包括，在通路孔的側(cè)面上形成第一絕緣層并在第一溝槽中形成第二絕緣層后經(jīng)由通路孔中的第一絕緣層形成第一阻擋金屬層，及經(jīng)由第二絕緣層在第一溝槽中形成第二阻擋金屬層。(附錄4)如附錄3所述的方法，其中，通過在通路孔中、第一溝槽中和在第二主表面上形成阻擋金屬膜來形成第一阻擋金屬層和第二阻擋金屬層，及隨后去除第二主表面上形成的阻擋金屬膜的一部分。(附錄5)
如附錄3所述的方法，其中，形成第二絕緣層包括在第二主表面上、通路孔的側(cè)面上和第一溝槽的內(nèi)部中共同形成絕緣膜；及通過去除第二主表面上的絕緣膜的一部分，在通路孔的側(cè)面上形成第一絕緣層，及在第一溝槽中形成第二絕緣層。(附錄6)如附錄I所述的方法，其中，從半導(dǎo)體襯底的第一主表面朝向第二主表面，形成穿過電路部的一部分，并延伸到電路部的該部分以下的半導(dǎo)體襯底中的通路孔，及形成穿過保護環(huán)結(jié)構(gòu)部的一部分，并延伸到保護環(huán)結(jié)構(gòu)部的該部分以下的半導(dǎo)體襯底中的第一溝槽。
(附錄7)如附錄6所述的方法，進ー步包括，在形成過孔后通過研磨第二主表面一側(cè)上的半導(dǎo)體襯底而從第二主表面露出過孔和絕緣層。(附錄8)一種用于制造半導(dǎo)體芯片的方法，包括制備半導(dǎo)體襯底，其具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面；在半導(dǎo)體襯底中，形成在形成于半導(dǎo)體襯底的第一主表面ー側(cè)上的電路區(qū)域中從第一主表面朝向第二主表面的通路孔，及在半導(dǎo)體襯底中，形成在圍繞電路區(qū)域的外圍區(qū)域中從第一主表面朝向第二主表面的第一溝槽，以使得第一溝槽在平行于第一主表面的方向上的寬度比通路孔在所述平行方向上的寬度窄；在通路孔的側(cè)面上形成第一絕緣層，并在第一溝槽中形成第二絕緣層；在通路孔中形成可連接到電路部的過孔；形成電路部，其包括半導(dǎo)體襯底的電路區(qū)域中的元件和布線，以及在在半導(dǎo)體襯底的外圍區(qū)域中形成保護環(huán)結(jié)構(gòu)部；及通過研磨第二主表面一側(cè)上的半導(dǎo)體襯底而從第二主表面露出過孔和絕緣層。(附錄9)如附錄8所述的方法，進ー步包括，在通路孔的側(cè)面上形成第一絕緣層并在第一溝槽中形成第二絕緣層后經(jīng)由通路孔中的第一絕緣層形成第一阻擋金屬層，及經(jīng)由第一溝槽中的第二絕緣層形成第二阻擋金屬層。(附錄10)如附錄8所述的方法，其中，形成第二絕緣層包括在第一主表面上、通路孔的側(cè)面上及在第一溝槽的內(nèi)部中共同形成絕緣膜；及通過去除第一主表面上的一部分絕緣膜，在通路孔的側(cè)面上形成第一絕緣層，及在第一溝槽中形成第二絕緣層。
權(quán)利要求
1.一種半導(dǎo)體芯片,包括 半導(dǎo)體襯底，具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面，所述半導(dǎo)體襯底設(shè)置有包括元件和布線的電路部以及在所述第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部； 過孔，設(shè)置在從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)的通路孔中；以及 絕緣層，設(shè)置在從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)的第一溝槽中， 如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的， 所述通路孔位于包括所述電路部的電路區(qū)域中， 所述第一溝槽位于圍繞所述電路部且包括所述保護環(huán)結(jié)構(gòu)部的外圍區(qū)域中，并且 所述第一溝槽在平行于所述第一主表面的方向上的寬度比所述通路孔在所述平行方向上的寬度窄。
2.根據(jù)權(quán)利要求I所述的芯片，其中，如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，所述第一溝槽圍繞所述電路區(qū)域。
3.根據(jù)權(quán)利要求I所述的芯片，其中，如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，在設(shè)置于所述第一構(gòu)造中的所述絕緣層外側(cè)，所述芯片進一步包括在圍繞所述第一溝槽的另一個第一溝槽中設(shè)置的絕緣層。
4.根據(jù)權(quán)利要求I所述的芯片，其中， 如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，所述外圍區(qū)域的半導(dǎo)體襯底包括一個部分，在該部分處所述電路區(qū)域一側(cè)上的半導(dǎo)體襯底和與所述電路區(qū)域相對一側(cè)上的半導(dǎo)體襯底跨越所述第一溝槽相連接， 所述部分夾置在所述第一溝槽的第一端部和所述第一溝槽的第二端部之間，并且 所述芯片進一步包括設(shè)置在從所述第一端部或者所述第二端部延伸到所述第一溝槽外側(cè)的第二溝槽中的絕緣層。
5.根據(jù)權(quán)利要求I所述的芯片，進一步包括 插入到所述絕緣層中的阻擋金屬層。
6.根據(jù)權(quán)利要求I所述的芯片，其中，所述絕緣層的材料包括氮化硅(Si3N4)、碳化硅(SiC)、碳氮化硅(SiCN)和二氧化硅(SiO2)中的至少一種。
7.根據(jù)權(quán)利要求I所述的芯片，其中，在所述過孔與所述半導(dǎo)體襯底之間設(shè)置包括與所述絕緣層的材料相同的材料的絕緣層。
8.根據(jù)權(quán)利要求5所述的芯片，其中，在所述過孔與所述半導(dǎo)體襯底之間設(shè)置包括與所述阻擋金屬層的材料相同的材料的阻擋金屬層。
9.根據(jù)權(quán)利要求I所述的芯片，其中，如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，所述第一溝槽是閉合環(huán)形溝槽。
10.根據(jù)權(quán)利要求I所述的芯片，其中，在平行于所述半導(dǎo)體襯底的所述第一主表面的方向上，如從所述外圍區(qū)域向所述電路區(qū)域所觀察的，所述電路區(qū)域中的所述半導(dǎo)體襯底由設(shè)置在所述第一溝槽中的所述絕緣層所分隔。
11.根據(jù)權(quán)利要求I所述的芯片，其中，在所述第一溝槽中設(shè)置的所述絕緣層中形成空間。
12.根據(jù)權(quán)利要求4所述的芯片，其中，所述第一溝槽和所述第二溝槽隔著所述半導(dǎo)體襯底而彼此相對。
13.根據(jù)權(quán)利要求4所述的芯片，其中，所述第二溝槽平行于所述第一溝槽延伸。
14.根據(jù)權(quán)利要求4所述的芯片，其中，在平行于所述半導(dǎo)體襯底的所述第一主表面的方向上，如從所述外圍區(qū)域向所述電路區(qū)域所觀察的，所述部分由設(shè)置在所述第二溝槽中的所述絕緣層遮蔽。
15.根據(jù)權(quán)利要求I所述的芯片，其中， 如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，所述外圍區(qū)域的所述半導(dǎo)體襯底包括一個部分，在該部分處所述電路區(qū)域一側(cè)上的半導(dǎo)體襯底和與所述電路區(qū)域相對一側(cè)上的半導(dǎo)體襯底跨越所述第一溝槽相連接， 所述部分夾置在所述第一溝槽的第一端部和所述第一溝槽的第二端部之間，并且 所述芯片進一步包括設(shè)置在從所述第一端部或者所述第二端部延伸到所述第一溝槽之內(nèi)的第二溝槽中的絕緣層。
16.—種半導(dǎo)體芯片,包括 半導(dǎo)體襯底，具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面，所述半導(dǎo)體襯底設(shè)置有包括元件和布線的電路部以及在所述第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部； 過孔，設(shè)置在從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)的通路孔中；及 抑制部，被配置為對設(shè)置在所述半導(dǎo)體襯底中的雜質(zhì)金屬的擴散進行抑制， 如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的， 所述通路孔位于包括所述電路部的電路區(qū)域中， 所述抑制部位于圍繞所述電路部且包括所述保護環(huán)結(jié)構(gòu)部的外圍區(qū)域中，并且 所述抑制部在平行于所述第一主表面的方向上的寬度比所述通路孔在所述平行方向上的寬度窄。
17.根據(jù)權(quán)利要求16所述的芯片，其中，所述抑制部從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)。
18.根據(jù)權(quán)利要求16所述的芯片,其中，如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的，所述抑制部圍繞所述電路區(qū)域。
19.根據(jù)權(quán)利要求16所述的芯片，其中，在平行于所述半導(dǎo)體襯底的所述第一主表面的方向上，如從所述外圍區(qū)域向所述電路區(qū)域所觀察的，所述電路區(qū)域中的所述半導(dǎo)體襯底由所述抑制部分隔。
20.—種半導(dǎo)體器件，包括 半導(dǎo)體芯片，所述半導(dǎo)體芯片包括 半導(dǎo)體襯底，具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面，所述半導(dǎo)體襯底設(shè)置有包括元件和布線的電路部以及在所述第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部； 過孔，設(shè)置在從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)的通路孔中；以及 絕緣層，設(shè)置在從所述半導(dǎo)體襯底的所述第一主表面一側(cè)延伸到所述第二主表面一側(cè)的第一溝槽中， 如在垂直于所述半導(dǎo)體襯底的所述第一主表面的方向上所觀察的， 所述通路孔位于包括所述電路部的電路區(qū)域中， 所述第一溝槽位于圍繞所述電路部且包括所述保護環(huán)結(jié)構(gòu)部的外圍區(qū)域中，并且所述第一溝槽在平行于所述第一主表面的方向上的寬度比所述通路孔在所述平行方向上的寬度窄， 堆疊兩個或更多個所述半導(dǎo)體芯片，并且 用密封樹脂來密封所述兩個或更多個半導(dǎo)體芯片。
全文摘要
本發(fā)明涉及一種半導(dǎo)體芯片和半導(dǎo)體器件。根據(jù)一個實施例，一種半導(dǎo)體芯片包括半導(dǎo)體襯底、過孔和絕緣層。半導(dǎo)體襯底具有第一主表面和在所述第一主表面的相對側(cè)的第二主表面。半導(dǎo)體襯底設(shè)置有包括元件和布線的電路部，以及在第一主表面一側(cè)上圍繞所述電路部的保護環(huán)結(jié)構(gòu)部。在從半導(dǎo)體襯底的第一主表面一側(cè)延伸到第二主表面一側(cè)的通路孔中設(shè)置過孔。在從半導(dǎo)體襯底的第一主表面一側(cè)延伸到第二主表面一側(cè)的第一溝槽中設(shè)置絕緣層。
文檔編號H01L29/06GK102842597SQ20121007107
公開日2012年12月26日 申請日期2012年3月16日 優(yōu)先權(quán)日2011年6月20日
發(fā)明者津村一道, 東和幸 申請人:株式會社東芝