專利名稱：半導(dǎo)體器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件的制造方法，更具體地，涉及一種有效地應(yīng)用于具有金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管(MISFET)的半導(dǎo)體器件的制造方法的技術(shù)。
背景技術(shù)：
通過在半導(dǎo)體襯底之上形成柵極絕緣膜、在柵極絕緣膜之上形成柵極電極、以及隨后通過離子注入等形成源極區(qū)和漏極區(qū)，可以形成MISFET (MIS場(chǎng)效應(yīng)晶體管，MIS晶體管)。日本待審專利公開號(hào)No. 2001-156059(專利文獻(xiàn)I)公開了一種技術(shù)，該技術(shù)涉及在形成絕緣涂層之后通過離子注入形成低濃度源極區(qū)和漏極區(qū)，移除絕緣涂層，形成氧化物膜的側(cè)壁，以及隨后通過離子注入形成高濃度的源極區(qū)和漏極區(qū)21。日本待審專利公開號(hào)No. 2003-100902(專利文獻(xiàn)2)公開了一種涉及利用偏置側(cè)壁(offset sidewall)來進(jìn)行延伸離子注入的技術(shù)。日本待審專利公開號(hào)No. 2008-117848(專利文獻(xiàn)3)公開了一種涉及利用偏置間隔體(offset spacer)來形成一個(gè)延伸區(qū)的技術(shù)。日本待審專利公開號(hào)No. 2008-171910(專利文獻(xiàn)4)公開了一種涉及利用偏置間隔體來形成源極延伸區(qū)和漏極延伸區(qū)的技術(shù)。[相關(guān)技術(shù)文獻(xiàn)][專利文獻(xiàn)][專利文獻(xiàn)I]日本待審專利公開號(hào)No. 2001-156059[專利文獻(xiàn)2]日本待審專利公開號(hào)No. 2003-100902[專利文獻(xiàn)3]日本待審專利公開號(hào)No. 2008-117848[專利文獻(xiàn)4]日本待審專利公開號(hào)No. 2008-171910

發(fā)明內(nèi)容
發(fā)明人已經(jīng)通過他們的研究發(fā)現(xiàn)了以下事實(shí)。在柵極電極的各個(gè)側(cè)壁之上形成由絕緣膜構(gòu)成的偏置間隔體(offset spacer)膜之后，通過進(jìn)行離子注入在源極區(qū)和漏極區(qū)中形成低濃度延伸區(qū)。使用偏置間隔體膜，借由偏置間隔膜的厚度使得用于擴(kuò)散雜質(zhì)的起點(diǎn)與柵極電極的側(cè)壁隔離，這可以減少源極區(qū)和漏極區(qū)之間的泄漏以改善短溝道特性。然后，在柵極電極的各個(gè)側(cè)壁之上形成側(cè)壁間隔體，以及進(jìn)行離子注入以把雜質(zhì)注入進(jìn)半導(dǎo)體襯底，其中作為起點(diǎn)的位置借由側(cè)壁間隔體的厚度定位為遠(yuǎn)離柵極電極側(cè)壁，從而形成高濃度的源極區(qū)和漏極區(qū)。重復(fù)光刻膠圖案形成步驟、利用偏置間隔體膜的離子注入步驟、以及在形成偏置間隔體膜之后的光刻膠圖案去除步驟，將刻蝕偏置間隔體膜，從而在去除光刻膠圖案時(shí)減少了間隔壁膜的厚度。例如，當(dāng)利用灰化去除光刻膠圖案(利用氧氣的等離子體工藝等)時(shí)，在灰化之后必須進(jìn)行用于去除光刻膠圖案的殘留物的清洗工藝。在清洗工藝中，偏置間隔體膜將被刻蝕以減少其厚度。因此，在光刻膠圖案形成步驟之后，每次重復(fù)包括光刻膠圖案形成步驟、利用偏置間隔體膜的離子注入步驟以及光刻膠圖案去除步驟的一系列工藝過程，偏置間隔體膜變得更薄。因此，在利用偏置間隔體膜的離子注入中，用于擴(kuò)散雜質(zhì)的起點(diǎn)從柵極電極的側(cè)壁偏移(隔離)的距離將會(huì)偏離原始設(shè)計(jì)值(偏置間隔體膜的設(shè)計(jì)值)，這使得離子注入的雜質(zhì)分布與設(shè)計(jì)的離子注入的雜質(zhì)分布不同。為了穩(wěn)定晶體管的特性并
提高半導(dǎo)體器件的性能，需要防止這種現(xiàn)象。因此，本發(fā)明的一個(gè)目的在于提供一種可以提高半導(dǎo)體器件性能的技術(shù)。上述和其它目的以及本發(fā)明新穎特征通過本說明書和附圖的描述而變得清晰。下面將簡(jiǎn)要描述在本申請(qǐng)中所公開的本發(fā)明的一些代表性方面的概要。在根據(jù)本發(fā)明的一個(gè)代表性實(shí)施例的半導(dǎo)體器件的制造方法中，每次在利用柵極結(jié)構(gòu)側(cè)壁處的偏置間隔體的離子注入時(shí)重新形成光刻膠圖案，還重新形成用作偏置間隔體的材料膜。在根據(jù)另一個(gè)代表性實(shí)施例的半導(dǎo)體器件的制造方法中，通過改變離子注入條件將用于形成源極區(qū)和漏極區(qū)的延伸區(qū)的離子注入施加到半導(dǎo)體襯底的主表面處的各個(gè)區(qū)。在這種情況下，每次重新形成抗蝕劑圖案，重新形成在每個(gè)離子注入中的柵極結(jié)構(gòu)側(cè)壁處形成的用于偏置間隔體的膜。在根據(jù)又一個(gè)代表性實(shí)施例的半導(dǎo)體器件的制造方法中，在利用柵極結(jié)構(gòu)側(cè)壁處的偏置間隔體的離子注入時(shí)，偏置間隔體包括含保護(hù)膜和材料膜的疊層膜。并且，每次重新形成抗蝕劑圖案，也重新形成材料膜。下面將簡(jiǎn)要介紹由本申請(qǐng)中所公開的本發(fā)明一些代表性方案所得的效果。本發(fā)明的典型實(shí)施例可以提高半導(dǎo)體器件的性能。


圖I是根據(jù)本發(fā)明一個(gè)實(shí)施例的制造工藝流程圖，其示出了半導(dǎo)體器件制造工藝的一部分；圖2是在本發(fā)明一個(gè)實(shí)施例中的另一制造工藝流程圖，其示出了半導(dǎo)體器件制造工藝的另一部分；圖3是在本發(fā)明一個(gè)實(shí)施例中半導(dǎo)體器件制造步驟的主要部分的截面圖；圖4是在圖3所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖5是在圖4所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖6是在圖5所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖7是在圖6所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖8是在圖7所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖9是在圖8所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖10是在圖9所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖11是在圖10所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖12是在圖11所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖13是在圖12所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖； 圖14是在圖13所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖15是在圖14所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖16是在圖15所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖17是在圖16所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖18是在圖17所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖19是在圖18所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖20是在圖19所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖21是在圖20所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖22是在圖21所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖23是在圖22所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖24是在圖23所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖25是在圖24所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖26是在圖25所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖27是在圖26所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖28是在圖27所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖29是在圖28所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖30是在第一比較例中的半導(dǎo)體器件制造步驟的主要部分的截面圖；圖31是在圖30所示步驟之后、在第一比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖32是在圖31所示步驟之后、在第一比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖33是在圖32所示步驟之后、在第一比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；
圖34是在圖33所示步驟之后、在第一比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖35是在第二比較例中的半導(dǎo)體器件制造步驟的主要部分的截面圖；圖36是在圖35所示步驟之后、在第二比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖37是在圖36所示步驟之后、在第二比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖38是在圖37所示步驟之后、在第二比較例中的半導(dǎo)體器件另一個(gè)制造步驟的 主要部分的截面圖；圖39是在圖38所示步驟之后、在第二比較例中的半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖40是在本發(fā)明一個(gè)實(shí)施例中的半導(dǎo)體器件的另一個(gè)制造步驟的主要部分的截面圖；圖41是在圖40所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖42是在圖41所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖43是在圖42所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖44是在圖43所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖45是在圖44所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖46示出了應(yīng)用了本發(fā)明一個(gè)實(shí)施例的半導(dǎo)體芯片的一個(gè)例子的平面布局圖；圖47是根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件制造步驟的主要部分的截面圖；圖48是在圖47所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖49是在圖48所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖50是在圖49所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖51是在圖50所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖52是在圖51所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖53是在圖52所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖54是在圖53所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖55是根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件制造步驟的主要部分的截面圖； 圖56是在圖55所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖57是在圖56所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖58是在圖57所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖59是在圖58所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖60是在圖59所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖61是在圖60所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖62是在圖61所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖63是在圖62所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖64是在圖63所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖65是在圖64所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖66是在圖65所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖67是在圖66所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖68是在圖67所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖69是根據(jù)本發(fā)明另一個(gè)實(shí)施例的半導(dǎo)體器件另一制造步驟的主要部分的截面圖70是在圖69所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖71是在圖70所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖72是在圖71所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖73是在圖72所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖74是在圖73所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面
圖；圖75是在圖74所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖76是在圖75所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖77是在圖76所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖78是在圖77所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖79是在圖78所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖80是在圖79所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖；圖81是在圖80所示步驟之后、半導(dǎo)體器件另一個(gè)制造步驟的主要部分的截面圖。
具體實(shí)施例方式如果有必要，下文中為便于說明，可以通過將下面的優(yōu)選實(shí)施例劃分成多個(gè)章節(jié)或?qū)嵤├齺砻枋鱿旅娴膬?yōu)選實(shí)施例，除非另有規(guī)定，否則它們并非相互獨(dú)立。這些章節(jié)或?qū)嵤├皇瞧渌鹿?jié)或?qū)嵤├囊徊糠只蛉康男薷暮蟮睦印⑵浼?xì)節(jié)、補(bǔ)充說明等。當(dāng)參考實(shí)施例的下列描述中的元件的數(shù)目等(包括部件的數(shù)目、數(shù)值、數(shù)量、范圍，等等)時(shí)，元件的數(shù)目不局限于一個(gè)具體的數(shù)字，而是可以大于、或小于、或等于該具體數(shù)字，除非另有規(guī)定以及原則上明確限定到具體數(shù)字。類似地，在實(shí)施例的以下描述中所采用的組件(包括元件或步驟，等等)并非總是必要，除非另有規(guī)定并且原則上認(rèn)為絕對(duì)必要。同樣，在以下實(shí)施例中的部件等的形狀、位置關(guān)系等的描述中，它們將包括與其形狀大致類似或相似的那些形狀、位置關(guān)系等，除非另有規(guī)定并且原則上認(rèn)為不明確如此，等等。這同樣適用于上述的數(shù)值和范圍。下面將基于附圖詳細(xì)描述本發(fā)明的一些優(yōu)選實(shí)施例。在用于說明實(shí)施例的全部附圖中，具有相同功能的構(gòu)件將用相同的參考字符表示，并且下面將省略其重復(fù)說明。在以下一些實(shí)施例中，除非必要，原則上不會(huì)重復(fù)說明相同或相似的部分。為便于理解，在本實(shí)施例中使用的附圖中，即使截面圖也常常具有陰影線部分。此夕卜，為便于理解，甚至平面圖也常常有陰影線部分。第一實(shí)施例下面將參照附圖描述根據(jù)第一實(shí)施例的半導(dǎo)體器件的制造工藝。圖I和圖2是制造工藝流程圖，其示出了在本發(fā)明的該實(shí)施例中的半導(dǎo)體器件(即，具有互補(bǔ)金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管(CMISFET)的半導(dǎo)體器件)的制造步驟的一些部分。圖3至圖29是示出了在該實(shí)施例中的半導(dǎo)體器件(即，具有CMISFET的半導(dǎo)體器件)的制造步驟的主要部分的截面圖。首先，如圖3所示,制備由具有特定電阻(例如大約I Q cm至IOQcm)的p型單晶硅制成的半導(dǎo)體襯底(半導(dǎo)體晶片)I (圖I中所示的步驟SI)。在其中形成了本實(shí)施例的半導(dǎo)體器件的半導(dǎo)體襯底I包括其中形成了 n-溝道類型MISFET (金屬絕緣體半導(dǎo)體場(chǎng)效應(yīng)晶體管)的nMIS區(qū)IA和nMIS區(qū)1B、以及其中形成了p-溝道類型MISFET的pMIS區(qū)IC和pMIS區(qū)1D。
然后，在半導(dǎo)體襯底I的主表面之上形成電子隔離區(qū)2(圖I中所示的步驟S2)。電子隔離區(qū)2例如通過淺溝槽隔離(STI)方法、硅局部氧化(LOCOS)方法等由諸如氧化硅之類的絕緣體形成。例如，溝槽(電子隔離溝槽)形成在半導(dǎo)體襯底I中。絕緣膜(例如，氧化硅膜)可以嵌入在溝槽中，從而形成元件隔離區(qū)2。通過元件隔離區(qū)2在半導(dǎo)體襯底I中限定有源區(qū)。如將在后面描述的那樣，在各個(gè)有源區(qū)中形成MISFET。然后，如圖4所示，在半導(dǎo)體襯底I的nMIS區(qū)IA中形成p_型阱PW1，在半導(dǎo)體襯底I的nMIS區(qū)IB中形成P-型阱PW2，在半導(dǎo)體襯底I的pMIS區(qū)IC中形成n_型阱NW1，以及在半導(dǎo)體襯底I的PMIS區(qū)ID中形成n-型阱NW2 (圖I中所示的步驟S3)。通過利用相應(yīng)的光刻膠膜(未示出)作為離子注入阻擋掩模的離子注入，可以分別形成P-型阱PWl和PW2、以及n-型阱NWl和NW2。然后，如圖5所示，在nMIS區(qū)IA(p-型阱PWl)中的半導(dǎo)體襯底I之上、在nMIS區(qū)lB(p_型阱PW2)中的半導(dǎo)體襯底I之上、在pMIS區(qū)IC (n-型阱NWl)中的半導(dǎo)體襯底I之上、以及在PMIS區(qū)lD(n-型阱NW2)中的半導(dǎo)體襯底I之上分別形成柵極結(jié)構(gòu)部件(柵極結(jié)構(gòu))(圖I中所示的步驟S4)。也就是說，在nMIS區(qū)IA (p-型阱PWl)中的半導(dǎo)體襯底I之上形成包括柵極絕緣膜GIl和在其上的柵極電極GEl的柵極結(jié)構(gòu)(步驟S4)。在nMIS區(qū)lB(p_型阱PW2)中的半導(dǎo)體襯底I之上形成包括柵極絕緣膜GI2和在其上的柵極電極GE2的柵極結(jié)構(gòu)。在步驟S4中，在pMIS區(qū)lC(n-型阱NWl)中的半導(dǎo)體襯底I之上形成包括柵極絕緣膜GI3和在其上的柵極電極GE3的柵極結(jié)構(gòu)。在pMIS區(qū)ID (n-型阱NW2)中的半導(dǎo)體襯底I之上形成包括柵極絕緣膜GI4和在其上的柵極電極GE4的柵極結(jié)構(gòu)。此處使用的術(shù)語(yǔ)“柵極結(jié)構(gòu)”是指包括作為柵極絕緣膜的絕緣膜和在其上作為柵極電極的導(dǎo)電膜的結(jié)構(gòu)。柵極結(jié)構(gòu)基本上是指包括柵極絕緣膜和在其上的柵極電極的疊層結(jié)構(gòu)，但不局限于此，并且可以是包括在柵極絕緣膜之上形成的柵極電極和在柵極電極上的另一絕緣膜的疊層結(jié)構(gòu)。柵極絕緣膜Gil、GI2、GI3和GI4可以包括例如薄氧化硅膜或氮氧化硅膜等?？梢岳缤ㄟ^熱氧化來形成柵極絕緣膜(包括在氮氧化硅膜的情形下在熱氧化工藝之后利用等離子體的氮化工藝)。所謂的高_(dá)k膜(高介電常數(shù)膜)可用作柵極絕緣膜GI1、GI2、GI3和GI4。此處使用的術(shù)語(yǔ)“高_(dá)k膜”是指具有比氧化硅膜(SiOx，典型代表為SiO2)的介電常數(shù)高的介電常數(shù)(相對(duì)介電常數(shù))的膜。
在使用高_(dá)k膜作為柵極絕緣膜GI1、GI2、GI3和GI4的情形中，例如鉿(Hf)的氧化物膜，鋯(Zr)的氧化物膜等可以適當(dāng)?shù)赜米鞲達(dá)k膜。柵極電極GEl、GE2、GE3和GE4包括導(dǎo)電膜，例如，可以用多晶硅膜(摻雜的多晶硅膜)來形成。此外，用于柵極電極GE1、GE2、GE3和GE4的導(dǎo)電膜可以由非晶硅膜形成。在這種情況下，非晶硅膜在沉積后通過熱工藝(例如，源極和漏極引入的雜質(zhì)的活化退火)轉(zhuǎn)化為多晶硅膜。 柵極電極GE1、GE2、GE3和GE4可以是所謂的金屬柵極電極(金屬化柵極電極)。備選地，柵極電極GE I、GE2、GE3和GE4可以是所謂的金屬柵極電極。當(dāng)柵極電極GE I、GE2、GE3和GE4中的每個(gè)均包括金屬柵極電極時(shí)，柵極電極GE1、GE2、GE3和GE4包括金屬膜，或者包括如下疊層膜，該疊層膜包括金屬膜和在其之上的多晶硅膜(摻雜的多晶硅膜)。用于金屬柵極電極的合適的金屬膜可以包括例如氮化鈦(TiN)膜、氮化鉭(TaN)膜、或氮化鎢(WN)膜。在本申請(qǐng)中所使用的術(shù)語(yǔ)“金屬膜(金屬層)”是指具有金屬導(dǎo)電性的導(dǎo)電膜(導(dǎo)電層)，并且不僅包括單個(gè)金屬膜(純金屬膜)和合金膜，而且還包括表現(xiàn)出金屬導(dǎo)電性的金屬化合物膜(金屬氮化物膜、金屬碳化物膜等)。以下是柵極絕緣膜Gil、GI2、GI3、GI4和柵極電極GE1、GE2、GE3和GE4的形成步驟的一個(gè)例子(其對(duì)應(yīng)于上述步驟S4)。首先，通過采用氫氟酸(HF)水溶液的濕法刻蝕擦拭(清洗)半導(dǎo)體襯底I的表面。然后，在半導(dǎo)體襯底I (也就是，P-型阱PWl和PW2、以及n-型阱NWl和NW2)的表面之上形成用于柵極絕緣膜GI1、GI2、GI3和GI4的絕緣膜(以下稱為“用于柵極絕緣膜的絕緣膜”)。在半導(dǎo)體襯底I的全部主表面(也就是用于柵極絕緣膜的絕緣膜)之上形成用于柵極電極GE1、GE2、GE3和GE4的導(dǎo)電膜(以下稱為“用于柵極電極的導(dǎo)電膜”)。然后，利用光刻和干法刻蝕對(duì)用于柵極電極的導(dǎo)電膜構(gòu)圖。因此，柵極電極GE1、GE2、GE3和GE4可以由已構(gòu)圖的用于柵極電極的導(dǎo)電膜形成。保留在柵極電極GEl下面的用于柵極絕緣膜的絕緣膜成為柵極絕緣膜GI1。保留在柵極電極GE2下面的用于柵極絕緣膜的絕緣膜成為柵極絕緣膜GI2。保留在柵極電極GE3下面的用于柵極絕緣膜的絕緣膜成為柵極絕緣膜GI3。保留在柵極電極GE4下面的用于柵極絕緣膜的絕緣膜成為柵極絕緣膜GI4。在構(gòu)圖用于柵極電極的導(dǎo)電膜時(shí)，可以去除用于柵極絕緣膜的絕緣膜的、不用作柵極絕緣膜的部分(也就是，不位于柵極電極下面的部分)。以這種方式，經(jīng)由柵極絕緣膜GIl在nMIS區(qū)IA中的P-型阱PWl之上形成柵極電極GE1。經(jīng)由柵極絕緣膜GI2在nMIS區(qū)IB中的P-型阱PW2之上形成柵極電極GE2。經(jīng)由柵極絕緣膜GI3在pMIS區(qū)IC中的n-型阱NWl之上形成柵極電極GE3。通過柵極絕緣膜GI4在pMIS區(qū)ID中的n_型阱NW2之上形成柵極電極GE4。然后，如圖6中所示，在半導(dǎo)體襯底I的主表面(全部主表面)之上形成(沉積)用于偏置間隔體的材料膜3，以便覆蓋在nMIS區(qū)IA和1B、以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)(圖I中所示的步驟S5a)。在nMIS區(qū)IA和1B、以及pMIS區(qū)IC和ID中，在柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)的上部表面和側(cè)壁之上、以及半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)覆蓋的部分(P型阱PWl和PW2以及n型阱NWl和NW2)之上形成材料膜3。氮化硅膜、或氧化硅膜等可以用作材料膜3?？梢杂没瘜W(xué)氣相沉積(CVD)方法等來形成材料膜3。所用的材料膜3可以是金屬膜(注意，在這種情況下，將在后面描述合適類型的金屬)。所形成的材料膜3的厚度(深度)T3可以設(shè)置為例如大約2nm至5nm，以便適合作為稍后要進(jìn)行的離子注入頂I的偏置間隔體。在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)的兩側(cè)壁處所形成的部分材料膜3均稱為“材料膜3a”(由參考標(biāo)記3a指示)。材料膜3在柵極結(jié)構(gòu)(柵極電極GEl)的上表面之上所形成的部分稱為“材料膜3b”(由參考標(biāo)記3b指示)。材料膜3在P-型阱PWl之上形成的其它部分的均稱為“材料膜3c”(由參考標(biāo)記3c指示)。材料膜3c在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎 相當(dāng)于上述厚度T3。材料膜3b在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T3。材料膜3a在基本平行于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T3。下文描述的材料膜3、材料膜4、材料膜5和材料膜6可以由不同的材料形成，但可以優(yōu)選地由相同的材料(同一種材料)形成。例如，當(dāng)材料膜3由氮化硅膜形成時(shí)，下文描述的材料膜4、5和6可以更優(yōu)選為氮化硅膜。以這種方式，在下文描述的相應(yīng)離子注入IM
I、頂2、IM3和頂4中的相應(yīng)的偏置間隔體的特性可以被統(tǒng)一，這樣可以簡(jiǎn)化半導(dǎo)體器件的制造工藝。例如，在材料膜3、4、5和6的相應(yīng)去除步驟中可以共用刻蝕溶液，或者可以共用材料膜3、4、5和6的相應(yīng)去除步驟中所使用的刻蝕設(shè)備。備選地，可以共用材料膜3、4、5和6的相應(yīng)沉積步驟中所使用的沉積設(shè)備?？紤]到為了易于去除材料膜3、4、5和6，因此材料膜3、4、5和6最為優(yōu)選地由氮化娃形成。然后，光刻膠膜涂敷至半導(dǎo)體襯底I的主表面(即材料膜3之上)，隨后被曝光和顯影，使得將光刻膠圖案(抗蝕劑圖案、或掩模層)PRl形成為掩模層，如圖7所示(圖I中所示的步驟S6a)。 光刻膠圖案PRl形成在nMIS區(qū)lB、pMIS區(qū)IC和pMIS區(qū)ID中，但沒有形成在nMIS區(qū)IA中。因此，用光刻膠圖案PRl覆蓋nMIS區(qū)lB、pMIS區(qū)IC和pMIS區(qū)ID中的材料膜3，但在nMIS區(qū)IA中的材料膜3沒有被光刻膠圖案PRl覆蓋并且暴露在外面。然后，如圖8所示，進(jìn)行離子注入IMl進(jìn)入到半導(dǎo)體襯底I中(圖I中的步驟S7a)。圖8用箭頭示例性地示出了離子注入IM1。其他附圖(下文描述的圖13、圖18、圖23、圖31、圖34、圖36、圖39、圖41、圖45、圖47、圖54、圖58、圖61、圖64、圖67、圖71、圖74、圖77和圖80)也用箭頭示例性地示出了離子注入。在離子注入頂I中，諸如磷(P)或砷(As)之類的n-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I中。在離子注入頂I中，光刻膠圖案PRl用作離子注入阻擋掩模。在離子注入頂I中，無雜質(zhì)引入(離子注入)到半導(dǎo)體襯底I的、由光刻膠圖案PRl覆蓋的nMIS區(qū)IB和pMIS區(qū)IC和lD(p-型阱PW2和n型阱NWl和NW2)以及柵極電極GE2、GE3和GE4中。相比之下，由于在離子注入頂I中nMIS區(qū)IA沒有被光刻膠圖案PRl覆蓋，因此可以在半導(dǎo)體襯底I的nMIS區(qū)IA (p型阱PWl)上進(jìn)行離子注入，而nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)以及位于柵極結(jié)構(gòu)(柵極電極GEl)的側(cè)壁之上的材料膜3a可以用作離子注入阻擋掩模。也就是說，在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)的側(cè)壁之上的材料膜3a用作偏置間隔體。從而在離子注入頂I中，沒有雜質(zhì)引入(離子注入)到p型阱PWl中直接位于柵極電極GEl下面的區(qū)域中，以及直接位于柵極電極GEl的側(cè)壁上的材料膜3a下面的區(qū)域中。所形成的材料膜3的厚度(深度)T3允許雜質(zhì)離子通過具有離子注入能量(加速能量)的離子注入而頂1穿過。通過離子注入頂1注入的雜質(zhì)離子穿過P-型阱PWl之上的材料膜3c以引入(注入)到位于材料膜3c下面的P-型阱PWl (其上層部分)中。在離子注入頂I中，雜質(zhì)離子還可以穿過柵極電極GEl之上的材料膜3b以注入到柵極電極GEl 中。在離子注入IMl中，諸如磷(P)或砷(As)之類的n-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I (P-型阱PWl)的柵極電極GEl的兩側(cè)區(qū)域中，從而形成延伸區(qū)(源極延伸區(qū)和漏極延伸區(qū)，n-型半導(dǎo)體區(qū)域或n-型雜質(zhì)擴(kuò)散層)EXl。延伸區(qū)EXl是n-型半導(dǎo)體區(qū)，并具有比之后形成的n+-型源極/漏極區(qū)SDl雜質(zhì)濃度低的雜質(zhì)濃度。延伸區(qū)EXl的深度(結(jié)深)比之后形成的n+-源極/漏極區(qū)SDl的深度(結(jié)深)淺。通過將雜質(zhì)穿過材料膜3c引入(離子注入)到P-型阱PWl (其上層部分)中來形成延伸區(qū)EX1。因此，延伸區(qū)EXl形成為與在柵極電極GEl的各個(gè)側(cè)壁上的材料膜3a的側(cè)面(與接觸柵極電極GEl的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。用于形成延伸區(qū)EXl的離子注入IMl優(yōu)選為非斜式離子注入，而是在與半導(dǎo)體襯 底I的主表面垂直的方向上的離子注入。在離子注入Ml之前或之后(形成有材料膜3和光刻膠圖案PRl)，可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入，例如暈(halo)離子注入。進(jìn)行暈離子注入以在半導(dǎo)體襯底I的nMIS區(qū)IA (p-型阱PWl)中的形成暈區(qū)(p-型半導(dǎo)體區(qū))。暈區(qū)形成在P-型阱PWl內(nèi)，以便包圍(覆蓋)延伸區(qū)EX1。暈區(qū)是具有比P-型阱PWl的雜質(zhì)濃度高的雜質(zhì)濃度的P-型半導(dǎo)體區(qū)(P-型雜質(zhì)擴(kuò)散區(qū))。暈區(qū)的形成可以進(jìn)一步抑制短溝道特性。通過離子注入諸如硼(B)之類的P-型雜質(zhì)(這是與由離子注入IMl注入的雜質(zhì)的類型相反類型的雜質(zhì))來進(jìn)行暈離子注入。較為優(yōu)選進(jìn)行傾斜離子注入(斜式離子注入)。因此，可以確定地形成暈區(qū)以包圍(覆蓋)延伸區(qū)EX1。一般的離子注入涉及在與半導(dǎo)體襯底I的主表面垂直的方向上加速和注入雜質(zhì)離子。在斜式離子注入中，在與半導(dǎo)體襯底I主表面的垂直方向傾斜預(yù)定角度(傾斜角度)的方向上加速和注入雜質(zhì)離子。在暈離子注入中，沒有雜質(zhì)被引入(離子注入)到被光刻膠圖案PRl覆蓋的半導(dǎo)體襯底I的nMIS區(qū)IB和pMIS區(qū)IC和lD(p_型阱PW2和n-型阱NWl和NW2)以及柵極電極GE2、GE3和GE4中。暈區(qū)的形成在不需要時(shí)可以省略(也就是說，暈離子注入將被省略)。然后，如圖9所示，去除光刻膠圖案PRl (圖I所示的步驟S8a)。可以通過灰化來去除光刻膠圖案PRl。在另一實(shí)施例中，可以由濕法工藝去除光刻膠圖案PRl。然后，如圖10所示，去除材料膜3 (圖I所示的步驟S9a)。可以通過利用化學(xué)品的濕法工藝去除材料膜3 (濕法刻蝕工藝、或利用化學(xué)品的溶解工藝)。在步驟S9a中，去除材料膜3以暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)。此時(shí)，在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中優(yōu)選暴露出相應(yīng)的全部柵極結(jié)構(gòu)(其全部上表面和側(cè)壁)(也就是說，在柵極結(jié)構(gòu)的表面上不存留材料膜3)。半導(dǎo)體襯底I更優(yōu)選在之后形成源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的區(qū)域中暴露(使得在上述區(qū)中不存留材料膜3)。在步驟S9a中暴露出的柵極結(jié)構(gòu)(包括柵極絕緣膜GIl和柵極電極GEl的結(jié)構(gòu)、包括柵極絕緣膜GI2和柵極電極GE2的結(jié)構(gòu)、包括柵極絕緣膜GI3和柵極電極GE3的結(jié)構(gòu)、以及包括柵極絕緣膜GI4和柵極電極GE4的結(jié)構(gòu))對(duì)應(yīng)于緊接在步驟S5a中的材料膜3的形成之前的柵極結(jié)構(gòu)。因此，當(dāng)緊接在步驟S5a中的材料膜3的形成之前的柵極電極(GE1、GE2、GE3和GE4)中每一個(gè)的表面之上形成氧化物膜(例如，自然氧化物膜)時(shí)，在柵極結(jié)構(gòu)中可以包含該氧化物膜等。可以根據(jù)材料膜3的種類來選擇用于在步驟S9a中去除材料膜3的合適的化學(xué)品(濕法工藝溶液、或刻蝕劑)，特別是如下所述的合適的化學(xué)品。當(dāng)?shù)枘?以Si3N4膜為代表)用于作為偏置間隔體的材料膜3時(shí)，可以優(yōu)選使用熱磷酸以用于在步驟S9a中去除氮化硅膜(材料膜3)。所使用的液體熱磷酸的溫度優(yōu)選在130°C至170°C范圍內(nèi)。當(dāng)柵極電極(GE1、GE2、GE3、GE4)是金屬柵極電極并且柵絕緣膜(GI1、GI2、GI3、GI4)是高介電膜(高_(dá)k膜·)時(shí)，在步驟S9a中所使用的化學(xué)品優(yōu)選為含有高濃度Si (硅)的磷酸，從而盡可能抑制金屬柵極電極中所包含的金屬膜或者是柵極絕緣膜中所包含的高介電常數(shù)膜的溶解。此時(shí)的硅濃度較優(yōu)選地等于或超過30ppm。此外，液體熱磷酸的溫度較優(yōu)選地是130°C _140°C的相對(duì)低的溫度，并因此可以抑制金屬膜(金屬柵極電極中所包含的金屬膜)或高介電膜(柵極絕緣膜中所包含的高介電膜)的溶解。如果通過用于去除光刻膠圖案PRl的灰化來氧化氮化硅膜(材料膜3)的表面，則熱磷酸對(duì)氮化硅膜(材料膜3)的溶解將受到抑制。用于去除光刻膠圖案PRl的灰化可以更優(yōu)選地不使用氧化氣體(例如O2(氧氣))，而是可以使用H2(氫氣)或隊(duì)(氮?dú)?。即使在這種情況下，氮化硅膜(材料膜3)仍具有自然氧化的表面，從而緊接在熱磷酸工藝之前還可以受到稀釋的氫氟酸工藝的輕微刻蝕。為了抑制或防止熱磷酸對(duì)柵極電極材料(金屬膜或多晶硅膜)的溶解，在步驟S4中的柵極電極的形成之后直到在步驟S5a中材料膜3的沉積，可以利用氧化氣體(諸如O2 (氧氣))來進(jìn)行等離子體工藝(灰化)以氧化柵極電極GE1、GE2、GE3和GE4的表面(金屬膜或多晶硅膜的表面)。因此，含有高濃度硅的熱磷酸(以及具有130°C至140°C的相對(duì)較低溫度的另一熱磷酸)具有氧化物的低溶解速率。在使用這種熱磷酸的情況下，由柵極電極的氧化層保護(hù)柵極電極GE I、GE2、GE3和GE4(在柵極電極GE I、GE2、GE3和GE4中包含的金屬膜或多晶硅膜的表面)，使得更安全地保持每個(gè)柵極電極的形狀。當(dāng)氧化硅膜(通過CVD方法形成的氧化硅膜，即CVD氧化物膜)用作用于偏置間隔體的材料膜3時(shí)，在步驟S9a中可以適當(dāng)?shù)厥褂孟♂尩臍浞嵋匀コ趸枘?材料膜3)。此時(shí)，稀釋的氫氟酸的濃度、即HF濃度優(yōu)選地等于或小于lwt% (重量％)，優(yōu)選地，0. Iwt% (重量％ )或更少。通過降低氟酸的濃度，可以增加在CVD氧化物膜(材料膜3)和高介電膜(形成柵極絕緣膜Gil、GI2、GI3和GI4的高介電膜)之間的刻蝕選擇性，使得在不分解高介電膜的情況下可以安全地去除CVD氧化物膜(材料膜3)。例如，當(dāng)稀釋的、0. 05wt% (重量％ )的氟酸溶液被設(shè)置在室溫至約50°C的液體溫度時(shí)，CVD氧化物膜(材料膜3)的刻蝕速率相對(duì)于高介電膜(形成柵極絕緣膜GII、GI2、GI3和GI4的高介電膜)的刻蝕速率的刻蝕速率選擇性(即，CVD氧化物膜的刻蝕速率相對(duì)于高介電膜的刻蝕速率的比率；CVD氧化物膜的刻蝕速率/高介電膜的刻蝕速率)可以設(shè)置為50或更多。金屬膜可以用作用于偏置間隔體的材料膜3。在這種情況下，所使用的合適的金屬材料可以包括單一金屬(諸如Al(鋁)、Ni(鎳)、W(鎢)、Co(鈷)或Ti(鈦))或者包含一種或多種元素作為主要成分的合金，該元素選自由Al、Ni、W、Co或Ti所構(gòu)成的組。在這種情況下，去除用于偏置間隔體的金屬膜(材料膜3)可以適當(dāng)使用含有氧化劑(諸如過氧化氫或臭氧水)的化學(xué)品或酸性或堿性化學(xué)品。例如，可適當(dāng)使用SPM(H2S04+H202)、HPM(HC1+H202+H20)、APM(NH40H+H202+H20)、硝酸、硫酸或鹽酸。例如，當(dāng)?shù)?TiN)用于在柵極電極中所包含的金屬膜(對(duì)應(yīng)包括金屬柵極電極的柵極電極GE1、GE2、GE3和GE4)并且鎢(W)用于用作偏置間隔體(金屬膜3)的金屬膜時(shí)，只有鎢可以由濃縮(conc.)H202 (30wt% )以高選擇性溶解。在形成柵極電極GE1、GE2、GE3和GE4之后直到可以沉積材料膜3，進(jìn)行使用氧化氣體(諸如O2 (氧氣))的等離子體(灰化)，使得在金屬柵極電極中所包含的金屬膜的表面被氧化，以防止由于用于去除用于偏置間隔體的材料膜3的化學(xué)品的存在而導(dǎo)致金屬膜的溶解。例如，通過O2等離子體工藝對(duì)金屬柵極電極中所包含的氮化鈦(TiN)膜的側(cè)部(在金屬柵極電極側(cè)壁處暴露出的側(cè)部)氧化(灰化)，可以防止金屬膜溶解于cone. H2O2 (濃縮的H2O2)。在步驟S9a中去除材料膜3之后，可以對(duì)半導(dǎo)體襯底I再次進(jìn)行清洗工藝。在去除用作偏置間隔體的材料膜3之后的清洗工藝可以包括用于物理去除顆粒的物理清洗工藝。例如，可以適當(dāng)進(jìn)行使用兩種液體(即，液體(純凈水)和氣體(氮?dú)饣蚋稍锟諝?)的水射流清洗或者使用溶解了氣體和水的兆聲波清洗。在利用熱磷酸由批處理器進(jìn)行的熱磷酸工藝(用熱磷酸去除由氮化硅構(gòu)成的材料膜3的工藝)之后，優(yōu)選在水池中依序進(jìn)行
溶解了氣體和水的兆聲波清洗。在該實(shí)施例中，在去除用于偏置間隔體的材料膜3和抗蝕劑(光刻膠圖案PRl)灰化之后的抗蝕劑殘留物時(shí)的顆粒與用于偏置間隔體的材料膜3 —起被去除。即使當(dāng)顆粒和殘留物再次附著到晶片(半導(dǎo)體襯底I)上時(shí)，它們也可以僅通過物理清洗而被容易地去除。因此，在后文描述的第一和第二比較例中，需要設(shè)置清洗條件，以便盡可能地抑制偏置間隔體膜的刻蝕。比較例具有低的顆粒去除能力以及可能擁有低產(chǎn)率。相反，本實(shí)施例具有聞的顆粒去除能力，并且因此具有提聞廣率的優(yōu)勢(shì)。然后，如圖11所示，在半導(dǎo)體襯底I的主表面(全部主表面)之上形成(沉積)用于偏置間隔體的材料膜4，以便覆蓋在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)(圖I中所示的步驟S5b)。在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中，在柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)的上表面和側(cè)壁之上、以及半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)覆蓋的部分之上形成材料膜4。用于材料膜4的適合材料和形成方法與上述材料膜3的適合材料和形成方法基本上相同，因此下面將省略其重復(fù)說明。所形成的材料膜4的厚度(深度)1\可以為例如大約2nm至5nm的范圍內(nèi)，以便作為稍后進(jìn)行的離子注入IM2的偏置間隔體。材料膜4的在nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)的兩側(cè)壁處所形成的部分均稱為“材料膜4a”(由參考標(biāo)記4a指示)。材料膜4的在柵極結(jié)構(gòu)(柵極電極GE2)的上表面之上形成的部分稱為“材料膜4b” (由參考標(biāo)記4b指示)。材料膜4的在P-型阱PW2之上形成的其它部分稱為“材料膜4c” (由參考標(biāo)記4c所指示)。材料膜4c在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T4。材料膜4b在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T4。材料膜4a在基本平行于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T4。然后，光刻膠膜涂敷于半導(dǎo)體襯底I的主表面(即材料膜4之上)并隨后被曝光和顯影，使得光刻膠圖案(抗蝕劑圖案、或掩模層)PR2形成為如圖12所示的掩模層(圖I中所示的步驟S6b)。光刻膠圖案PR2形成在nMIS區(qū)lA、pMIS區(qū)IC和pMIS區(qū)ID中，但沒有形成在nMIS區(qū)IB中。因此，光刻膠圖案PR2覆蓋nMIS區(qū)1A、pMIS區(qū)IC和pMIS區(qū)ID中的材料膜4，但nMIS區(qū)IB中的材料膜4沒有被光刻膠圖案PR2覆蓋并且暴露在外面。然后，如圖13所示，進(jìn)行離子注入IM2進(jìn)入到半導(dǎo)體襯底I中(圖I中所示的步驟S7b)。在離子注入IM2中，諸如磷(P)或砷(As)之類的n-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I中。離子注入頂2與上述離子注入Ml不同之處在于離子注入的條件，例如劑量的量或注入能量(在某些情況下，待注入的雜質(zhì)方面也不同)。也就是說，用于離子注入到nMIS區(qū)IA的條件和用于離子注入到nMIS區(qū)IB的條件彼此不同。因此，利用用于選擇性暴露出nMIS區(qū)IA的光刻膠圖案PRl的離子注入IMl與利用用于選擇性暴露出nMIS區(qū)IB的光刻膠圖案PR2的離子注入頂2分開地進(jìn)行。這對(duì)下面描述的離子注入頂3和頂4而目是相同的。光刻膠圖案PR2用作離子注入頂2中的離子注入阻擋掩模。在離子注入頂2中，沒有雜質(zhì)引入(離子注入)到半導(dǎo)體襯底I的、由光刻膠圖案PR2覆蓋的nMIS區(qū)IA和pMIS區(qū)IC和lD(p-型阱PW2和n型阱NWl和NW2)以及柵極電極GE1、GE3和GE4中。相比之下，由于在離子注入頂2中nMIS區(qū)IB沒有被光刻膠圖案PR2覆蓋，因此可 以在半導(dǎo)體襯底I的nMIS區(qū)IB (p型阱PW2)上進(jìn)行離子注入，而nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)和柵極結(jié)構(gòu)(柵極電極GE2)側(cè)壁之上的材料膜4a可以用作離子注入阻擋掩模。也就是說，在nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)的側(cè)壁之上的材料膜4a用作偏置間隔體。從而，在離子注入頂2中，沒有雜質(zhì)引入(離子注入)到P-型阱PW2中直接位于柵極電極GE2下面的區(qū)域中，以及直接位于柵極電極GE2的側(cè)壁處的材料膜4a下面的區(qū)域中。所形成的材料膜4的厚度(深度)T4允許雜質(zhì)離子通過具有離子注入能量(加速能量)的離子注入頂2穿過。通過離子注入頂2注入的雜質(zhì)離子穿過P-型阱PW2之上的材料膜4c以引入(注入)到位于材料膜4c下面的P-型阱PW2(其上層部分)中。在離子注入頂2中，雜質(zhì)離子還可以穿過柵極電極GE2之上的材料膜4b以注入到柵極電極GE2中。在離子注入IM2中，諸如磷(P)或砷(As)之類的n-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底1(P_型阱PW2)的柵極電極GE2的兩側(cè)區(qū)域中，從而形成延伸區(qū)(源極延伸區(qū)和漏極延伸區(qū)，n-型半導(dǎo)體區(qū)域、或n-型雜質(zhì)擴(kuò)散層)EX2。延伸區(qū)EX2是n_型半導(dǎo)體區(qū)，并具有比之后形成的n+_型源極/漏極區(qū)SD2的雜質(zhì)濃度低的雜質(zhì)濃度。延伸區(qū)EX2的深度(結(jié)深)比之后形成的n+-源極/漏極區(qū)SDl的深度(結(jié)深)淺。通過將雜質(zhì)穿過材料膜4c引入(注入)到P-型阱PW2(其上層部分)中來形成延伸區(qū)EX2。因此，延伸區(qū)EX2形成為與在柵極電極GE2的每個(gè)側(cè)壁處的材料膜4a的側(cè)面(與接觸柵極電極GE2的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。用于形成延伸區(qū)EX2的離子注入IM2優(yōu)選為非斜式離子注入，而是在與半導(dǎo)體襯底I的主表面垂直的方向上的離子注入。在離子注入頂2之前或之后(形成有材料膜4和光刻膠圖案PR2)，可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入，例如暈離子注入。進(jìn)行暈離子注入以在半導(dǎo)體襯底I的nMIS區(qū)lB(p_型阱PW2)中形成暈區(qū)(p-型半導(dǎo)體區(qū))。暈區(qū)形成在P-型阱PW2內(nèi)，以便包圍(覆蓋)延伸區(qū)EX2。暈區(qū)是具有比P-型阱PW2高的雜質(zhì)濃度的P-型半導(dǎo)體區(qū)(p-型雜質(zhì)擴(kuò)散區(qū))。通過離子注入諸如硼(B)之類的P-型雜質(zhì)(這是與由離子注入IM2注入的雜質(zhì)類型相反的雜質(zhì))來進(jìn)行暈離子注入。較優(yōu)選進(jìn)行傾斜離子注入(斜式離子注入)。在暈離子注入中，沒有雜質(zhì)被引入(離子注入)到被光刻膠圖案PR2覆蓋的半導(dǎo)體襯底I的nMIS區(qū)IA和pMIS區(qū)IC和ID (p-型阱PWl和n_型阱NWl和NW2)以及柵極電極GE1、GE3和GE4中。在不需要時(shí)可以省略形成暈區(qū)(也就是說，暈離子注入將被省略)。然后，如圖14所示，去除光刻膠圖案PR2(圖I所示的步驟S8b)?？梢酝ㄟ^灰化來去除光刻膠圖案PR2。在另一實(shí)施例中，可以由濕法工藝去除光刻膠圖案PR2。然后，如圖15所示，去除材料膜4(圖I所示的步驟S9b)。可以通過利用化學(xué)品的濕法工藝去除材料膜4(濕法刻蝕工藝、或利用化學(xué)品的溶解工藝)。在步驟S9b中材料膜4的去除工藝與在上述步驟S9a中材料膜3的去除工藝基本相同。
在步驟S9b中，去除材料膜4以從nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中暴露出相應(yīng)的柵極結(jié)構(gòu)。此時(shí)，優(yōu)選地從nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的每個(gè)暴露出全部柵極結(jié)構(gòu)(其全部上表面和側(cè)壁)(使得在柵極結(jié)構(gòu)的表面處不存留材料膜4)。此夕卜，優(yōu)選地暴露出半導(dǎo)體襯底I的待形成源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的區(qū)域(使得在待形成源極區(qū)和漏極區(qū)的區(qū)域中不存留材料膜4)。在步驟S9b中暴露出的柵極結(jié)構(gòu)(包括柵極絕緣膜GIl和柵極電極GEl的結(jié)構(gòu)、包括柵極絕緣膜GI2和柵極電極GE2的結(jié)構(gòu)、包括柵極絕緣膜GI3和柵極電極GE3的結(jié)構(gòu)、以及包括柵極絕緣膜GI4和柵極電極GE4的結(jié)構(gòu))對(duì)應(yīng)于緊接在步驟S5b中形成材料膜4之前的柵極結(jié)構(gòu)。當(dāng)緊接在步驟S5b中的材料膜4的形成之前的柵極電極(GE1、GE2、GE3和GE4)中每一個(gè)的表面之上形成氧化物膜(例如，自然氧化物膜)等時(shí)，在柵極結(jié)構(gòu)中可以包含這樣的氧化物膜。像在上述步驟S9a之后的工藝一樣，還可以在步驟S9b中去除材料膜4之后在半導(dǎo)體襯底I上進(jìn)行另一清洗工藝。然后，如圖16所示，在半導(dǎo)體襯底I的主表面(全部主表面)之上形成(沉積)用于偏置間隔體的材料膜5，以便覆蓋nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)(圖I中所示的步驟S5c)。在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中，在柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)的上表面和側(cè)壁之上以及半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)覆蓋的部分(p-型阱PWl和PW2、以及n-型阱NWl和NW2)之上形成材料膜5。用于材料膜5的適合材料和形成方法與上述材料膜3的適合材料和形成方法基本上相同，因此下面將省略其重復(fù)說明。所形成的材料膜5的厚度(深度)T5可以為例如大約2nm至5nm的范圍內(nèi)，以便適合作為之后進(jìn)行的離子注入頂3的偏置間隔體。材料膜5的在pMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)的兩側(cè)壁處形成的部分均稱為“材料膜5a”(由參考標(biāo)記5a指示)。材料膜5的在柵極結(jié)構(gòu)(柵極電極GE3)的上表面之上形成的部分稱為“材料膜5b” (由參考標(biāo)記5b指示)。材料膜5的在n-型阱NWl上形成的其它部分稱為“材料膜5c”(由參考標(biāo)記5c所指示)。材料膜5c在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T5。材料膜5b在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T5。材料膜5a在基本平行于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T5。然后，光刻膠膜涂敷于半導(dǎo)體襯底I的主表面，即材料膜5之上，并隨后被曝光和顯影，使得光刻膠圖案(抗蝕劑圖案、或掩模層)PR3形成為如圖17所示的掩模層。(圖I中所示的步驟S6c)。
光刻膠圖案PR3形成在nMIS區(qū)lA、nMIS區(qū)IB和pMIS區(qū)ID中，但沒有形成在pMIS區(qū)IC中。因此，用光刻膠圖案PR3覆蓋nMIS區(qū)lA、nMIS區(qū)IB和pMIS區(qū)ID中的材料膜5，但pMIS區(qū)IC中的材料膜5沒有被光刻膠圖案PR3覆蓋并且暴露在外面。然后，如圖18所示，進(jìn)行離子注入IM3進(jìn)入到半導(dǎo)體襯底I中(圖I中所示的步驟S7c)。在離子注入IM3中，諸如硼(B)之類的P-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I中。離子注入頂3與上述離子注入頂1和頂2的不同之處在于離子注入的條件。也就是說，離子注入頂3與上述離子注入Ml和頂2的不同之處在于待注入的雜質(zhì)類型(也可以是在劑量的量或注入能量等)。在離子注入頂3中，光刻膠圖案PR3用作離子注入阻擋掩模，并且沒有雜質(zhì)引入(離子注入)到半導(dǎo)體襯底I的、由光刻膠圖案PR3覆蓋的nMIS區(qū)IA和IB以及pMIS區(qū)lD(p-型阱PWl和PW2、以及n型阱NW2)以及柵極電極GE1、GE2和GE4中。相比之下，在離子注入頂3時(shí)，pMIS區(qū)IC不具有形成在其中的任何光刻膠圖案PR3，而因此可以在pMIS區(qū)lC(n-型阱NWl)中在半導(dǎo)體襯底I上進(jìn)行離子注入。形成在 PMIS區(qū)的柵極結(jié)構(gòu)(柵極電極GE3)處的材料膜5a和柵極結(jié)構(gòu)(柵極電極GE3)的側(cè)壁可以用作離子注入阻擋掩模。也就是說，在PMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)的側(cè)壁之上的材料膜5a用作偏置間隔體。從而，在離子注入頂3中，沒有雜質(zhì)引入(離子注入)到n-型阱NWl中直接位于柵極電極GE3下面的區(qū)域中，以及直接位于柵極電極GE3的側(cè)壁之上的材料膜5a下面的區(qū)域中。所形成的材料膜5的厚度(深度)T5允許雜質(zhì)離子通過具有離子注入能量(加速能量)的離子注入頂3穿過。通過離子注入頂3注入的雜質(zhì)離子穿過n-型阱NWl之上的材料膜5c以引入(注入)到位于材料膜5c下面的n_型阱NWl (其上層部分)中。在離子注入頂3中，注入的雜質(zhì)離子還可以穿過柵極電極GE3之上的材料膜5b以注入到柵極電極GE3中。在離子注入頂3中，諸如硼(B)之類的P-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I (n-型阱NWl)的柵極電極GE3的兩側(cè)區(qū)域中，從而形成延伸區(qū)(源極延伸區(qū)和漏極延伸區(qū)、P-型半導(dǎo)體區(qū)域、或P-型雜質(zhì)擴(kuò)散層)EX3。延伸區(qū)EX3是P-型半導(dǎo)體區(qū)，并具有比之后形成的P+-型源極/漏極區(qū)SD3雜質(zhì)濃度低的雜質(zhì)濃度。延伸區(qū)EX3的深度(結(jié)深)比下面要形成的P+-源極/漏極區(qū)SD3的深度(結(jié)深)淺。通過把雜質(zhì)穿過材料膜5c引入(注入)到n-型阱NWl (其上層部分)中來形成延伸區(qū)EX3。因此，延伸區(qū)EX3形成為與在柵極電極GE3的每個(gè)側(cè)壁之上的材料膜5a的側(cè)面(與接觸柵極電極GE3的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。用于形成延伸區(qū)EX3的離子注入IM3優(yōu)選為非斜式離子注入，而是在與半導(dǎo)體襯底I的主表面垂直的方向上的離子注入。在離子注入IM3之前或之后(形成有材料膜5和光刻膠圖案PR3)，可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入，例如暈離子注入。進(jìn)行暈離子注入以在半導(dǎo)體襯底I的PMIS區(qū)lC(n-型阱NWl)中的形成暈區(qū)(n-型半導(dǎo)體區(qū))。暈區(qū)形成在n_型阱NWl內(nèi)，以便包圍(覆蓋)延伸區(qū)EX3。暈區(qū)是具有比n-型阱NWl高的雜質(zhì)濃度的n-型半導(dǎo)體區(qū)(n_型雜質(zhì)擴(kuò)散區(qū))。通過離子注入諸如磷(P)或砷(As)之類的n-型雜質(zhì)(這是與由離子注入IM3注入的雜質(zhì)類型相反的雜質(zhì))來進(jìn)行暈離子注入。較優(yōu)選進(jìn)行傾斜離子注入(斜式離子注入)。在暈離子注入中，沒有雜質(zhì)被引入(離子注入)到被光刻膠圖案PR3覆蓋的半導(dǎo)體襯底I的nMIS區(qū)IA和IB以及pMIS區(qū)ID (p-型阱PWl和PW2以及n_型阱NW2)以及柵極電極GE1、GE2和GE4中。在不需要時(shí)可以省略形成暈區(qū)(也就是說，暈離子注入將被省略)。然后，如圖19所示，去除光刻膠圖案PR3(圖2所示的步驟S8c)?？梢酝ㄟ^灰化來去除光刻膠圖案PR3。在另一實(shí)施例中，可以通過濕法工藝去除光刻膠圖案PR3。
然后，如圖20所示，去除材料膜5(圖2所示的步驟S9c)?？梢酝ㄟ^利用化學(xué)品的濕法工藝去除材料膜5 (濕法刻蝕工藝或利用化學(xué)品的溶解工藝)。在步驟S9c中材料膜5的去除工藝與在上述步驟S9a中材料膜3的去除工藝基本上相同。在步驟S9c中，去除材料膜5以從nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中暴露出柵極結(jié)構(gòu)。此時(shí)，優(yōu)選地在相應(yīng)的nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中優(yōu)選布置全部柵極結(jié)構(gòu)(其全部上表面和側(cè)壁)(也就是說，在柵極結(jié)構(gòu)的表面處不存留材料膜5)。半導(dǎo)體襯底I更優(yōu)選暴露在之后形成源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的區(qū)域中(使得在待形成源極區(qū)和漏極區(qū)的區(qū)域中不存留材料膜5)。在步驟S9c中暴露出的柵極結(jié)構(gòu)(包括柵極絕緣膜GIl和柵極電極GEl的結(jié)構(gòu)、包括柵極絕緣膜GI2和柵極電極GE2的結(jié)構(gòu)、包括柵極絕緣膜GI3和柵極電極GE3的結(jié)構(gòu)、以及包括柵極絕緣膜GI4和柵極電極GE4的結(jié)構(gòu))對(duì)應(yīng)于緊接在步驟S5c中的材料膜5的形成之前的柵極結(jié)構(gòu)。因此，當(dāng)緊接在步驟S5a中的材料膜5的形成之前在柵極電極(GE1、GE2、GE3和GE4)中每一個(gè)的表面之上形成氧化物膜(例如，自然氧化物膜)時(shí)，在柵極結(jié)構(gòu)中可以包含氧化物膜等。像在上述步驟S9a之后的工藝一樣，還可以在步驟S9c中去除材料膜5之后在半導(dǎo)體襯底I上進(jìn)行另一清洗工藝。然后，如圖21所示，在半導(dǎo)體襯底I的主表面(全部主表面)之上形成(沉積)用于偏置間隔體的材料膜6，以便覆蓋在nMIS區(qū)IA和1B、以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)(圖2中所示的步驟S5d)。在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中，在柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)的上表面和側(cè)壁之上以及半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)覆蓋的部分(p-型阱PWl和PW2以及n-型阱NWl和NW2)之上形成材料膜6。用于材料膜6的適合材料和形成方法與上述材料膜3的適合材料和形成方法基本上相同，因此下面將省略其重復(fù)說明。所形成的材料膜6的厚度(深度)T6可以設(shè)置為例如大約2nm至5nm的范圍內(nèi)，以便適合作為之后進(jìn)行的離子注入頂4的偏置間隔體。材料膜6的在pMIS區(qū)ID中的柵極結(jié)構(gòu)(柵極電極GE4)的兩側(cè)壁處形成的部分均稱為“材料膜6a”(由參考標(biāo)記6a指示)。材料膜6的在柵極結(jié)構(gòu)(柵極電極GE4)的上表面之上形成的部分稱為“材料膜6b” (由參考標(biāo)記6b指示)。材料膜6的在n-型阱NW2上形成的其它部分稱為“材料膜6c”(由參考標(biāo)記6c所指示)。材料膜6c在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T6。材料膜6b在基本垂直于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T6。材料膜6a在基本平行于半導(dǎo)體襯底I的主表面方向上的厚度幾乎相當(dāng)于上述厚度T6。然后，光刻膠膜涂敷于半導(dǎo)體襯底I的主表面，即材料膜6之上，并隨后被曝光和顯影，使得光刻膠圖案(抗蝕劑圖案、或掩模層)PR4形成為如圖22所示的掩模層(圖2中所示的步驟S6d)。光刻膠圖案PR4形成在nMIS區(qū)lA、nMIS區(qū)IB和pMIS區(qū)IC中，但沒有形成在pMIS區(qū)ID中。因此，光刻膠圖案PR4覆蓋nMIS區(qū)1A、nMIS區(qū)IB和pMIS區(qū)IC中的材料膜6，但是pMIS區(qū)ID中的材料膜6沒有被光刻膠圖案PR4覆蓋并且暴露在外面。然后，如圖23所示，進(jìn)行離子注入頂4進(jìn)入到半導(dǎo)體襯底I中(圖2中所示的步驟S7d)。在離子注入IM4中，諸如硼(B)之類的P-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I中。也就是說，離子注入頂4與上述離子注入Ml和頂2的不同之處在于待注入的離子類型。也就是說，離子注入頂4與上述離子注入Ml和頂2的不同之處在于雜質(zhì)類型(也可以是在劑量的量或注入能量等方面)。離子注入頂4與上述離子注入頂3的不同之處在于用于離子注入的條件，例如在劑量的量或注入能量(還可以是注入的雜質(zhì)類型)。在離子注入頂4中，光刻膠圖案PR4用作離子注入阻擋掩模。沒有雜質(zhì)引入(離子注入)到半導(dǎo)體襯底I的、由光刻膠圖案PR4覆蓋的nMIS區(qū)IA和IB以及pMIS區(qū)IC (p-型阱PWl和PW2、以及n型阱NWl)以及柵極電極GE1、GE2和GE3中。相比之下，由于在離子注入頂4中pMIS區(qū)ID未被光刻膠圖案PR4覆蓋，而因此可以在半導(dǎo)體襯底I的pMIS區(qū)lD(n-型阱NW2)上進(jìn)行離子注入，同時(shí)pMIS區(qū)ID中的柵極 結(jié)構(gòu)(柵極電極GE4)、位于pMIS區(qū)ID的柵極結(jié)構(gòu)(柵極電極GE4)處的材料膜6a、和柵極結(jié)構(gòu)(柵極電極GE4)的側(cè)壁可以用作離子注入阻擋掩模。也就是說，pMIS區(qū)ID中的柵極結(jié)構(gòu)(柵極電極GE4)的側(cè)壁之上的材料膜6a用作偏置間隔體。從而，在離子注入頂4中，沒有雜質(zhì)引入(離子注入)到n-型阱NW2中直接位于柵極電極GE4下面的區(qū)域中，以及直接位于柵極電極GE4的側(cè)壁處的材料膜6a下面的區(qū)域中。所形成的材料膜6的厚度(深度)T6允許雜質(zhì)離子通過具有離子注入能量(加速能量)的離子注入IM4穿過。通過離子注入頂4注入的雜質(zhì)離子穿過n-型阱NW2之上的材料膜6c以引入(注入)到位于材料膜6c下面的n-型阱NW2(其上層部分)中。在離子注入頂4中，注入的雜質(zhì)離子還可以穿過柵極電極GE4之上的材料膜6b以注入到柵極電極GE4中。在離子注入IM4中，諸如硼(B)之類的P-型雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底l(n-型阱NW2)的柵極電極GE4的兩側(cè)區(qū)域中，從而形成延伸區(qū)(源極延伸區(qū)和漏極延伸區(qū)，P-型半導(dǎo)體區(qū)域或P-型雜質(zhì)擴(kuò)散層)EX4。延伸區(qū)EX4是P-型半導(dǎo)體區(qū)，并具有比之后形成的P+-型源極/漏極區(qū)SD4雜質(zhì)濃度低的雜質(zhì)濃度。延伸區(qū)EX4的深度(結(jié)深)比之后形成的P+-源極/漏極區(qū)SD4的深度(結(jié)深)淺。通過把雜質(zhì)穿過材料膜6c引入(注入)到n-型阱NW2(其上層部分)中來形成延伸區(qū)EX4。因此，延伸區(qū)EX4形成為與在柵極電極GE4的每個(gè)側(cè)壁上的材料膜6a的側(cè)面(與接觸柵極電極GE4的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。用于形成延伸區(qū)EX4的離子注入頂4并非為斜式離子注入，而是優(yōu)選為在與半導(dǎo)體襯底I的主表面垂直的方向上的離子注入。在離子注入頂4之前或之后(形成有材料膜6和光刻膠圖案PR4)，可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入，例如暈離子注入。進(jìn)行暈離子注入以在半導(dǎo)體襯底I的PMIS區(qū)lD(n-型阱NW2)中形成暈區(qū)(n-型半導(dǎo)體區(qū))。暈區(qū)形成在n_型阱NW2內(nèi)，以便包圍(覆蓋)延伸區(qū)EX4。暈區(qū)是具有比n-型阱NW2高的雜質(zhì)濃度的n-型半導(dǎo)體區(qū)(n_型雜質(zhì)擴(kuò)散區(qū))。通過離子注入諸如磷(P)或砷(As)之類的n-型雜質(zhì)(這是與由離子注入IM4注入的雜質(zhì)類型相反的雜質(zhì))來進(jìn)行暈離子注入。更為優(yōu)選地進(jìn)行傾斜離子注入(斜式離子注入)。在暈離子注入中，沒有雜質(zhì)被引入(離子注入)到半導(dǎo)體襯底I的、被光刻膠圖案PR4覆蓋的nMIS區(qū)IA和IB以及pMIS區(qū)IC (p-型阱PWl和PW2以及n_型阱NWl)以及柵極電極GE1、GE2和GE3中。在不需要時(shí)可以省略形成暈區(qū)(也就是說，暈離子注入將被省略)。然后，如圖24所示，去除光刻膠圖案PR4(圖2所示的步驟S8d)?？梢酝ㄟ^灰化來去除光刻膠圖案PR4。在另一實(shí)施例中，可以通過濕法工藝去除光刻膠圖案PR4。然后，如圖25所示，去除材料膜6 (圖2所示的步驟S9d)?？梢酝ㄟ^利用化學(xué)品的濕法工藝去除材料膜6 (濕法刻蝕工藝或利用化學(xué)品的溶解工藝)。在步驟S9c中材料膜6的去除工藝與在上述步驟S9a中材料膜3的去除工藝基本上相同。在步驟S9d中，通過去除材料膜6以從nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中暴露出相應(yīng)的柵極結(jié)構(gòu)。此時(shí)，優(yōu)選地從相應(yīng)的nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID暴
露出全部柵極結(jié)構(gòu)(其全部上表面和側(cè)壁)(使得在柵極結(jié)構(gòu)的表面處不存留材料膜6)。此外，更優(yōu)選暴露半導(dǎo)體襯底I的、之后形成源極區(qū)和漏極區(qū)SD I、SD2、SD3和SD4的區(qū)域(使得在待形成源極區(qū)和漏極區(qū)的區(qū)域不存留材料膜6)。在步驟S9d中暴露出的柵極結(jié)構(gòu)(包括柵極絕緣膜GIl和柵極電極GEl的結(jié)構(gòu)、包括柵極絕緣膜GI2和柵極電極GE2的結(jié)構(gòu)、包括柵極絕緣膜GI3和柵極電極GE3的結(jié)構(gòu)、以及包括柵極絕緣膜GI4和柵極電極GE4的結(jié)構(gòu))對(duì)應(yīng)于緊接在步驟S5d中形成材料膜6之前的柵極結(jié)構(gòu)。當(dāng)緊接在步驟S5d中的材料膜6的形成之前在柵極電極(GE1、GE2、GE3和GE4)之上形成氧化物膜(例如，自然氧化物膜)等時(shí)，在柵極結(jié)構(gòu)中可以包含氧化物膜。像在上述步驟S9a之后的工藝一樣，還可以在步驟S9d中去除材料膜6之后在半導(dǎo)體襯底I上進(jìn)行另一清洗工藝。在本實(shí)施例中，使用偏置間隔體膜(材料膜3、4、5和6)，可以使得借由偏置間隔體膜(材料膜3、4、5和6)的厚度，將用于在離子注入頂1、頂2、頂3和頂4中擴(kuò)散雜質(zhì)的起點(diǎn)與柵極電極GE1、GE2、GE3和GE4的側(cè)壁間隔分開。這種設(shè)置可以降低源極區(qū)和漏極區(qū)之間的泄漏以改善短溝道特性。每次再次形成(去除和重新形成)光刻膠圖案(PR1、PR2、PR3和PR4)，再次形成(去除和重新沉積)用于偏置間隔體的膜(材料膜3、4、5、6)，從而可以使用具有用于偏置間隔體的適當(dāng)厚度的材料膜3、4、5和6來進(jìn)行離子注入頂1、頂2、頂3和頂4。因此，在nMIS區(qū)lA、nMIS區(qū)lB、pMIS區(qū)IC和pMIS區(qū)ID中分別形成的MISFET可以被穩(wěn)定，從而提高半導(dǎo)體器件的性能。當(dāng)用化學(xué)品去除用于偏置間隔體的膜(材料膜3、4、5和6)時(shí)，可以在去除光刻膠圖案(PR1、PR2、PR3和PR4)之后容易地去除在用于偏置間隔體的膜(材料膜3、4、5和6)上剩余的抗蝕劑殘留物和注入物質(zhì)。提高了半導(dǎo)體器件的產(chǎn)率，并因此可以有效地穩(wěn)定MISFET的特性(附加地，可以改善半導(dǎo)體器件的性能)如圖26所示，在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的各個(gè)柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁之上形成側(cè)壁間隔體(側(cè)壁間隔體、側(cè)壁絕緣膜或側(cè)壁)SW(圖2中所示的步驟S10)。例如如下描述，可以形成側(cè)壁間隔體SW。首先，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)上形成絕緣膜(用于側(cè)壁間隔體SW的絕緣膜)，以便覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。然后，通過反應(yīng)離子刻蝕法(RIE)等刻蝕(回刻蝕)絕緣膜(用于側(cè)壁間隔體SW的絕緣膜)。因此，絕緣膜(用于側(cè)壁間隔體SW的絕緣膜)保留在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁處，并且去除其它區(qū)域(在柵極結(jié)構(gòu)之上和半導(dǎo)體襯底的未被柵極結(jié)構(gòu)覆蓋的部分之上)中的絕緣膜。以這種方式，形成了包括保留在每個(gè)柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)側(cè)壁處的絕緣膜(用于側(cè)壁間隔體SW的絕緣膜)的側(cè)壁間隔體SW?？梢酝ㄟ^CVD法等利用例如氮化硅膜、氧化硅膜或其疊層膜來形成用于側(cè)壁間隔體SW的絕緣膜。所形成的絕緣膜可以具有例如厚度20nm至25nm的厚度(深度)，這比上述形成的材料膜3、4、5和6中的每一個(gè)都要厚。在步驟SlO中形成側(cè)壁間隔體SW之后，如圖27所示，形成為n+_型半導(dǎo)體區(qū)(n_型雜質(zhì)擴(kuò)散層)的源極區(qū)和漏極區(qū)SDl和SD2、以及為P+-型半導(dǎo)體區(qū)(p-型雜質(zhì)擴(kuò)散層)的源極區(qū)和漏極區(qū)SD3和SD4(圖2中所示的步驟Sll)。通過離子注入諸如砷(As)或磷⑵之類的n-型雜質(zhì)，在nMIS區(qū)IA中的半導(dǎo)體襯底I (P-型阱PWl)的柵極電極GEl和側(cè)壁 間隔體SW(在柵極電極GEl側(cè)壁上的側(cè)壁間隔體SW)的兩側(cè)區(qū)域上形成源極區(qū)和漏極區(qū)SD1。通過離子注入諸如砷(As)或磷(P)之類的n-型雜質(zhì)，在nMIS區(qū)IB中的半導(dǎo)體襯底I (p-型阱PW2)的柵極電極GE2和側(cè)壁間隔體SW (在柵極電極GE2側(cè)壁上的側(cè)壁間隔體SW)的兩側(cè)區(qū)域上，形成源極區(qū)和漏極區(qū)SD2。通過離子注入諸如硼(B)之類的P-型雜質(zhì)，在pMIS區(qū)IC中的半導(dǎo)體襯底I (n-型阱NWl)的柵極電極GE3和側(cè)壁間隔體SW(在柵極電極GE3側(cè)壁處的側(cè)壁間隔體SW)的兩側(cè)區(qū)域中形成源極區(qū)和漏極區(qū)SD3。通過離子注入諸如硼(B)之類的P-型雜質(zhì)，在pMIS區(qū)ID中的半導(dǎo)體襯底I (n-型阱NW2)的柵極電極GE4和側(cè)壁間隔體SW(在柵極電極GE4側(cè)壁處的側(cè)壁間隔體SW)的兩側(cè)區(qū)域中形成源極區(qū)和漏極區(qū)SD4。在用于形成源極區(qū)和漏極區(qū)SDl的離子注入時(shí)，柵極電極GEl及其側(cè)壁處的側(cè)壁間隔體SW可以用作掩模(離子注入阻擋掩模)。因此，源極區(qū)和漏極區(qū)SDl形成為與柵極電極GEl側(cè)壁處的側(cè)壁間隔體SW(側(cè)壁)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。沒有雜質(zhì)被引入(離子注入)到直接位于柵極電極GEl和側(cè)壁間隔體SW下面的區(qū)域中。在用于形成源極區(qū)和漏極區(qū)SDl的離子注入時(shí)，還可以把n-型雜質(zhì)離子注入到柵極電極GEl中。在nMIS區(qū)IA中形成的源極區(qū)和漏極區(qū)SDl與延伸區(qū)EXl是相同的導(dǎo)電類型。源極區(qū)和漏極區(qū)SDl中的每個(gè)具有比延伸區(qū)EXl的雜質(zhì)(n-型雜質(zhì))濃度高的雜質(zhì)濃度。源極區(qū)和漏極區(qū)SDl的深度(結(jié)深)大于延伸區(qū)EXl的深度(結(jié)深)。以這種方式，用作n-溝道MISFETQnl的源極區(qū)或漏極區(qū)的n_型半導(dǎo)體區(qū)(雜質(zhì)擴(kuò)散層)包括源極區(qū)和漏極區(qū)SDl和延伸區(qū)EXl。也就是說，延伸區(qū)EXl和具有比延伸區(qū)高的雜質(zhì)濃度的源極區(qū)和漏極區(qū)SDl用作用于n-溝道MISFETQnl的源極或漏極的半導(dǎo)體區(qū)(n_型半導(dǎo)體區(qū))。因此，在n_溝道MISFETQnl中的源極區(qū)和漏極區(qū)具有輕摻雜漏極(LDD)結(jié)構(gòu)。在用于形成源極區(qū)和漏極區(qū)SD2的離子注入時(shí)，柵極電極GE2及其側(cè)壁處的側(cè)壁間隔體SW可以用作掩模(離子注入阻擋掩模)。因此，源極區(qū)和漏極區(qū)SD2形成為與柵極電極GE2側(cè)壁處的側(cè)壁間隔體SW(側(cè)壁)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。沒有雜質(zhì)被引入(離子注入)到直接位于柵極電極GE2和側(cè)壁間隔體SW下面的區(qū)域中。在用于形成源極區(qū)和漏極區(qū)SD2的離子注入時(shí)，還可以把n-型雜質(zhì)離子注入到柵極電極GE2中。在nMIS區(qū)IB中形成的源極區(qū)和漏極區(qū)SD2與延伸區(qū)EX2是相同的導(dǎo)電類型。源極區(qū)和漏極區(qū)SD2中的每個(gè)具有比延伸區(qū)EX2的雜質(zhì)(n-型雜質(zhì))濃度高的雜質(zhì)濃度。源極區(qū)和漏極區(qū)SD2的深度(結(jié)深)大于延伸區(qū)EX2的深度(結(jié)深)。以這種方式，用作n-溝道MISFETQn2的源極區(qū)或漏極區(qū)的n-型半導(dǎo)體區(qū)(雜質(zhì)擴(kuò)散層)包括源極區(qū)和漏極區(qū)SD2和延伸區(qū)EX2。也就是說，延伸區(qū)EX2和具有比延伸區(qū)高的雜質(zhì)濃度的源極區(qū)和漏極區(qū)SD2用作用于n-溝道MISFETQn2的源極或漏極的半導(dǎo)體區(qū)(n_型半導(dǎo)體區(qū))。因此，n_溝道MISFETQn2中的源極區(qū)和漏極區(qū)包括LDD結(jié)構(gòu)。在用于形成源極區(qū)和漏極區(qū)SD3的離子注入時(shí)，柵極電極GE3及其側(cè)壁處的側(cè)壁間隔體SW可以用作掩模(離子注入阻擋掩模)。因此，源極區(qū)和漏極區(qū)SD3形成為與柵極電極GE3側(cè)壁處的側(cè)壁間隔體SW(側(cè)壁)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。沒有雜質(zhì)被引入(離子注入)到直接位于柵極電極GE3和側(cè)壁間隔體SW下 面的區(qū)域中。在用于形成源極區(qū)和漏極區(qū)SD3的離子注入時(shí)，還可以把n-型雜質(zhì)離子注入到柵極電極GE3中。在pMIS區(qū)IC中形成的源極區(qū)和漏極區(qū)SD3與延伸區(qū)EX3是相同的導(dǎo)電類型。源極區(qū)和漏極區(qū)SD3中的每個(gè)具有比延伸區(qū)EX3的雜質(zhì)(p-型雜質(zhì))濃度高的雜質(zhì)濃度。源極區(qū)和漏極區(qū)SD3的深度(結(jié)深)大于延伸區(qū)EX3的深度(結(jié)深)。以這種方式，用作P-溝道MISFETQpl的源極區(qū)或漏極區(qū)的p-型半導(dǎo)體區(qū)(雜質(zhì)擴(kuò)散層)包括源極區(qū)和漏極區(qū)SD3和延伸區(qū)EX3。也就是說，延伸區(qū)EX3和具有比延伸區(qū)高的雜質(zhì)濃度的源極區(qū)和漏極區(qū)SD3用作用于P-溝道MISFETQpl的源極或漏極的半導(dǎo)體區(qū)(p-型半導(dǎo)體區(qū))。因此，P-溝道MISFETQpl中的源極區(qū)和漏極區(qū)包括LDD結(jié)構(gòu)。在用于形成源極區(qū)和漏極區(qū)SD4的離子注入時(shí)，柵極電極GE4及其側(cè)壁處的側(cè)壁間隔體SW可以用作掩模(離子注入阻擋掩模)。因此，源極區(qū)和漏極區(qū)SD4形成為與柵極電極GE4側(cè)壁處的側(cè)壁間隔體SW(側(cè)壁)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。沒有雜質(zhì)被引入(離子注入)到直接位于柵極電極GE4和側(cè)壁間隔體SW下面的區(qū)域中。在用于形成源極區(qū)和漏極區(qū)SD4的離子注入時(shí)，還可以把n-型雜質(zhì)離子注入到柵極電極GE4中。在pMIS區(qū)ID中形成的源極區(qū)和漏極區(qū)SD4與延伸區(qū)EX4是相同的導(dǎo)電類型。源極區(qū)和漏極區(qū)SD4中的每個(gè)具有比延伸區(qū)EX4的雜質(zhì)(p-型雜質(zhì))濃度高的雜質(zhì)濃度。源極區(qū)和漏極區(qū)SD4的深度(結(jié)深)大于延伸區(qū)EX4的深度(結(jié)深)。以這種方式，用作P-溝道MISFETQp2的源極區(qū)或漏極區(qū)的P-型半導(dǎo)體區(qū)(雜質(zhì)擴(kuò)散層)包括源極區(qū)和漏極區(qū)SD4和延伸區(qū)EX4。也就是說，延伸區(qū)EX4和具有比延伸區(qū)高的雜質(zhì)濃度的源極區(qū)和漏極區(qū)SD4用作用于P-溝道MISFETQp2的源極或漏極的半導(dǎo)體區(qū)(p-型半導(dǎo)體區(qū))。因此，P-溝道MISFETQp2中的源極區(qū)和漏極區(qū)包括LDD結(jié)構(gòu)。通過離子注入形成源極區(qū)和漏極區(qū)SDl、SD2、SD3和SD4?？梢?作為不同的工藝)分別地進(jìn)行形成源極區(qū)和漏極區(qū)SDl的離子注入、形成源極區(qū)和漏極區(qū)SD2的離子注入、形成源極區(qū)和漏極區(qū)SD3的離子注入、以及形成源極區(qū)和漏極區(qū)SD4的離子注入。在這種情況下，在用于形成源極區(qū)和漏極區(qū)SDl的離子注入時(shí)，形成與上述光刻膠圖案PRl—樣的光刻膠圖案，以覆蓋nMIS區(qū)IB和pMIS區(qū)IC和ID并且暴露出nMIS區(qū)1A，然后利用由此形成的光刻膠圖案作為離子注入阻擋掩模。在用于形成源極區(qū)和漏極區(qū)SD2的離子注入時(shí)，形成與上述光刻膠圖案PR2 —樣的另一光刻膠圖案，以覆蓋nMIS區(qū)IA和pMIS區(qū)IC和ID并且暴露出nMIS區(qū)1B，然后利用由此形成的光刻膠圖案作為另一個(gè)離子注入阻擋掩模。在用于形成源極區(qū)和漏極區(qū)SD3的離子注入時(shí)，形成與上述光刻膠圖案PR3 —樣的另一光刻膠圖案，以覆蓋nMIS區(qū)IA和IB以及pMIS區(qū)ID并且暴露出pMIS區(qū)1C，然后利用由此形成的光刻膠圖案作為另一個(gè)離子注入阻擋掩模。在用于形成源極區(qū)和漏極區(qū)SD4的離子注入時(shí)，形成與上述光刻膠圖案PR4 —樣的另一光刻膠圖案，以覆蓋nMIS區(qū)IA和IB以及PMIS區(qū)IC并且暴露出pMIS區(qū)1D，然后利用由此形成的光刻膠圖案作為另一離子注入阻擋掩模。在另一個(gè)實(shí)施例中，甚至當(dāng)用于n-溝道MISFET的源極區(qū)和漏極區(qū)SDl以及源極區(qū)和漏極區(qū)SD2也可以具有彼此相同的雜質(zhì)濃度和其結(jié)深時(shí)，可以在共同(相同)離子注入工藝中形成這些區(qū)。在這種情況下，在用于形成源極區(qū)和漏極區(qū)SDl和SD2的離子注入時(shí)，形成另一光刻膠圖案，以覆蓋PMIS區(qū)IC和ID并且暴露出nMIS區(qū)IA和1B，然后把光刻膠圖案用作離子注入阻擋掩模。甚至當(dāng)用于P-溝道MISFET的源極區(qū)和漏極區(qū)SD3以及源極區(qū)和漏極區(qū)SD4也可以具有彼此相同的雜質(zhì)濃度和其結(jié)深時(shí)，可以在共同(相同)離子注入工藝中形成這些區(qū)。在這種情況下，在用于形成源極區(qū)和漏極區(qū)SD3和SD4的離子注入時(shí)，形成另一光刻膠圖案，以覆蓋nMIS區(qū)IA和IB并且暴露出pMIS區(qū)IC和1D，然后把光刻膠圖案用作離子注入阻擋掩模。由于注入不同導(dǎo)電類型的雜質(zhì)，所以需要(作為不同的工藝)單獨(dú)地進(jìn)行用于形成n-溝道MISFET的源極區(qū)和漏極區(qū)(源極區(qū)和漏極區(qū)SDl和SD2)的離子注入和用于形成P-溝道MISFET的源極區(qū)和漏極區(qū)(源極區(qū)和漏極區(qū)SD3和SD4)的離子注入。然后，進(jìn)行退火(熱處理)以活化在上述離子注入工藝中引入的雜質(zhì)(圖2中所示的步驟S12)。例如可以通過以大約1050°C的閃光燈退火工藝進(jìn)行退火。
·
以這種方式，在nMIS區(qū)IA的p-型阱PWl中形成n_溝道MISFETQnl，在nMIS區(qū)IB的P-型阱PW2中形成n-溝道MISFETQn2，在pMIS區(qū)IC的n_型阱NWl中形成p-溝道MISFETQpl,以及在pMIS區(qū)ID的n_型阱NW2中形成p-溝道MISFETQp2。因此，得到了如圖27所示的結(jié)構(gòu)。n-溝道MISFETQnl和Qn2可以視為n_溝道場(chǎng)效應(yīng)晶體管，p_溝道MISFETQpI和Qp2可以視為p-溝道場(chǎng)效應(yīng)晶體管。然后，利用自對(duì)準(zhǔn)硅化物(硅化物)技術(shù)，在柵極電極GE1、GE2、GE3和GE4以及源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的表面(表層部分或上層部分)處，由硅化鈷或硅化鎳形成具有低電阻的金屬硅化物層(未示出)。通過暴露出柵極電極GE1、GE2、GE3和GE4以及源極區(qū)和漏極區(qū)SDl、SD2、SD3和SD4中每一個(gè)的表面(上表面)、沉積金屬膜(例如鈷(Co)膜或鎳(Ni)膜)以及對(duì)金屬膜施加熱處理，可以形成金屬硅化物層。然后，去除金屬膜的未反應(yīng)部分。然后，如圖28所示，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成絕緣膜(層間絕緣膜)12。也就是說，在半導(dǎo)體襯底I的主表面之上形成絕緣膜12，以便覆蓋柵極電極GE1、GE2、GE3和GE4以及側(cè)壁間隔體SW。絕緣膜12例如包括諸如氧化硅膜之類的單層膜或者疊層膜，該疊層膜包括氮化硅膜和比氮化硅膜厚的氧化硅膜。之后，通過化學(xué)機(jī)械拋光(CMP)方法來平整絕緣膜12的表面(上表面)，使得絕緣膜12的上表面平坦化。即使在絕緣膜12的表面由于下層不規(guī)則的表面而變得不平坦時(shí)，通過CMP方法拋光絕緣膜12的表面也可以提供表面平坦化的層間絕緣膜。然后，利用在絕緣膜12上所形成的光刻膠圖案(未示出)作為刻蝕掩模來干法刻蝕絕緣膜12，以在絕緣膜12中形成接觸孔(通孔或孔)13。在接觸孔13的底部暴露出半導(dǎo)體襯底I的部分主表面。具體而言，是源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4中的每個(gè)的部分表面(在每個(gè)區(qū)的表面之上形成金屬硅化物層時(shí)的金屬硅化物層)，以及柵極電極GE1、GE2、GE3和GE4中的每個(gè)的部分表面(在電極的每個(gè)表面之上形成金屬娃化物層時(shí)的金屬硅化物層)。
然后，在每個(gè)接觸孔13中形成由鎢(W)構(gòu)成的導(dǎo)電插塞14(用于連接的導(dǎo)體)。通過等離子體CVD方法等，在位于每個(gè)接觸孔13的內(nèi)部表面(底面和側(cè)壁)處的絕緣膜12之上形成阻隔導(dǎo)電膜(例如，鈦膜、氮化鈦膜或它們的疊層)來形成導(dǎo)電插塞14。然后，通過CVD方法等在阻隔導(dǎo)電膜之上形成由鎢膜等構(gòu)成的主導(dǎo)電膜，以埋置接觸孔13，并且通過CMP方法或回刻蝕方法去除主導(dǎo)電膜和阻隔導(dǎo)電膜的在絕緣膜12之上的不必要的部分，從而可以形成插塞14。為便于理解附圖，一體地示出了插塞14的主導(dǎo)電膜和主阻隔膜。每個(gè)插塞14的底面與柵極電極GE1、GE2、GE3和GE4中任一個(gè)、或源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4中的任一個(gè)表面接觸(當(dāng)在電極或區(qū)的每個(gè)表面之上形成金屬硅化物層時(shí)的金屬硅化物層)，并從而與其電耦合。然后,如圖29所示,在其中嵌入有插塞14的絕緣膜12之上形成絕緣膜15。絕緣膜15可由多個(gè)絕緣膜的疊層形成。
然后，用單大馬士革方法形成為第一層布線的布線Ml。具體而言，可以如下述地形成布線Ml。首先，通過利用光刻膠圖案(未示出)作為掩模的干法刻蝕，在絕緣膜15的預(yù)定區(qū)域中形成布線溝槽，然后，在包含每個(gè)布線溝槽的底部和側(cè)壁的絕緣膜15之上形成阻隔導(dǎo)電膜(例如氮化鈦膜、鉭膜、或氮化鉭膜等)。隨后，通過CVD方法或?yàn)R射方法在阻隔導(dǎo)電膜上形成銅籽晶層。利用電解電鍍或之類的方法在籽晶層之上形成電鍍銅膜，以埋置每個(gè)布線溝槽內(nèi)部。然后，通過CMP方法去除布線溝槽以外的區(qū)域中的主導(dǎo)電膜(電鍍銅膜和籽晶層)和阻隔導(dǎo)電膜，從而形成埋置在布線溝槽內(nèi)并且由銅作為主要導(dǎo)電材料構(gòu)成的第一層布線Ml。為簡(jiǎn)化附圖，以包括阻隔導(dǎo)電膜、籽晶層和電鍍銅膜為一體的方式來示出布線Ml。布線Ml經(jīng)由插塞14電耦合到柵極電極GE1、GE2、GE3和GE4或源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4。此后，通過雙大馬士革方法形成第二層布線，下面將省略對(duì)其的示出和說明。以上面描述的方式，制造該實(shí)施例中的半導(dǎo)體器件。現(xiàn)在，下面將通過與比較例中(在第一比較例和第二比較例中)的半導(dǎo)體器件的制造工藝對(duì)比來更詳細(xì)地說明本實(shí)施例的特征。下面將參照?qǐng)D30至圖34介紹在第一比較例中的半導(dǎo)體器件的制造工藝。圖30至圖34是在第一比較例中半導(dǎo)體器件的制造工藝的主要部分的截面圖。在第一比較例中半導(dǎo)體器件的制造工藝中，進(jìn)行與上述步驟SI至S4相同的步驟來獲得如圖5所示的相同結(jié)構(gòu)。如圖30所示，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成用于偏置間隔體的絕緣膜103，以便覆蓋柵極電極(如圖30中所示的柵極電極GEl和GE3)。圖30至圖39示出了圖5中所示的nMIS區(qū)IA和IB區(qū)以及pMIS區(qū)IC和ID之中的 nMIS 區(qū) IA 和 pMIS 區(qū) 1C。然后，如圖31所示，在半導(dǎo)體襯底I的主表面之上(即在絕緣膜103之上)形成光刻膠圖案PRlOl。光刻膠圖案PRlOl對(duì)應(yīng)上述光刻膠圖案PRl，并覆蓋pMIS區(qū)1C，而暴露出 nMIS 區(qū) IA0然后，利用光刻膠圖案PRlOl作為離子注入阻擋掩模，在半導(dǎo)體襯底I上進(jìn)行n-型雜質(zhì)的離子注入MlOl，使得在nMIS區(qū)IA的p-型阱PWl中形成作為n_型半導(dǎo)體區(qū)的延伸區(qū)EXlOl。在離子注入頂101時(shí)，柵極電極GEl和位于其側(cè)壁處的絕緣膜103用作離子注入阻擋掩模。因此，延伸區(qū)EXlOl形成為與柵極電極GEl的每個(gè)側(cè)壁處的絕緣膜103的側(cè)面(與接觸柵極電極GEl的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。離子注入IMlOl對(duì)應(yīng)于上述離子注入頂I。延伸區(qū)EXlOl對(duì)應(yīng)于上述延伸區(qū)EXl。然后，如圖32所示，通過灰化等去除光刻膠圖案PRlOI。此時(shí)，光刻膠圖案PRlOI的殘留物(抗蝕劑殘留物)PRlOla往往殘留在絕緣膜103處?；一瘺]有去除的殘留物PRlOla沿著光刻膠圖案PRlOl邊緣殘留下來，這是因?yàn)橥ㄟ^離子注入頂101注入到光刻膠圖案PRlOl中的離子使抗蝕劑變硬并改變抗蝕劑。因此，如圖33所示，進(jìn)行清洗工藝(濕法工藝)以去除殘留物PRIOla。然后，如圖34所示，在半導(dǎo)體襯底I的主表面之上(即在絕緣膜103之上)形成光刻膠圖案PR103。光刻膠圖案PR103對(duì)應(yīng)上述光刻膠圖案PR3以覆蓋nMIS區(qū)1A，而暴露出 pMIS 區(qū) 1C。然后，利用光刻膠圖案PR103作為另一離子注入阻擋掩模，在半導(dǎo)體襯底I上進(jìn)行 P-型雜質(zhì)的離子注入頂103，從而在pMIS區(qū)IC的n-型阱NWl中形成作為p_型半導(dǎo)體區(qū)的延伸區(qū)EX103。在離子注入M103時(shí)，柵極電極GE3和位于其側(cè)壁處的絕緣膜103用作離子注入阻擋掩模。因此，延伸區(qū)EX103形成為與柵極電極GE3的每個(gè)側(cè)壁處的絕緣膜103的側(cè)面(與接觸柵極電極GE3的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。離子注入IM103對(duì)應(yīng)于上述離子注入頂3。延伸區(qū)EX103對(duì)應(yīng)于上述延伸區(qū)EX3。此后，去除光刻膠圖案PR103，因此下面將省略以下步驟(包括上述側(cè)壁間隔體SW的形成步驟、上述源極區(qū)和漏極區(qū)SD 1、SD2、SD3和SD4的形成步驟等)的示出和描述。下面將參照?qǐng)D35至圖39描述在第二比較例中的半導(dǎo)體器件的制造工藝。圖35至圖39是在第二比較例中半導(dǎo)體器件的制造工藝的主要部分的截面圖。在第二比較例中半導(dǎo)體器件的制造工藝與在第一比較例中半導(dǎo)體器件的制造工藝相同。在形成如圖30所示的絕緣膜103之后，上述的絕緣膜103受到各向異性蝕刻(回刻蝕)，如圖35中所示，從而通過在柵極電極(圖30中的柵極電極GEl和GE3)中的每個(gè)側(cè)壁處留下上述絕緣膜103而形成側(cè)壁絕緣膜203，并且去除在其它區(qū)中的絕緣膜103。第二比較例在以下幾點(diǎn)上不同于第一個(gè)比較例。在第一比較例中，絕緣膜103不僅形成在柵極電極的側(cè)壁之上、而且還形成在柵極電極的上表面之上以及在半導(dǎo)體襯底I的、其中沒有形成柵極電極的部分主表面之上。相比之下，在第二比較例中，側(cè)壁絕緣膜203僅形成在柵極電極的側(cè)壁之上。然后，如圖36所示，在半導(dǎo)體襯底I的主表面之上形成光刻膠圖案PR201。光刻膠圖案PR201對(duì)應(yīng)上述光刻膠圖案PRl以覆蓋pMIS區(qū)1C，而暴露出nMIS區(qū)1A。然后，利用光刻膠圖案PR201作為另一離子注入阻擋掩模，在半導(dǎo)體襯底I上進(jìn)行n-型雜質(zhì)的離子注入頂201，從而在nMIS區(qū)IA的p-型阱PWl中形成作為n_型半導(dǎo)體區(qū)的延伸區(qū)EX201。在離子注入頂201時(shí)，柵極電極GEl和在其側(cè)壁處的絕緣膜203用作離子注入阻擋掩模。因此，延伸區(qū)EX201形成為與柵極電極GEl的每個(gè)側(cè)壁處的絕緣膜203的側(cè)面(與接觸柵極電極GEl的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。離子注入IM201對(duì)應(yīng)于上述離子注入頂I和MlOl，而延伸區(qū)EX201對(duì)應(yīng)于上述延伸區(qū)EXl和EX101。然后，如圖37所示，通過灰化等去除光刻膠圖案PR201。此時(shí)，光刻膠圖案PR201的殘留物PR201a往往殘留在半導(dǎo)體襯底I處。因此，如圖38所示，進(jìn)行清洗工藝(濕法工藝)以去除殘留物PR201a。然后，如圖39所示，在半導(dǎo)體襯底I的主表面之上形成光刻膠圖案PR203。光刻膠圖案PR203對(duì)應(yīng)上述光刻膠圖案PR3和PR103，并覆蓋nMIS區(qū)1A，而暴露出pMIS區(qū)1C。然后，利用光刻膠圖案PR203作為另一離子注入阻擋掩模，在半導(dǎo)體襯底I上進(jìn)行P-型雜質(zhì)的離子注入頂203，從而在pMIS區(qū)IC的n-型阱NWl中形成作為p-型半導(dǎo)體區(qū)的延伸區(qū)EX203。在離子注入頂203時(shí)，柵極電極GE3和位于其側(cè)壁處的絕緣膜203用作離子注入阻擋掩模。因此，延伸區(qū)EX203形成為與柵極電極GE3的每個(gè)側(cè)壁處的絕緣膜203的側(cè)面(與接觸柵極電極GE3的側(cè)面相對(duì)的表面)對(duì)準(zhǔn)(自對(duì)準(zhǔn))。離子注入IM203對(duì)應(yīng)于上述離子注入頂3和頂103，而延伸區(qū)EX203對(duì)應(yīng)于上述延伸區(qū)EX3和EX103。此后，去除光刻膠圖案PR203，因此下面將省略以下步驟(包括上述側(cè)壁間隔體SW的形成步驟、上述源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的形成步驟等)的示出和描述。在第一比較例和第二比較例的半導(dǎo)體器件的制造工藝中，通過灰化去除光刻膠圖 案PRlOl和PR201。因?yàn)橥鶗?huì)留存殘留物PRlOla和PR201a，所以需要通過清洗工藝(濕法工藝)去除光刻膠圖案PRlOl和PR201的殘留物PRlOla和PR201a。此時(shí)，去除殘留物PRlOla和PR201a，并且絕緣膜103 (在第一比較例的情況下)和側(cè)壁絕緣膜203 (在第二比較例的情況下)受到各向異性刻蝕，這導(dǎo)致絕緣膜103(在第一比較例中)和側(cè)壁絕緣膜203(第二比較例中)的厚度減少。當(dāng)在去除殘留物PRlOla和PR201a的清洗步驟中降低刻蝕能力以便抑制絕緣膜103 (在第一比較例中)和側(cè)壁絕緣膜203 (在第二比較例中)的厚度減少時(shí)，不能充分去除殘留物PRlOla和PR201a。因此，難于避免在去除殘留物PRlOla和PR201a的清洗步驟中減少絕緣膜103和側(cè)壁絕緣膜203的厚度。當(dāng)絕緣膜103或柵極電極的側(cè)壁處的側(cè)壁絕緣膜203在去除殘留物PRlOla和PR201a的清洗步驟之后變得更薄時(shí)，在離子注入頂103和頂203中用作偏置間隔體的絕緣膜103和側(cè)壁絕緣膜203變得比在離子注入頂101和頂201中用作偏置間隔體的絕緣膜103和側(cè)壁絕緣膜203更薄。這導(dǎo)致每次進(jìn)行離子注入時(shí)用作偏置間隔體的絕緣膜103或側(cè)壁絕緣膜203的厚度減少，由此導(dǎo)致用于每次離子注入的離子注入雜質(zhì)的不同分布。具體而言，在第一比較例中，與圖31所示的離子注入MlOl中柵極電極GEl的側(cè)壁處的絕緣膜103的厚度Tltl3a相比，圖34所示的離子注入M103中柵極電極GE3的側(cè)壁處的絕緣膜103的厚度Tltl3b變小(也就是說，Tltl3a > T103b)。因此，在第一比較例中，在離子注入頂103中所形成的延伸區(qū)EX103的端部和柵極電極GE3的側(cè)面之間的間距(距離)比在離子注入頂101中所形成的延伸區(qū)EXlOl的端部和柵極電極GEl的側(cè)面之間的間距(距離)小。在第二比較例中，圖39的離子注入頂203中柵極電極GE3的側(cè)壁處的側(cè)壁絕緣膜203的厚度T2tl3b比圖36中所示的離子注入頂201中柵極電極GEl的側(cè)壁處的側(cè)壁絕緣膜203的厚度T203a小(也就是說，T2tl3a > T203b)。因此，在第二比較例中，在離子注入頂203中所形成的延伸區(qū)EX203的端部和柵極電極GE3的側(cè)面之間的間距(距離)，比在離子注入IM201中所形成的延伸區(qū)EX201的端部和柵極電極GEl的側(cè)面之間的間距(距離)小。當(dāng)像第一比較例和第二比較例一樣利用用于偏置間隔體的同一絕緣膜103或側(cè)壁絕緣膜203反復(fù)進(jìn)行離子注入時(shí)，隨著光刻膠圖案的去除和重新形成的重復(fù)次數(shù)變多，用作偏置間隔體的絕緣膜103或側(cè)壁絕緣膜203的厚度變得大幅減少，這導(dǎo)致不便。當(dāng)不是通過灰化工藝而是通過濕法工藝去除光刻膠圖案PRlOl和PR201時(shí)，在濕法工藝中將各向異性地刻蝕絕緣膜103 (在第一比較例中)或側(cè)壁絕緣膜203 (在第二比較例中)。這將導(dǎo)致絕緣膜103 (在第一比較例中)或側(cè)壁絕緣膜203 (在第二比較例中)的厚度減少。因此，在第一比較例和第二比較例中，每次進(jìn)行離子注入，用作偏置間隔體的絕緣膜103或側(cè)壁絕緣膜203往往會(huì)變得更薄。當(dāng)有效去除光刻膠圖案PRlOl和PR201時(shí)(當(dāng)不降低產(chǎn)率而去除光刻膠圖案時(shí))有可能導(dǎo)致這種現(xiàn)象?？梢詢H通過灰化去除光刻膠圖案PRlOl和PR201，而無需考慮光刻膠圖案PRlOl和PR201的殘留物PRlOla和PR201a。在這種情況下，減少了制造產(chǎn)率。也就是說，在第一比較例和第二比較例中，不希望被刻蝕的絕緣膜103和側(cè)壁絕緣膜203隨著光刻膠圖案PRlOl和PR201的去除而一起被刻蝕，從而其厚度減少。并且，減薄的絕緣膜103或側(cè)壁絕緣膜203再次用作偏置間隔體以進(jìn)行另一離子注入工藝，這導(dǎo)致了注入離子雜質(zhì)相對(duì)設(shè)計(jì)水平的不理想分布的現(xiàn)象。、
與此相對(duì)而言，本實(shí)施例的技術(shù)思路如下。在利用用于偏置間隔體的膜的離子注入之后，當(dāng)用于偏置間隔體的膜可能隨著光刻膠圖案的去除被一起刻蝕時(shí)，在去除光刻膠圖案之后確實(shí)去除用于偏置間隔體的膜，并且然后再重新形成用于偏置間隔體的另一膜。重新形成的用于偏置間隔體的膜被用來進(jìn)行下一離子注入。也就是說，本發(fā)明關(guān)注點(diǎn)不在于盡可能地抑制用于偏置間隔體的膜被刻蝕的事實(shí)，而是在于如下事實(shí)，即在確實(shí)去除用于偏置間隔體的膜之后，再重新形成用于偏置間隔體的另一膜。因此，在確實(shí)去除用于偏置間隔體的膜時(shí)，還可以精確地去除(剝離)光刻膠圖案的殘留物。附加地，重新形成用于偏置間隔體的、預(yù)定厚度的另一膜以進(jìn)行下一離子注入，使得可以精確地控制偏置間隔體的厚度到預(yù)定厚度。這樣的設(shè)置可以解決用于每次離子注入的偏置間隔體(上述絕緣膜103和側(cè)壁絕緣膜203)的厚度逐漸減少的問題，這是在上述第一比較例和第二比較例中所產(chǎn)生的問題。在反映了這種技術(shù)思路的該實(shí)施例中，當(dāng)利用用于偏置間隔體的膜來進(jìn)行離子注入時(shí)，在去除光刻膠圖案的步驟與在去除用于偏置間隔體的膜之后重新形成光刻膠圖案的步驟之間，添加重新形成用于偏置間隔體的新膜的新步驟。下面將參考圖40至圖45來描述該步驟。圖40至圖45示出了本實(shí)施例的半導(dǎo)體器件的主要部分制造步驟的截面圖。圖40至圖45示出了在圖3至圖29中所示的nMIS區(qū)IA和IB和pMIS區(qū)IC和ID之中的nMIS區(qū)IA和pMIS區(qū)1C。圖40對(duì)應(yīng)上面描述的圖6。圖41對(duì)應(yīng)上面描述的圖8。圖42對(duì)應(yīng)上面描述的圖9。圖43對(duì)應(yīng)上面描述的圖10。圖44對(duì)應(yīng)上面描述的圖16。圖45對(duì)應(yīng)上面描述的圖18。在本實(shí)施例的半導(dǎo)體器件的制造工藝中，如與上面描述的圖5對(duì)應(yīng)的圖40中所示，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成用于偏置間隔體的材料膜3，以便覆蓋柵極電極(在圖40的情形中是柵極電極GEl和GE3)。然后，如與上面描述的圖7對(duì)應(yīng)的圖41中所示，在半導(dǎo)體襯底I的主表面之上(即在材料膜3之上)形成光刻膠圖案PR1。光刻膠圖案PRl覆蓋pMIS區(qū)1C，而暴露出nMIS區(qū)1A。然后，如與上面描述的圖8對(duì)應(yīng)的圖41中所示，利用光刻膠圖案PRl作為離子注入阻擋掩模在半導(dǎo)體襯底I上進(jìn)行n-型雜質(zhì)的離子注入頂1，使得延伸區(qū)EXl在nMIS區(qū)IA的p-型阱PWl中形成為n-型半導(dǎo)體區(qū)。如上所述，在離子注入頂1時(shí)，在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)的每個(gè)側(cè)壁之上的材料膜3用作偏置間隔體(離子注入阻擋掩模)。然后，如與上面描述的圖9對(duì)應(yīng)的圖42中所示，通過灰化等去除光刻膠圖案PR1。此時(shí)，光刻膠圖案PRl的殘留物PRla可能留存在材料膜3之上?；一瘺]有去除的殘留物PRla沿著光刻膠圖案PRl的邊緣殘留下來，這是因?yàn)橥ㄟ^離子注入Ml注入到光刻膠圖案PRl的離子使抗蝕劑變硬并改變?cè)摽刮g劑。即使當(dāng)光刻膠圖案PRl的殘留物PRla留存在材料膜3之上時(shí)，如圖43所示，在步驟S9a中去除材料膜3，從而殘留物PRla能與材料膜3 —起被去除(剝離)。在本實(shí)施例中，去除光刻膠圖案PRl，并進(jìn)一步地確實(shí)去除材料膜3，使得殘留物PRla可以與材料膜3 —起被剝離和去除。在灰化工藝后，注入進(jìn)光刻膠圖案PRl的離子(注入的)物質(zhì)可能留存在用于偏置間隔體的材料膜3的表面處。當(dāng)在步驟S9a中去除材料膜3時(shí)，在用于偏置間隔體的材料膜3的表面上留存的注入物質(zhì)(離子注入物質(zhì))或上述殘留物PRla也與材料膜3 —起從半導(dǎo)體襯底I上去除。然后，如圖44中所示，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成用于偏 置間隔體的材料膜5，以便覆蓋柵極電極(在圖44所示的例子中是柵極電極GEl和GE3)。然后，如圖45中所示，在半導(dǎo)體襯底I的主表面之上(即在材料膜5之上)形成光刻膠圖案PR3。光刻膠圖案PR3覆蓋nMIS區(qū)1A，而暴露出pMIS區(qū)1C。然后，如圖45中所示，利用光刻膠圖案PR3作為離子注入阻擋掩模在半導(dǎo)體襯底I上進(jìn)行P-型雜質(zhì)的離子注入頂3，從而在pMIS區(qū)IC的n-型阱NWl中形成為p-型半導(dǎo)體區(qū)的延伸區(qū)EX3。如上所述，在離子注入頂3時(shí)，在pMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)的側(cè)壁處的材料膜5用作偏置間隔體(離子注入阻擋掩模)。通過調(diào)整沉積條件，相對(duì)容易精確地控制材料膜5的厚度T5為預(yù)設(shè)厚度。因此，材料膜5的沉積步驟中，材料膜5形成為合適的厚度以作為離子注入IM3的偏置間隔體。在第一比較例和第二比較例中，與光刻膠圖案PRlOl和PR201 —起被去除的絕緣膜103和側(cè)壁絕緣膜203變得比作為偏置間隔體的合適厚度薄，并且隨后變薄的絕緣膜103和側(cè)壁絕緣膜203用作用于離子注入M103和M203的偏置間隔體。與此相對(duì)而言，在本實(shí)施例中，具有作為側(cè)壁間隔體的合適厚度的材料膜5 (材料膜5a)可以用作偏置間隔體以進(jìn)行離子注入頂3。在圖I至圖29所示的步驟中，優(yōu)選在圖43中所示的步驟(材料膜3的去除步驟)與在圖44中所示的步驟(材料膜5的形成步驟)之間進(jìn)行上述步驟S5b (材料膜4的形成步驟)、上述步驟S6b (光刻膠圖案PR2的形成步驟)、上述步驟S7b (離子注入頂2)、上述步驟S8b (光刻膠圖案PR2的去除步驟)以及上述步驟S9b (材料膜4的去除步驟)。在這種情況下，在步驟S9a中去除材料膜3之后，材料膜4在步驟S5b中形成為合適的厚度以作為用于離子注入頂2的偏置間隔體。具有作為偏置間隔體的適合厚度的材料膜4 (材料膜4a)可以用作偏置間隔體以進(jìn)行步驟S7b中的離子注入頂2。在圖I至圖29中所示的步驟中，在步驟S9c中去除材料膜5之后，在步驟S5d中材料膜6形成為合適的厚度以作為用于離子注入IM4的偏置間隔體。具有作為偏置間隔體的適合的厚度的材料膜6 (材料膜6a)可以用作偏置間隔體以進(jìn)行步驟S7d中的離子注入IM4。已參照?qǐng)DI至圖29給出下列步驟的示出和描述，從而將在下文中省略。在本實(shí)施例中，在采用偏置間隔體的離子注入時(shí)，每次重新形成光刻膠圖案(抗蝕劑圖案PR1、PR2、PR3、PR4中的每一個(gè))，用作偏置間隔體的材料膜(材料膜3、4、5、6)也被重新形成。相對(duì)容易地控制所形成的用于偏置間隔體的材料膜(材料膜3、4、5、6)的厚度(厚度為預(yù)定厚度(這例如通過調(diào)整沉積條件是可能的)。因此，均具有作為偏置間隔體的合適的預(yù)定厚度的材料膜(材料膜3、4、5、6)可以用作偏置間隔體(離子注入掩模)以進(jìn)行離子注入(離子注入頂1、頂2、IM3和頂4)。在步驟S5a、S5b、S5c和S5d中形成材料膜3、4、5和6，使得例如厚度T3、T4, T5和T6彼此相同(T3 = T4 = T5 = T6)。因此，偏置間隔體(材料3a、4a、5a和6a)可以在相應(yīng)的離子注入Ml、IM2.IM3和頂4后具有相同的厚度。該設(shè)置可以均衡引入離子注入頂1、頂2、IM3和IM4的雜質(zhì)分布。具體而言，本實(shí)施例能均衡延伸區(qū)域EXl的端部和柵極電極GEl的側(cè)面之間的間距(距離)、延伸區(qū)域EX2的端部和柵極電極GE2的側(cè)面之間的間距(距離)、延伸區(qū)域EX3的端部和柵極電極GE3的側(cè)面之間的間距(距離)、以及延伸區(qū)域EX4的端部和柵極電極GE4的側(cè)面之間的間距(距離)。顯然，厚度T6可以彼此不同。有些厚度可能與其它具有相同厚度的厚度不同，例如T3 = T4,T5 = T6但是T3幸T5。根據(jù)晶體管驅(qū)動(dòng)電壓或甚至在相同導(dǎo)電類型下 所需晶體管的特征(晶體管的設(shè)計(jì)值)的差別，為了改變所形成的延伸區(qū)的導(dǎo)電類型、或?yàn)榱烁淖冄由靺^(qū)的分布(控制雜質(zhì)的濃度和深度、柵極電極和延伸區(qū)之間的距離等等)，靈活改變它們的厚度。在本實(shí)施例中，每次重新形成光刻膠圖案(抗蝕劑圖案PR1、PR2、PR3、PR4中的每一個(gè))，用作偏置間隔體的材料膜(材料膜3、4、5、6)也被重新形成。這意味著，步驟S5、S6、S7、S 8和S9組合成一組，并且重復(fù)進(jìn)行該組以獲得多個(gè)組。對(duì)應(yīng)于步驟S5a、S5b、S5c和S5d的用于偏置間隔體的材料膜的形成步驟在下文中稱為“步驟S5”。對(duì)應(yīng)于步驟S6a、S6b、S6c和S6d的用于偏置間隔體的材料膜的形成步驟在下文中稱為“步驟S6”。對(duì)應(yīng)于步驟S7a、S7b、S7c和S7d的用于偏置間隔體的材料膜的形成步驟在下文中稱為“步驟S7”。對(duì)應(yīng)于步驟S8a、S8b、S8c和S8d的用于偏置間隔體的材料膜的形成步驟在下文中稱為“步驟S8”。對(duì)應(yīng)于步驟S9a、S9b、S9c和S9d的用于偏置間隔體的材料膜的形成步驟在下文中稱為“步驟S9”。在多個(gè)組之中，在步驟S6中形成的光刻膠圖案對(duì)于每個(gè)組而言具有不同的開口區(qū)(沒有用光刻膠圖案覆蓋的暴露區(qū))。在圖I至圖29中所示的情形中，上述組被重復(fù)四次，而在圖40至45中所示的例子中，上述組被重復(fù)兩次。重復(fù)的數(shù)目可以多于一次(也就是，兩組或更多組)，也就是說，可以是三組、或五組或更多組。在步驟S7中，重復(fù)組的數(shù)目對(duì)應(yīng)于具有用于離子注入的不同條件(注入雜質(zhì)的類型、劑量的量、注入能量等等)的區(qū)的數(shù)目。改變?cè)诓襟ES7中離子注入條件的原因在于改變所形成的延伸區(qū)的導(dǎo)電類型、或根據(jù)晶體管驅(qū)動(dòng)電壓的差別或甚至在相同導(dǎo)電類型中所需晶體管特征(晶體管的設(shè)計(jì)值)而改變延伸區(qū)的分布(雜質(zhì)的濃度或深度的控制、柵極電極和延伸區(qū)之間的距離等等)。在圖I至圖29中所示的情形中，nMIS區(qū)lA、nMIS區(qū)1B、PMIS區(qū)IC和pMIS區(qū)ID的彼此不同之處在于用于步驟S7中的離子注入的條件(即，用于在步驟S7a中的離子注入的條件、用于在步驟S7b中的離子注入的條件、用于在步驟S7c中的離子注入的條件和用于在步驟S7d中的離子注入的條件)。因此，重復(fù)上述組四次。當(dāng)具有用于形成n-溝道MISFET的另一個(gè)區(qū)域(其中將基于離子注入頂I和頂2以不同條件進(jìn)行在步驟S7中的離子注入)時(shí)，添加包括步驟S5、S6、S7、S8和S9的另一組以便對(duì)感興趣的區(qū)域進(jìn)行步驟S7中的離子注入。類似地，當(dāng)具有用于形成P-溝道MISFET的又一個(gè)區(qū)域(其中將基于離子注入頂3和頂4以不同條件進(jìn)行在步驟S7中的離子注入)時(shí)，添加包括步驟S5、S6、S7、S8和S9的又一組以便對(duì)感興趣的區(qū)域進(jìn)行步驟S7中的離子注入。在本實(shí)施例中，依序進(jìn)行包括步驟S5a至S9a的組、包括步驟S5b至S9b的組、包括步驟S5c至S9c的組和包括步驟S5d至S9d的組，但不限于此?？梢愿淖冞@些組的順序。例如，可以依序進(jìn)行包括步驟S5c至S9c的組、包括步驟S5d至S9d的組、包括步驟S5a至S9a的組和包括步驟S5b至S9b的組。備選地，可以依序進(jìn)行包括步驟S5a至S9a的組、包括步驟S5c至S9c的組、包括步驟S5b至S9b的組和包括步驟S5d至S9d的組。步驟S5、S6、S7、S8和S9組合成一組，并且該組被重復(fù)多次，但可以省略在最后組的步驟S9中的去除用于偏置間隔體的材料膜的步驟，或可以稍微進(jìn)行在最后組的步驟S9中的去除步驟以留下分層形狀的材料膜。具體而言，在圖I至圖29中所示的例子中，省略了在步驟S9d中去除材料膜6的步驟，或可以稍微進(jìn)行在步驟S9d中材料膜6的去除步驟
以留下分層形狀的材料膜6。用于偏置間隔體的膜的固有厚度如此之小，以至于光刻膠圖案的去除將進(jìn)一步不利地減少了在第一比較例和第二比較例中的用于偏置間隔體的膜的厚度。為此，在本實(shí)施例中，在去除用于偏置間隔體的膜之后，重新形成用于偏置間隔體的新膜。然而，在下述步驟SlO中所形成的側(cè)壁間隔體SW具有比偏置間隔體的厚度(對(duì)應(yīng)于T3、T4、T5和T6)大的厚度。即使在材料膜6連同去除光刻膠圖案PR4 —起變得更薄并保持分層形狀時(shí)，也降低了由步驟Sll中的離子注入(用于形成源極區(qū)和漏極區(qū)SD1、SD2、SD3和SD4的離子注入)所給出的不利影響。因此，在圖I至圖29中所示的情形中，可以省略在步驟S9d中去除材料膜6的步驟。備選地，稍微進(jìn)行在步驟S9d中去除材料膜6的步驟以留下分層形狀的材料膜6，并隨后在步驟SlO中形成側(cè)壁間隔體SW。即使在此情形下，也可以防止連同去除光刻膠圖案PR4 —起減少材料膜6厚度的不利影響。在這種情況下，材料膜6存在于側(cè)壁間隔體SW的側(cè)面和柵極電極的側(cè)壁之間、以及在側(cè)壁間隔體SW的下表面和半導(dǎo)體襯底I的主表面之間?？梢詢?yōu)選省略在最后組的步驟S9中去除用于偏置間隔體的材料膜的步驟(在圖I至圖29所示情形中，在步驟S9d中材料膜6的去除步驟)。備選地，當(dāng)可以稍微進(jìn)行去除步驟以留下分層形狀的材料膜(在圖I至圖29中所示例子中的材料膜6)時(shí)，材料膜(在圖I至圖29中所示情形中的材料膜6)可以優(yōu)選為絕緣材料膜(不是由導(dǎo)電材料構(gòu)成)。圖46示出了應(yīng)用本實(shí)施例的半導(dǎo)體芯片(半導(dǎo)體器件)CPl的一個(gè)例子的平面布局圖，同時(shí)示出了在半導(dǎo)體芯片等中所形成的電路塊的布局的一個(gè)例子。圖46中所示的半導(dǎo)體芯片(半導(dǎo)體器件)CP1包括具有在其中形成有I/O電路(輸入/輸出電路)的I/O電路區(qū)31、具有在其中形成有電源電壓電路(電源電壓生成電路)的電源電壓電路區(qū)32、具有核心電路(例如CPU或模擬電路)的核心電路區(qū)33、以及在其中形成有SRAM的SRAM區(qū)34。這些電路區(qū)(31、32、33和34)具有多個(gè)n_溝道MISFET和多個(gè)P-溝道MISFET。為了根據(jù)在相同溝道導(dǎo)電類型的MISFET之間所需的晶體管特征(晶體管的設(shè)計(jì)值)或驅(qū)動(dòng)電壓的差別而改變延伸區(qū)中的分布(雜質(zhì)的濃度或深度)，對(duì)于延伸區(qū)的形成而言，常常需要改變用于離子注入的條件(對(duì)應(yīng)于上述離子注入頂1、頂2、IM3和頂4的離子注入)。例如在某些情況下，設(shè)置用于離子注入的總計(jì)為八個(gè)的條件(用于形成延伸區(qū)的離子注入)，該八個(gè)條件包括用于n-溝道MISFET的四個(gè)條件和用于p_溝道MISFET的四個(gè)條件。具體而言，這些條件包括用于在I/o電路區(qū)31中所形成的n-溝道MISFET的兩個(gè)條件(對(duì)其采用針對(duì)每個(gè)驅(qū)動(dòng)電壓等的不同的離子注入)、用于在其它電路區(qū)(32、33、34)中形成的n-溝道MISFET的兩個(gè)條件(對(duì)其采用針對(duì)每個(gè)驅(qū)動(dòng)電壓等的不同離子注入)。具體而言，這些條件包括用于在I/O電路區(qū)31中所形成的P-溝道MISFET的兩個(gè)條件(對(duì)其采用針對(duì)每個(gè)驅(qū)動(dòng)電壓等等的不同的離子注入)、用于在其它電路區(qū)(32、33、34)中形成的P-溝道MISFET的兩個(gè)條件(對(duì)其采用針對(duì)每個(gè)驅(qū)動(dòng)電壓等的不同的離子注入)。當(dāng)用于形成延伸區(qū)的離子注入(對(duì)應(yīng)于上述離子注入頂I、頂2、頂3和頂4的離子注入)具有八個(gè)預(yù)設(shè)條件時(shí)，可以在每個(gè)區(qū)上進(jìn)行包括上述步驟S5、S6、S7、S 8和S9的組以使每個(gè)區(qū)受到八個(gè)條件中的每一個(gè)的離子注入(在這種情況下，重復(fù)八次該組以提供八個(gè)組)。第二實(shí)施例本實(shí)施例對(duì)應(yīng)第一實(shí)施例的修改后示例。圖47至圖54示出了本實(shí)施例的半導(dǎo)體器件的制造步驟的主要部分的截面圖，并且對(duì)應(yīng)于第一實(shí)施例的圖40至圖45。
圖47對(duì)應(yīng)到圖40的相同步驟。圖49對(duì)應(yīng)到圖41的相同步驟。圖50對(duì)應(yīng)到圖42的相同步驟。圖51對(duì)應(yīng)到圖43的相同步驟。圖52對(duì)應(yīng)到圖44的相同步驟。圖54對(duì)應(yīng)到圖45的相同步驟。因此，圖47至圖54所示的步驟與圖40至圖45所示的步驟不同之處在于添加了圖48中的步驟和圖53中的步驟。也就是說，以與第一實(shí)施例相同的方式，形成材料膜3以提供與圖40所示的結(jié)構(gòu)相同的圖47中所示的結(jié)構(gòu)。此后，在本實(shí)施例中，材料膜3受到各向異性刻蝕，如圖48所示(即，通過干法刻蝕使材料膜3受到整個(gè)回刻蝕工藝)。第二實(shí)施例與第一實(shí)施例的不同之處在于在形成材料膜3之后并且在材料膜3之上形成光刻膠圖案PRl之前添加了材料膜3的各向異性刻蝕步驟。然后，如圖49中所示，形成光刻膠膜PR1，然后以與第一實(shí)施例相同的方式進(jìn)行離子注入IMl。光刻膠圖案PRl的形成和離子注入IM I與第一實(shí)施例的光刻膠圖案的形成和離子注入基本上相同，從而下面將省略對(duì)其的描述。然后，以與第一實(shí)施例相同的方式，如圖50所不去除光刻膠圖案PRl,如圖51所示去除材料膜3，以及如圖52所示形成材料膜5。然后，在本實(shí)施例中，如圖53所示，使材料膜5受到各向異性刻蝕(即，通過干法刻蝕對(duì)材料膜5進(jìn)行整個(gè)回刻蝕工藝)。第二實(shí)施例與第一實(shí)施例的不同之處在于，在形成材料膜5之后和在材料膜5之上形成光刻膠圖案PR3之前添加了材料膜5的各向異性刻蝕步驟。然后，如圖54中所示，在形成光刻膠圖案PR3之后，以與第一實(shí)施例相同的方式進(jìn)行離子注入IM3。當(dāng)本實(shí)施例應(yīng)用于圖I至圖29所示的步驟時(shí)，在步驟S5b (材料膜4的形成步驟)和步驟S6b (光刻膠圖案PR2的形成步驟)之間添加材料膜4的各向異性刻蝕步驟，在步驟S5d(材料膜6的形成步驟)和步驟S6d(光刻膠圖案PR4的形成步驟)之間添加材料膜6的各向異性刻蝕步驟。在本實(shí)施例中的其它步驟與第一實(shí)施例中的步驟基本上相同，從而下面將省略對(duì)其的描述。本實(shí)施例可以得到除第一實(shí)施例的效果以外的下列具體效果。在本實(shí)施例中，在形成材料膜之后對(duì)用于偏置間隔體的材料膜(材料膜3、4、5和6)進(jìn)行各向異性刻蝕(即，利用干法刻蝕的整個(gè)回刻蝕工藝)。然而，刻蝕是各向異性的，使得各向異性刻蝕之前和之后不會(huì)改變?cè)跂艠O結(jié)構(gòu)(柵極電極)的側(cè)壁處的用于偏置間隔體的材料膜的厚度(在基本上平行于半導(dǎo)體襯底I的主表面方向上的厚度)。通過各向異性刻蝕減少了在半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)覆蓋的主表面之上的材料膜(材料膜3、4、5和6)的厚度(在基本上垂直于半導(dǎo)體襯底I的主表面的厚度)、以及在柵極結(jié)構(gòu)的頂表面之上的材料膜(材料膜3、4、5和6)的厚度。考慮到nMIS區(qū)1A，在對(duì)材料膜3各向異性刻蝕之前或之后，不會(huì)改變?cè)跂艠O結(jié)構(gòu)(柵極電極GEl)側(cè)壁處的材料膜3a的厚度(該厚度是在基本上平行于半導(dǎo)體襯底I的主表面方向上的厚度，該厚度由圖47和圖48中所不的參考標(biāo)記T3a指不)。因此，在尚子注A IMl中用作偏置間隔體的材料膜3a的厚度(對(duì)應(yīng)于厚度T3a)不會(huì)改變(即使材料膜受到各向異性刻蝕)，并且通過在步驟S5a中所形成的材料膜3的厚度來決定。在材料膜3的沉積步驟中，材料膜3可以形成為合適的厚度以作為在離子注入IMl中的偏置間隔體。相對(duì)而言，各向異性刻蝕減少了在半導(dǎo)體襯底I的主表面之上的材料膜3c的厚度(該厚度是在基本上垂直于半導(dǎo)體襯底I的主表面方向上的厚度，該厚度由圖47和圖48中所示的參考標(biāo)記T3。指示)。此外，各向異性刻蝕減少了在柵極結(jié)構(gòu)(柵極電極GEl)的上表面之上的材料膜3b的厚度(該厚度是在基本上垂直于半導(dǎo)體襯底I的主表面方向上的厚度)。在離 子注入Ml中，為了注入雜質(zhì)離子進(jìn)入半導(dǎo)體襯底I (p-型阱PWl)中，必須允許雜質(zhì)離子穿透材料膜3c。通過對(duì)材料膜3進(jìn)行各向異性刻蝕，可以減薄雜質(zhì)離子待穿過的材料膜3c，這可以提供容易控制在離子注入頂I中在深度方向上被引入半導(dǎo)體襯底I (P-型阱PWl)的雜質(zhì)的分布的效果。此外，這種設(shè)置還具有增加在離子注入頂1中注入深度的可控性的另一效果。這同樣適用于材料膜4、5和6。材料膜4c的附加的各向異性刻蝕可以減少材料膜4的厚度，其提供了容易控制在離子注入頂2中在深度方向上被引入半導(dǎo)體襯底l(p_型阱PW2)的雜質(zhì)的分布的效果，并且提供了增加其注入深度可控性的效果。材料膜5的附加的各向異性刻蝕可以減少材料膜5c的厚度，這提供了容易控制在離子注入IM3中在深度方向上被引入半導(dǎo)體襯底I (n_型阱NWl)的雜質(zhì)的分布的效果。附加的刻蝕還具有增加其注入深度可控性的效果。材料膜6的附加的各向異性刻蝕可以減少材料膜6c的厚度，這提供了容易控制在離子注入頂4中在深度方向上被引入半導(dǎo)體襯底I (n-型阱NW2)的雜質(zhì)的分布的效果，并且提供了增加其注入深度可控性的效果。在用于偏置間隔體的材料膜(3、4、5和6)的各向異性刻蝕步驟中，有兩種情況，具體而言，材料膜3a、4a、5a和6a的厚度不會(huì)變?yōu)榱愕那闆r，以及材料膜3a、4a、5a和6a的厚度會(huì)變?yōu)榱阋员┞冻霭雽?dǎo)體襯底I的情況。在前一種情況下(當(dāng)材料膜3a、4a、5a和6a的厚度不會(huì)變?yōu)榱?，在步驟S9a、S9b、S9c和S9d中去除材料膜時(shí)，通過剝離可以容易地去除光刻膠圖案的殘留物。在后一種情況下(材料膜3a、4a、5a和6a的厚度會(huì)變?yōu)榱阋员┞冻霭雽?dǎo)體襯底I的主表面時(shí))，這種設(shè)置可以最大化容易控制在離子注入頂1、頂2、頂3和頂4中在深度方向上被引入半導(dǎo)體襯底I的雜質(zhì)的分布的效果。這還具有增加其注入深度的可控性的效果。在后一種情況下(當(dāng)材料膜3a、4a、5a和6a的厚度會(huì)變?yōu)榱阋员┞冻霭雽?dǎo)體襯底I的主表面時(shí))，用于偏置間隔體的材料膜(材料膜3a、4a、5a和6a)保留在柵極結(jié)構(gòu)的側(cè)壁處。保留的材料膜可以用作偏置間隔體以進(jìn)行離子注入頂1、頂2、IM3和頂4。第三實(shí)施例
圖55至圖68示出了本實(shí)施例的半導(dǎo)體器件的制造步驟的主要部分的截面圖，同時(shí)示例了與第一實(shí)施例中圖3至圖29中的局部區(qū)相同的局部區(qū)域。本實(shí)施與第一實(shí)施例的主要不同點(diǎn)在于在形成柵極電極之后并且在形成用于偏置間隔體的膜(材料膜3)之前，形成保護(hù)膜9?，F(xiàn)在，下面將參考圖55至圖68具體描述本實(shí)施例。
以與第一實(shí)施例相同的方式進(jìn)行直到步驟S4的工藝，以提供對(duì)應(yīng)圖5的圖55中所示的結(jié)構(gòu)。直到步驟S4的工藝與第一實(shí)施例的工藝相同，因此下面將省略對(duì)其的描述。參考圖55，柵極絕緣膜GII、GI2、GI3和GI4由高_(dá)k膜(高介電膜)形成，并且柵極電極GEU GE2、GE3和GE4由金屬柵極電極(具體地，金屬膜7和其上的多晶硅膜8的疊層膜)形成。在本實(shí)施例中，如圖56所示，在得到如圖55所示的結(jié)構(gòu)之后，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成(沉積)保護(hù)膜(用于保護(hù)的材料膜)9，以便覆蓋在nMIS區(qū)IA和IB和pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)。在nMIS區(qū)IA和IB和pMIS區(qū)IC和ID中，在柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)上表面和側(cè)壁之上以及在半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)(柵極電極6￡1、6￡2、6￡3和6￡4)覆蓋的剩余部分(P-型阱PWl和PW2和n-型阱NWl和NW2)之上形成保護(hù)膜9。期望保護(hù)膜9由如下的材料形成，該材料在之后進(jìn)行的相應(yīng)的材料膜3、4、5和6的去除步驟(對(duì)應(yīng)步驟S9a、S9b、S9c和S9d)中難于被刻蝕。本實(shí)施例與第一實(shí)施例的不同之處在于，在步驟S4和S5a之間添加了保護(hù)膜9的形成步驟。后面的步驟與第一實(shí)施例的步驟基本上相同(也就是說，在本實(shí)施例的工藝流程圖中，在圖I和圖2的工藝流程圖中的步驟S4和S5a之間添加形成保護(hù)膜9的步驟)。也就是說，如圖57所示，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上(即在步驟S5a中的保護(hù)膜9之上)形成(沉積)材料膜3。本實(shí)施例中材料膜3的形成步驟與第一實(shí)施例中的步驟基本上相同。然而，在本實(shí)施例中，材料膜形成有形成的保護(hù)膜9。本實(shí)施例與第一實(shí)施例的不同之處在于在保護(hù)膜9之上形成的材料膜3。通過在保護(hù)膜9之上形成材料膜3，在半導(dǎo)體襯底I的主表面之上形成保護(hù)膜9和在保護(hù)膜9之上的材料膜3的疊層膜，以便覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。保護(hù)膜9和材料膜3的組合用作在后文描述的離子注入頂1中的偏置間隔體。具體而言，保護(hù)膜9和材料膜3形成為使得保護(hù)膜9的總厚度(所形成的厚度)和材料膜3的厚度(所形成的厚度)變?yōu)橹筮M(jìn)行的離子注入頂1的偏置間隔體的合適厚度(對(duì)應(yīng)于第一實(shí)施例中的厚度T3,并且例如大約2nm-5nm)。然后，如圖58所示，在半導(dǎo)體襯底I的主表面之上(即在步驟S6a中的材料膜3之上)形成與第一實(shí)施例相同的光刻膠圖案PRl。在本實(shí)施例中的光刻膠圖案PR1、PR2、PR3和PR4與第一實(shí)施例中的光刻膠圖案相同,從而下面將省略對(duì)其的描述。然后，在步驟S7a中，對(duì)半導(dǎo)體襯底I進(jìn)行離子注入Ml。本實(shí)施例的離子注入IMl (步驟S7a)與第一實(shí)施例的離子注入Ml基本上相同。本實(shí)施例與第一實(shí)施例的不同之處在于以下點(diǎn)。具體而言，在第一實(shí)施例中，在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)和在其側(cè)壁處的材料膜3用作離子注入阻擋掩模，而在本實(shí)施例中，在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)以及在其側(cè)壁上的保護(hù)膜9和材料膜3用作離子注入阻擋掩模。因此，在本實(shí)施例中，在離子注入頂1的P-型阱PWl中，沒有雜質(zhì)引入(離子注入)到直接在柵極電極GEl下面的區(qū)域中和直接在柵極電極GEl側(cè)壁處的保護(hù)膜9和材料膜3下面的區(qū)域中。在離子注入頂I中，n-型雜質(zhì)被引入(離子注入)到nMIS區(qū)IA中的半導(dǎo)體襯底I (P-型阱PWl)之上的柵極電極GEl的兩側(cè)內(nèi)，從而形成延伸區(qū)EXl。延伸區(qū)EXl與第一實(shí)施例的延伸區(qū)EXl基本上相同。在離子注入Ml之前或之后(形成有材料膜3和光刻膠圖案PRl)，可以對(duì)半導(dǎo)體襯底I進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖59中所示，在步驟S8a中去除光刻膠圖案PRl，以及在步驟S9a中進(jìn)一步去除材料膜3。光刻膠圖案PRl的去除步驟(步驟S8a)和材料膜3的去除步驟(步驟S9a)與第一實(shí)施例的步驟基本上相同。
在本實(shí)施例中，進(jìn)行材料膜3的去除工藝(步驟S9a)以暴露出保護(hù)膜9。不必暴 露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)。此時(shí)，在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中，材料膜3優(yōu)選為不保留在保護(hù)膜9的覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的部分之上(使得暴露出保護(hù)膜9的覆蓋柵極結(jié)構(gòu)的所有部分)。因此，需要在如下刻蝕條件下進(jìn)行材料膜3的去除工藝(步驟S9a):其中與材料膜3相比，保護(hù)膜9很難被刻蝕。也就是說，通過選擇性刻蝕去除材料膜3，而同時(shí)保留保護(hù)膜9未被刻蝕。具體而言，材料膜3在材料膜3的刻蝕速率比保護(hù)膜9高至少五十倍的刻蝕條件下受到濕法刻蝕(也就是說，在材料膜3相對(duì)于保護(hù)膜9的刻蝕選擇比等于或大于50的刻蝕條件下)，從而進(jìn)行材料膜3的去除工藝(步驟S9a)。因此，材料膜3和保護(hù)膜9由不同的材料形成，以便確保充足的刻蝕選擇比。然后，如圖60中所示，在步驟S5b中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上(即在保護(hù)膜9之上)形成(沉積)材料膜4。材料膜4的形成步驟與第一實(shí)施例的步驟基本上相同。然而，本實(shí)施例與上述第一實(shí)施例的不同之處在于，由于在形成了保護(hù)膜9的情況下形成材料膜4，所以在保護(hù)膜9之上形成材料膜4。通過在保護(hù)膜9之上形成材料膜4，保護(hù)膜9和在保護(hù)膜9之上的材料膜4的疊層形成在半導(dǎo)體襯底I的主表面之上，以便覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。如下面提到的那樣，后文描述的保護(hù)膜9和材料膜4的組合用作離子注入頂2中的偏置間隔體。因此，形成材料膜4，使得保護(hù)膜9的厚度(所形成的厚度)和材料膜4的厚度(所形成的厚度)的總厚度成為之后進(jìn)行的離子注入頂2的偏置間隔體的合適厚度(即，對(duì)應(yīng)于在第一實(shí)施例中的上述厚度T4，例如為大約2nm-5nm)。如圖61所示，在半導(dǎo)體襯底I的主表面之上(即在步驟S6b中的材料膜4之上)形成與第一實(shí)施例相同的光刻膠圖案PR2。然后，在步驟S7b中，對(duì)半導(dǎo)體襯底I進(jìn)行離子注入IM2。本實(shí)施例中進(jìn)行的離子注入頂2(步驟S7b)與第一實(shí)施例的離子注入頂2基本上相同。本實(shí)施例與第一實(shí)施例的不同之處在于以下點(diǎn)。具體而言，在第一實(shí)施例中，在nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)及其側(cè)壁處的材料膜4用作離子注入阻擋掩模。相對(duì)而言，在本實(shí)施例中，在nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)以及位于其側(cè)壁處的保護(hù)膜9和材料膜4用作離子注入阻擋掩模。因此，在本實(shí)施例的離子注入頂2中，在P-型阱PW2中，沒有雜質(zhì)引入(離子注A )到直接在柵極電極GE2下面的區(qū)域中以及直接在柵極電極GE2側(cè)壁處的保護(hù)膜9和材料膜4下面的區(qū)域中。在離子注入頂2中，n-型雜質(zhì)被引入(離子注入)到nMIS區(qū)IB中的半導(dǎo)體襯底1(P_型阱PW2)的柵極電極GEl的兩側(cè)區(qū)域內(nèi)，從而形成延伸區(qū)EX2。延伸區(qū)EX2與第一實(shí)施例基本上相同，因此下面將省略對(duì)其的描述。在離子注入IM2之前或之后(具有形成的材料膜4和光刻膠圖案PR2)，可以對(duì)半導(dǎo)體襯底I進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖62中所示，在步驟S8b中去除光刻膠圖案PR2，以及在步驟S9b中進(jìn)一步去除材料膜4。光刻膠圖案PR2的去除步驟(步驟S8b)和材料膜4的去除步驟(步驟S9b)與第一實(shí)施例的步驟基本上相同。在本實(shí)施例中，當(dāng)進(jìn)行材料膜4的去除工藝(步驟S9b)時(shí)，暴露出保護(hù)膜9。然而，不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。此時(shí)，優(yōu)選地，材料膜4不保留在覆蓋nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID 中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的保護(hù)膜9之上(也就是說，暴露出覆蓋柵極結(jié)構(gòu)的全部保護(hù)膜9)。因此，需要在如下刻蝕條件下進(jìn)行材料膜4的去除工藝(步驟S9b)該條件使得與材料膜4相比難于刻蝕保護(hù)膜9。也就是說，通過選擇性刻蝕去除材料膜4，而同時(shí)保護(hù)膜9幾乎不被刻蝕并被留下。具體而言，在材料膜4的刻蝕速率比保護(hù)膜9高至少五十倍的刻蝕條件下(也就是說，在材料膜4相對(duì)于保護(hù)膜9的刻蝕選擇比等于或大于50的刻蝕條件下)使材料膜4受到濕法刻蝕，從而進(jìn)行材料膜4的去除工藝(步驟S9b)。因此，材料膜3和保護(hù)膜9由不同的材料形成，以便確保充足的刻蝕選擇比。然后，如圖63中所示，在步驟S5c中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上(即在保護(hù)膜9之上)形成(沉積)材料膜5。材料膜5的形成步驟與第一實(shí)施例的步驟基本上相同。在本實(shí)施例中，在形成有保護(hù)膜9的情況下形成材料膜5。本實(shí)施例與第一實(shí)施例的不同之處在于，在保護(hù)膜9之上形成材料膜5。通過在保護(hù)膜9之上形成材料膜5，保護(hù)膜9和在保護(hù)膜9之上的材料膜5的疊層形成在半導(dǎo)體襯底I的主表面之上，以便覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。如下面介紹的那樣，保護(hù)膜9和材料膜5的組合用作在離子注入頂3中的偏置間隔體。具體而言，形成材料膜5，使得保護(hù)膜9的厚度(所形成的厚度)和材料膜5的厚度(所形成的厚度)的總厚度變?yōu)橹筮M(jìn)行的離子注入頂3的偏置間隔體的合適厚度(對(duì)應(yīng)于第一實(shí)施例中的上述厚度T5,例如為大約2nm-5nm)。然后，如圖64所示，在半導(dǎo)體襯底I的主表面之上(即在步驟S6c中的材料膜5之上)形成與第一實(shí)施例相同的光刻膠圖案PR3。接下來，在步驟S7c中，在半導(dǎo)體襯底I上進(jìn)行離子注入頂3。本實(shí)施例的離子注入頂3(步驟S7c)與第一實(shí)施例的離子注入頂3基本上相同。在第一實(shí)施例中，在pMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)及其側(cè)壁處的材料膜5用作離子注入阻擋掩模。本實(shí)施例與第一實(shí)施例的不同之處在于，在PMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)及其側(cè)壁處的保護(hù)膜9和材料膜5用作離子注入阻擋掩模。因此，在本實(shí)施例中，在離子注入IM3中，沒有雜質(zhì)引入(離子注入)到在n-型阱NWl中的直接在柵極電極GE3下面的區(qū)域以及直接在柵極電極GE3側(cè)壁處的保護(hù)膜9和材料膜5下面的區(qū)域中。在離子注入IM3中，P-型雜質(zhì)被引入(離子注入)到pMIS區(qū)IC中的半導(dǎo)體襯底I (n-型阱NWl)的柵極電極GE3的兩側(cè)區(qū)域內(nèi)，從而形成延伸區(qū)EX3。延伸區(qū)EX3與第一實(shí)施例基本上相同，因此下面將省略對(duì)其的描述。在離子注入頂3之前或之后(已形成材料膜5和光刻膠圖案PR3)，可以對(duì)半導(dǎo)體襯底I進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖65中所示，在步驟S8c中去除光刻膠圖案PR3，以及在步驟S9c中進(jìn)一步去除材料膜5。光刻膠圖案PR3的去除步驟(步驟S8c)和材料膜5的去除步驟(步驟S9c)與第一實(shí)施例的步驟基本上相同。在本實(shí)施例中，進(jìn)行材料膜5的去除工藝(步驟S9c)以暴露出保護(hù)膜9。不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。此時(shí)，在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中，材料膜5優(yōu)選不保留在覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的保護(hù)膜 9的部分之上(使得暴露出覆蓋柵極結(jié)構(gòu)的保護(hù)膜9的所有部分)。因此，需要在如下刻蝕條件下進(jìn)行材料膜5的去除工藝(步驟S9c):其中與材料膜5相比保護(hù)膜9難于被刻蝕。也就是說，通過選擇性刻蝕去除材料膜5，同時(shí)保護(hù)膜9保留為未被刻蝕。具體而言，在材料膜5的刻蝕速率比保護(hù)膜9高至少五十倍的刻蝕條件下(也就是說，在材料膜5相對(duì)于保護(hù)膜9的刻蝕選擇比等于或大于50的刻蝕條件下)，使材料膜5受到濕法刻蝕。因此，進(jìn)行材料膜5的去除工藝(步驟S9c)。材料膜5和保護(hù)膜9由不同的材料形成，以便確保充足的刻蝕選擇比。然后，如圖66中所示，在步驟S5d中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上(即在保護(hù)膜9之上)形成(沉積)材料膜6。材料膜6的形成步驟與第一實(shí)施例基本上相同。然而，本實(shí)施例與第一實(shí)施例的不同之處在于，由于在形成有保護(hù)膜9的情況下形成材料膜6，因此在保護(hù)膜9之上形成材料膜6。通過在保護(hù)膜9之上形成材料膜6，保護(hù)膜9和在保護(hù)膜9之上的材料膜6的疊層形成在半導(dǎo)體襯底I的主表面之上，以便覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。如下面提到的那樣，保護(hù)膜9和材料膜6的組合用作在離子注入頂4中的偏置間隔體。因此，材料膜6形成為使得保護(hù)膜9的厚度(所形成的厚度)和材料膜6的厚度(所形成的厚度)的總厚度變?yōu)橹筮M(jìn)行的離子注入頂4的偏置間隔體的合適厚度(對(duì)應(yīng)于第一實(shí)施例中的上述厚度T6，例如為大約2nm-5nm)。然后，如圖67所示，在半導(dǎo)體襯底I的主表面之上(即在步驟S6d中的材料膜6之上)形成與第一實(shí)施例相同的光刻膠圖案PR4。接下來，在步驟S7d中，在半導(dǎo)體襯底I之上進(jìn)行離子注入頂4。本實(shí)施例的離子注入頂4(步驟S7d)與第一實(shí)施例的離子注入頂4基本上相同。在第一實(shí)施例中，在pMIS區(qū)ID中的柵極結(jié)構(gòu)(柵極電極GE4)及其側(cè)壁處的材料膜6用作離子注入阻擋掩模。相對(duì)而言，在本實(shí)施例中，在PMIS區(qū)ID中的柵極結(jié)構(gòu)(柵極電極GE4)及其側(cè)壁處的保護(hù)膜9和材料膜6用作離子注入阻擋掩模。因此，在本實(shí)施例中，在離子注入IM4中，沒有雜質(zhì)引A (離子注入)到n-型阱NW2中的直接在柵極電極GE4下面的區(qū)域以及直接在柵極電極GE4側(cè)壁的保護(hù)膜9和材料膜6下面的區(qū)域中。在離子注入頂4中，P-型雜質(zhì)被引入(離子注入)到pMIS區(qū)ID中的半導(dǎo)體襯底l(n-型阱NW2)的柵極電極GE4的兩側(cè)區(qū)域內(nèi)，從而形成延伸區(qū)EX4。延伸區(qū)EX4與第一實(shí)施例基本上相同，因此下面將省略對(duì)其的描述。在離子注入頂4之前或之后(已形成材料膜5和光刻膠圖案PR4)，可以對(duì)半導(dǎo)體襯底I進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖68中所示，在步驟S8d中去除光刻膠圖案PR4，以及在步驟S9d中進(jìn)一步去除材料膜6。光刻膠圖案PR4的去除步驟(步驟S8d)和材料膜6的去除步驟(步驟S9d)與第一實(shí)施例的步驟基本上相同。在本實(shí)施例中，當(dāng)進(jìn)行材料膜6的去除工藝(步驟S9d)時(shí)，暴露出保護(hù)膜9。然而，不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。此時(shí)，優(yōu)選地，材料膜6不保留在覆蓋nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的保護(hù)膜9之上(也就是說，暴露出覆蓋柵極結(jié)構(gòu)的全部保護(hù)膜9)。因此，需要在如下刻蝕條件下進(jìn)行材料膜6的去除工藝(步驟S9d):該刻蝕條件使得與材料膜6相比保護(hù)膜9難于被刻蝕。也就是說，通過選擇性刻蝕去除材料膜6，同時(shí)保護(hù)膜9幾乎不被刻蝕并被留下。具體而言，在材料膜6的刻蝕速率比保護(hù)膜9高至少五十倍的刻蝕條件下(也就是說，在材料膜6相對(duì)于保護(hù)膜9的刻蝕選擇比等于或大于50的刻蝕條件下)，使材料膜6受到濕法刻蝕，使得進(jìn)行材料膜6的去除工藝(步驟S9d)。因此，材料膜6和保護(hù)膜9由不同的材料形成，以便確保充足的刻蝕選擇比。然后，以與第一實(shí)施例相同的方式，進(jìn)行步驟S 10 (側(cè)壁間隔體SW的形成步驟)、 步驟Sll (源極區(qū)和漏極區(qū)SDl、SD2、SD3和SD4的形成步驟)、步驟S12(活化退火步驟)以及如下步驟，因此，下面將省略對(duì)其的示出和描述。在另一實(shí)施例中，在步驟S9d中去除材料膜6之后，通過濕法刻蝕等進(jìn)一步去除保護(hù)膜9，使得可以進(jìn)行步驟SlO中的工藝(側(cè)壁間隔體SW的形成步驟)。與第一實(shí)施例類似，甚至在本實(shí)施例中，在步驟S4 (柵極電極的形成步驟)之后以及在步驟SlO (側(cè)壁間隔體SW的形成步驟)之前每次重新形成用作離子注入阻擋掩模的抗蝕劑圖案(分別對(duì)應(yīng)光刻膠圖案PR1、PR2、PR3和PR4)，重新形成用于偏置間隔體的膜(對(duì)應(yīng)材料膜3、4、5和6)。因此，在去除材料膜3、4、5和6時(shí)，可以很容易地去除殘留在材料膜
3、4、5和6上的抗蝕劑殘留物或注入物質(zhì)。附加地，使用具有預(yù)定厚度的相應(yīng)重新形成的材料膜3、4、5和6來進(jìn)行離子注入，使得可以精確地控制偏置間隔體的厚度為預(yù)定值。這種設(shè)置可以穩(wěn)定MISFET的特性以提高半導(dǎo)體器件的性能。在本實(shí)施例中，由于形成保護(hù)膜9以覆蓋柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)，因此當(dāng)在步驟S9 (包括步驟S9a、S9b、S9c和S9d)中去除用于偏置間隔體的膜時(shí)暴露出保護(hù)膜9。柵極電極GE I、GE2、GE3和GE4依然由保護(hù)膜9覆蓋，從而可以防止被暴露在外面。因此，在步驟S9(包括步驟S9a、S9b、S9c和S9d)中用于偏置間隔體的膜的去除工藝(濕法刻蝕步驟)中，可以確保防止由于暴露到化學(xué)品(刻蝕劑)等而導(dǎo)致的對(duì)柵極電極GE1、GE2、GE3和GE4的損害或刻蝕。因此，可以使柵極電極的形狀穩(wěn)定，并因此還可以使MISFET的特性穩(wěn)定，這可以提高半導(dǎo)體器件的性能。也就是說，在本實(shí)施例中，用于偏置間隔體的膜由包括保護(hù)膜9和材料膜(對(duì)應(yīng)材料膜3、4、5和6中的每一個(gè))的疊層膜構(gòu)成。每次重新形成抗蝕劑圖案(對(duì)應(yīng)于光刻膠圖案PR1、PR2、PR3和PR4)，還重新形成材料膜，但不重新形成保護(hù)膜，這防止柵極電極GE1、GE2、GE3和GE4被暴露在外面。在材料膜3、4、5和6的去除步驟中，設(shè)置刻蝕條件使得材料膜3、4、5和6相對(duì)于保護(hù)膜9的刻蝕選擇比變得足夠大(具體地，50或更多)。在這樣的刻蝕條件下，可以選擇性地刻蝕和去除材料膜3、4、5和6中的每一個(gè)，同時(shí)抑制或防止保護(hù)膜9的刻蝕。因此，可以設(shè)置用于保護(hù)膜9的材料和用于材料膜3、4、5和6的材料的組合，以便確保充分的刻蝕選擇比，并且選擇和使用合適的化學(xué)品(刻蝕劑)以確保高刻蝕選擇比，從而可以進(jìn)行材料膜3、4、5和6的去除工藝(步驟S9a、S9b、S9c和S9d)。因此，在材料膜3、4、5和6的去除工藝中(步驟S9a、S9b、S9c和S9d)，可以抑制或防止由于刻蝕引起的保護(hù)膜9的厚度的減少，同時(shí)防止柵極電極暴露在外面，使得在離子注入頂1、頂2、IM3和頂4的不同階段中保護(hù)膜9的厚度可以基本上相同。因此，在步驟S5a、S5b、S5c和S5d中控制相應(yīng)的材料膜3、4、5和6所形成的厚度，這能夠精確地控制在離子注入頂1、頂2、IM3和頂4中每個(gè)的偏置間隔體的厚度(其為保護(hù)膜9與材料膜3、4、5和6中任一個(gè)的總厚度)為相應(yīng)的預(yù)設(shè)厚度。本實(shí)施例解決了在第一比較例和第二比較例中所產(chǎn)生的、每次離子注入逐漸減少偏置間隔體厚度的問題。傾向于去除(也就是，傾向于在步驟S9a、S9b、S9c和S9d中去除)材料膜3、4、5和6。相對(duì)而言，優(yōu)選保護(hù)膜9難于被去除(也就是，在步驟S9a、S9b、S9c和S9d中難于被去除)?？紤]到這些需求，需要選擇用于材料膜3、4、5和6的材料和用于保護(hù)膜9的材料。因此，保護(hù)膜9由與材料膜3、4、5和6的材料不同的材料形成。具體地，用于保護(hù)膜9的適合材料包括以下內(nèi)容。、即，更優(yōu)選使用氮化硅膜作為材料膜3、4、5和6。通過濕法刻蝕很容易地去除氮化硅膜。在材料膜3、4、5和6的去除工藝(步驟S9a、S9b、S9c和S9d)中可以更精確地去除由氮化硅制成的材料膜3、4、5和6。在使用氮化硅用于材料膜3、4、5和6的情況下，在步驟S9a、S9b、S9c和S9d中所使用的化學(xué)品(刻蝕劑)與在第一實(shí)施例中的化學(xué)品(刻蝕劑)相同。合適使用的保護(hù)膜9可以包括氧化硅膜、基于Hf的氧化物膜、基于Zr的氧化物膜、Al(鋁)膜、Ni(鎳)膜、W(鎢)膜、Co(鈷)膜、Ti(鈦)膜、或含有選自下組的一種或多種元素作為主要成分的合金膜Al、Ni、W、Co、Ti。由于保護(hù)膜9由這類材料制成，因此可以在材料膜3、4、5和6的去除工藝(步驟S9a、S9b、S9c和S9d)中更精確地去除材料膜3、
4、5 和 6。通過利用氮化硅膜形成材料膜3、4、5和6中的每一個(gè)以及利用基于Hf的氧化物膜或基于Zr的氧化物膜形成保護(hù)膜9，更為優(yōu)選地形成材料膜3、4、5和6以及保護(hù)膜9。該組合的使用可以充分地增加在去除由氮化硅膜形成的材料膜3、4、5和6中(也就是，步驟S9a.S9b.S9c和S9d)保護(hù)膜9對(duì)所使用的刻蝕劑的刻蝕的抗性。因此，在確保去除材料膜
3、4、5和6的同時(shí)可以更安全地防止保護(hù)膜9的刻蝕。基于Hf的氧化物膜是含有Hf (鉿)和0(氧)作為主要成分的絕緣膜?；贖f的氧化物膜可以以氧化鉿膜(HfO膜，通常為HfO2膜)為代表?；赯r的氧化物膜是含有Zr(鋯)和0(氧)作為主要成分的絕緣膜?；赯r的氧化物膜可以以氧化鋯膜(ZrO膜，通常為ZrO2膜)為代表。基于Hf的氧化物膜含有作為主要組成部分的Hf (鉿)和0(氧)。基于Hf的氧化物膜除Hf (鉿)和0(氧)以外還含有其它元素。因此，基于Hf的氧化物膜可以是HfON膜(氮氧化的鉿膜或氮氧化鉿膜)、HfSiON膜(氮氧化硅鉿膜)、HfSiO膜(硅酸鉿膜)、或HfZrO膜(氧化鉿鋯膜)?；赯r的氧化物膜含有作為主要成分的Zr (鋯)和0 (氧)?；赯r的氧化物膜除了 Zr (鋯)和0(氧)以外還包含其它元素。HfO膜是包括鉿(Hf)和氧(0)的絕緣材料膜。HfON膜是包括鉿(Hf)、氧(0)和氮(N)的絕緣材料膜。HfSiON膜是包括鉿(Hf)、硅(硅，Si)、氧(0)和氮(N)的絕緣材料膜。HfSiO膜是包括鉿(Hf)、硅(硅，Si)和氧(0)的絕緣材料膜。HfZrO膜是包括鉿(Hf)、鋯(Zr)和氧(0)的絕緣材料膜。ZrO膜是包括鋯(Zr)和氧(0)的絕緣材料膜。用于材料膜3、4、5和6以及保護(hù)膜9的合適材料如上所述，而其它組合可以包括例如下述項(xiàng)。例如，材料膜3、4、5和6均使用氧化硅膜(CVD氧化物膜)形成。利用氮化硅膜、Al(鋁)膜、Ni(鎳)膜、W(鎢)膜、Co(鈷)膜、Ti(鈦)膜、或含有選自下組的一種或多種元素作為主要成分的合金膜來形成保護(hù)膜9 :Al、Ni、W、Co和Ti。備選地，利用Al (鋁)膜、Ni(鎳)膜、W(鎢)膜、Co(鈷)膜、Ti(鈦)膜、或含有選自下組的一種或多種元素的合金膜來分別形成材料膜3、4、5和6 :A1、Ni、W、Co和Ti。并且，利用氮化硅、氧化硅膜(CVD氧化物膜)、基于Hf的氧化物膜或基于Zr的氧化物膜來形成保護(hù)膜9。在這種情況下，上面關(guān)于用于第一實(shí)施例中的材料膜3的材料來描述在步驟S9a、S9b、S9c和S9d中可用的化學(xué)品(刻蝕劑)。當(dāng)使用絕緣膜用作保護(hù)膜9時(shí)，在不去除保護(hù)膜9的情況下可以進(jìn)行步驟S 10中的工藝(側(cè)壁間隔體SW的形成步驟)，或在去除保護(hù)膜9之后可以進(jìn)行步驟SlO的工藝。當(dāng)使用導(dǎo)電膜(尤其上述的金屬膜)作為保護(hù)膜9時(shí)，優(yōu)選在去除保護(hù)膜9之后進(jìn)行步驟 SlO的工藝(因?yàn)閷?dǎo)電膜不能留在半導(dǎo)體襯底I之上)。當(dāng)使用上述金屬膜作為保護(hù)膜9時(shí)，與在含有由上述金屬材料構(gòu)成的材料膜3的第一實(shí)施例的步驟S9a中使用的化學(xué)品相同的化學(xué)品可以用于去除保護(hù)膜。保護(hù)膜9可以具有如下厚度以便在步驟S9a、S9b、S9c和S9d中材料膜3、4、5和6的去除步驟中保護(hù)柵極電極GE1、GE2、GE3和GE4。更具體地而言，制作保護(hù)膜9足夠薄以保護(hù)柵極電極，并且降低保護(hù)膜9對(duì)偏置間隔體的厚度比率，由此僅僅通過材料膜3、4、5和6中每一個(gè)的厚度就可以控制用作偏置間隔體的整個(gè)膜的厚度。從這個(gè)角度而言，保護(hù)膜9的形成厚度(如圖56中所示的形成厚度)更優(yōu)選地比在步驟S5a、S5b、S5c和S5d中形成的材料膜3、4、5和6的厚度更小(更薄)。舉一個(gè)例子，整個(gè)偏置間隔體的厚度(材料膜3、
4、5和6中任一個(gè)與保護(hù)膜9的總厚度)設(shè)置為大約2nm至5nm，并且可以以大約為2 I的比例分配材料膜3、4、5和6中任一個(gè)的厚度和所形成的保護(hù)膜9的厚度。在本實(shí)施例中，將金屬柵極電極應(yīng)用為柵極電極(柵極電極GE1、GE2、GE3和GE4)有很好的效果。這是因?yàn)椋c多晶硅膜相比，形成金屬柵極電極的金屬膜往往具有對(duì)在步驟S9a.S9b.S9c和S9d中的材料膜3、4、5和6的去除工藝中使用的抗蝕劑的低抗性。在本實(shí)施例中，保護(hù)膜9的形成阻止了在步驟S9a、S9b、S9c和S9d中的材料膜3、4、5和6的去除工藝中暴露出柵極電極。在本實(shí)施例中，當(dāng)柵極電極由金屬柵極電極形成時(shí)，可以防止金屬柵極電極暴露于在步驟S9a、S9b、S9c和S9d中的材料膜3、4、5和6的去除工藝中使用的化學(xué)品(抗蝕劑)，這可以確保防止由抗蝕劑引起的金屬柵極電極的損壞或刻蝕。在使用金屬柵極電極的情況下，常常使用高_(dá)k膜(高介電膜)作為柵極絕緣膜Gil、GI2、GI3和GI4。高_(dá)k膜也具有對(duì)在步驟S9a、S9b、S9c和S9d中的材料膜3、4、5和6的去除工藝中使用的抗蝕劑低的抗性。然而，本實(shí)施由于保護(hù)膜9的保護(hù)可以解決上述問題。第四實(shí)施例本實(shí)施例對(duì)應(yīng)于第三實(shí)施例的修改后示例。圖69至圖81示出了本實(shí)施例的半導(dǎo)體器件的制造步驟的主要部分的截面圖，并且示出了與在圖3至圖29和在圖55至圖68中的局部區(qū)域相同的局部區(qū)域。
在上述第三實(shí)施例中，在半導(dǎo)體襯底I的主表面(整個(gè)表面)之上形成用于柵極電極GE1、GE2、GE3和GE4的保護(hù)膜9，從而覆蓋柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁和上表面。相對(duì)而言，在本實(shí)施例中，用于柵極電極GE1、GE2、GE3和GE4的保護(hù)膜9a選擇性地形成在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁之上。除上述工藝以外的其它工藝與第三實(shí)施例的工藝基本相同?，F(xiàn)在，下面將參考圖69至圖81具體地描述該工藝。 保護(hù)膜9a對(duì)應(yīng)于第三實(shí)施例的保護(hù)膜9。保護(hù)膜9a選擇性地形成在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁之上，而在其它剩余區(qū)域(各柵極結(jié)構(gòu)的上表面、以及半導(dǎo)體襯底I的、在未被柵極結(jié)構(gòu)覆蓋的區(qū)域中的主表面)之上沒有形成保護(hù)膜。除形成有保護(hù)膜9a的區(qū)域之外，保護(hù)膜9a與第三實(shí)施例的保護(hù)膜9基本上相同，因此下面將省略對(duì)其的詳細(xì)描述。柵極結(jié)構(gòu)的側(cè)壁與柵極結(jié)構(gòu)的側(cè)面相同。保護(hù)膜9a的形成方法如下。也就是說，與第三實(shí)施例類似，在得到圖56所示的形成有保護(hù)膜9的結(jié)構(gòu)之后，保護(hù)膜9的一些部分保留在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁處以提供保護(hù)膜9a。并且去除保護(hù)膜9的其它剩余部分(在柵極結(jié)構(gòu)的上表面之上、以及在半導(dǎo)體襯底I的未被柵極結(jié)構(gòu)覆蓋的主表面之上)。因此，保護(hù)膜9選擇性地留在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁之上以提供在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁之上的保護(hù)膜9a。例如，這可以對(duì)保護(hù)膜9施加各向異性刻蝕來進(jìn)行。當(dāng)基于Hf的氧化物膜或基于Zr的氧化物膜用作保護(hù)膜9時(shí)，在沉積保護(hù)膜9之后通過干法刻蝕在整個(gè)表面上進(jìn)行整個(gè)回刻蝕工藝。對(duì)在柵極結(jié)構(gòu)的上表面之上以及在襯底的未被柵極結(jié)構(gòu)覆蓋的上表面之上的保護(hù)膜產(chǎn)生一些損害。這通過例如氫氟酸之類的化學(xué)品的使用導(dǎo)致蝕刻速率的增加。當(dāng)保護(hù)膜9由基于Hf的氧化物膜或基于Zr的氧化物膜形成時(shí)，干法刻蝕和濕法刻蝕的組合可以容易地僅在柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)面處形成由基于Hf的氧化物膜或基于Zr的氧化物膜構(gòu)成的保護(hù)膜9a。下列工藝與第三實(shí)施例中的工藝基本上相同。也就是，如圖70所示，在步驟S5a中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成(沉積)材料膜3，以便覆蓋具有形成在其側(cè)壁處的保護(hù)膜9a的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。材料膜3的形成工藝與第一實(shí)施例中的工藝基本上相同。在本實(shí)施例中，當(dāng)形成材料膜3時(shí)，保護(hù)膜9a介于材料膜3和柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的相應(yīng)側(cè)壁之間。保護(hù)膜9a和材料膜3的組合用作在離子注入Ml中的偏置間隔體。材料膜3形成為使得保護(hù)膜9a的厚度(該厚度是與半導(dǎo)體襯底I的主表面平行的方向上的厚度)和材料膜3的厚度(所形成的厚度)的總厚度對(duì)應(yīng)于作為之后進(jìn)行的離子注入IMl的偏置間隔體的合適厚度(該厚度對(duì)應(yīng)于第一實(shí)施例中的上述厚度T3,以及例如在大約2nm-5nm的范圍內(nèi))。然后，如圖71所示，在半導(dǎo)體襯底I的主表面之上(即在步驟S6a中的材料膜3之上)形成與第三實(shí)施例相同的光刻膠圖案PRl，然后在步驟S7a中在半導(dǎo)體襯底I上進(jìn)行離子注入IM1。在本實(shí)施例中進(jìn)行的離子注入IMl (步驟S7a)與第三實(shí)施例中所進(jìn)行的離子注入頂I基本上相同。在nMIS區(qū)IA中的柵極結(jié)構(gòu)(柵極電極GEl)及其側(cè)壁處的保護(hù)膜9a以及材料膜3用作離子注入阻擋掩模。因此，在離子注入Ml中，沒有雜質(zhì)引入(離子注A)到在p-型阱PWl中的直接在柵極電極GEl下面的區(qū)域以及直接在柵極電極GEl側(cè)壁處的保護(hù)膜9a和材料膜3下面的區(qū)域中。在離子注入Ml中，形成與第三實(shí)施例相同的延伸區(qū)EX1。在離子注入頂I之前或之后，還可以對(duì)半導(dǎo)體襯底I進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖72中所示，在步驟S8a中去除光刻膠圖案PRl，以及在步驟S9a中進(jìn)一步去除材料膜3。這些步驟與第一實(shí)施例的步驟基本上相同。在本實(shí)施例中，材料膜3的去除工藝(步驟S9a)暴露出保護(hù)膜9a。不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁(側(cè)面)。此時(shí)，優(yōu)選在保護(hù)膜9a之上不留存材料膜3。然后，如圖73所示，在步驟S5b中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成(沉積)材料膜4，以便覆蓋具有形成在其側(cè)壁處的保護(hù)膜9a的柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)。在本實(shí)施例中的材料膜4的形成步驟與第一實(shí)施例中的步驟基本上相同。當(dāng)在本實(shí)施例中形成材料膜4時(shí)，保護(hù)膜9a介于材料膜4和柵極結(jié)構(gòu)(柵極電極 GE1、GE2、GE3和GE4)中的每一個(gè)之間。保護(hù)膜9a和材料膜4的組合用作在離子注入IM2中的偏置間隔體，從而材料膜4形成為使得保護(hù)膜9a和材料膜3的總厚度(所形成的厚度)對(duì)應(yīng)于用作之后進(jìn)行的離子注入IM2的偏置間隔體的合適厚度(對(duì)應(yīng)于第一實(shí)施例中的厚度1\，例如大約為2nm-5nm)。然后，如圖74所示，在步驟S6b中，在半導(dǎo)體襯底I的主表面(即材料膜4)之上形成與第三實(shí)施例相同的光刻膠圖案PR2，并且然后在步驟S7b中在半導(dǎo)體襯底I上進(jìn)行離子注入IM2。在本實(shí)施例進(jìn)行的離子注入IM2(步驟S7b)與第三實(shí)施例中所進(jìn)行的離子注入基本上相同。在nMIS區(qū)IB中的柵極結(jié)構(gòu)(柵極電極GE2)及其側(cè)壁處的保護(hù)膜9a、以及材料膜4用作離子注入阻擋掩模。因此，在離子注入IM2中，沒有雜質(zhì)引入(離子注入)到直接在P-型阱PW2中的柵極電極GE2下面的區(qū)域以及直接在柵極電極GE2側(cè)壁處的保護(hù)膜9a和材料膜4下面的區(qū)域中。在離子注入頂2中，形成與第三實(shí)施例相同的延伸區(qū)EX2。在離子注入頂2之前或之后，還可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖75中所示，在步驟S8b中去除光刻膠圖案PR2，以及在步驟S9b中進(jìn)一步去除材料膜4。這些工藝與第一實(shí)施例的工藝基本上相同。在本實(shí)施例中，材料膜4的去除工藝(步驟S9a)暴露出保護(hù)膜9a。不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁(側(cè)面)。此時(shí)，在保護(hù)膜9a上最好不留存材料膜4。然后，如圖76所示，在步驟S5c中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成(沉積)材料膜5，以便覆蓋具有在其側(cè)壁處形成的保護(hù)膜9a的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)。材料膜5的形成步驟與第一實(shí)施例中的步驟基本上相同。當(dāng)在本實(shí)施例中形成材料膜5時(shí)，保護(hù)膜9a介于材料膜5和柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的各個(gè)側(cè)壁之間。保護(hù)膜9a和材料膜5的組合用作在離子注入頂3中的偏置間隔體，從而材料膜5形成為使得保護(hù)膜9a的厚度(所形成的厚度)和材料膜5的厚度(所形成的厚度)的總厚度對(duì)應(yīng)于用作之后進(jìn)行的離子注入頂3的偏置間隔體的合適厚度(對(duì)應(yīng)在第三實(shí)施例中的厚度T5,例如為大約2nm-5nm)。然后，如圖77所示，在步驟S6c中，在半導(dǎo)體襯底I的主表面(即材料膜5)之上，形成與第三實(shí)施例相同的光刻膠圖案PR3，并且然后在步驟S7c中在半導(dǎo)體襯底I上進(jìn)行離子注入IM3。在本實(shí)施例中進(jìn)行的離子注入IM3(步驟S7c)與第三實(shí)施例中所進(jìn)行的離子注入基本上相同。在pMIS區(qū)IC中的柵極結(jié)構(gòu)(柵極電極GE3)及其側(cè)壁處的保護(hù)膜9a以及材料膜5用作離子注入阻擋掩模。因此，在離子注入IM3中，沒有雜質(zhì)引入(離子注入)到在n-型阱NWl中的直接在柵極電極GE3下面的區(qū)域以及直接在柵極電極GE3側(cè)壁處的保護(hù)膜9a和材料膜5下面的區(qū)域中。在離子注入頂3中，形成與第三實(shí)施例相同的延伸區(qū)EX3。在離子注入頂3之前或之后，還可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖78中所示，在步驟S8c中去除光刻膠圖案PR3，以及在步驟S9c中進(jìn)一步去除材料膜5。這些步驟與第三實(shí)施例的步驟基本上相同。在本實(shí)施例中，材料膜5的去除工藝(步驟S9c)暴露出保護(hù)膜9a。不必暴露出在·nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁(側(cè)面)。此時(shí)，優(yōu)選在保護(hù)膜9a之上不留存材料膜5。然后，如圖79中所示，在步驟S5d中，在半導(dǎo)體襯底I的主表面(整個(gè)主表面)之上形成(沉積)材料膜6，以便覆蓋具有在其側(cè)壁處形成的保護(hù)膜9a的柵極結(jié)構(gòu)(柵極電極GEl、GE2、GE3和GE4)。本實(shí)施例中材料膜6的形成步驟與第一實(shí)施例中的步驟基本上相同。當(dāng)在本實(shí)施例中形成材料膜6時(shí)，保護(hù)膜9a介于在材料膜6和柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)中的每一個(gè)之間。保護(hù)膜9a和材料膜6的組合用作離子注入頂4中的偏置間隔體，從而材料膜6形成為使得保護(hù)膜9a的厚度(所形成的厚度)和材料膜6的厚度(所形成的厚度)的總厚度對(duì)應(yīng)于用作之后進(jìn)行的離子注入頂4的偏置間隔體的合適厚度(對(duì)應(yīng)于第一實(shí)施例中的厚度T6,例如為大約2nm-5nm)。然后，如圖80所示，在步驟S6d中，在半導(dǎo)體襯底I的主表面(即材料膜6)之上形成與第三實(shí)施例相同的光刻膠圖案PR4，并且然后在步驟S7d中在半導(dǎo)體襯底I上進(jìn)行離子注入頂4。本實(shí)施例的離子注入頂4(步驟S7d)與第三實(shí)施例中所進(jìn)行的離子注入頂4基本上相同。在PMIS區(qū)ID中的柵極結(jié)構(gòu)(柵極電極GE4)及其側(cè)壁處的保護(hù)膜9a以及材料膜6用作離子注入阻擋掩模。因此，在離子注入IM4中，沒有雜質(zhì)引入(離子注入)到直接在n-型阱NW2中的柵極電極GE4下面的區(qū)域以及直接在柵極電極GE4側(cè)壁處的保護(hù)膜9a和材料膜6下面的區(qū)域中。在離子注入頂4中，形成與第三實(shí)施例相同的延伸區(qū)EX4。在離子注入頂4之前或之后，還可以在半導(dǎo)體襯底I上進(jìn)行另一離子注入(例如，暈離子注入)。然后，如圖81中所示，在步驟S8d中去除光刻膠圖案PR4，以及在步驟S9d中進(jìn)一步去除材料膜6。這些步驟與第三實(shí)施例的步驟基本上相同。在本實(shí)施例中，材料膜6的去除工藝(步驟S9d)暴露出保護(hù)膜9a。不必暴露出在nMIS區(qū)IA和IB以及pMIS區(qū)IC和ID中的柵極結(jié)構(gòu)(柵極電極GE1、GE2、GE3和GE4)的側(cè)壁(側(cè)面)。此時(shí)，優(yōu)選在保護(hù)膜9a之上不留存材料膜6。此后，進(jìn)行與第三實(shí)施例相同的工藝，下面將省略對(duì)其的示出和描述。本實(shí)施例也能獲得與第三實(shí)施例相似的效果。在第三實(shí)施例中，在半導(dǎo)體襯底I的包含柵極結(jié)構(gòu)的側(cè)壁和上表面的主表面之上形成保護(hù)膜9。因此，本實(shí)施例與第三實(shí)施例的不同之處在于選擇性地在柵極結(jié)構(gòu)的側(cè)壁之上形成保護(hù)膜9a。將在下面說明由于本實(shí)施例和第三實(shí)施例之間的差異所引起的效果。與第三實(shí)施例相比，本實(shí)施例在離子注入頂1、頂2、IM3和頂4中可以減少待注入進(jìn)半導(dǎo)體襯底I中的雜質(zhì)必須(在P-型阱PWl和PW2以及n-型阱NWl和NW2中的任一個(gè)中)穿過的膜的厚度。這是因?yàn)?，在P-型阱PWl和PW2以及n-型阱NWl和NW2中，保護(hù)膜9不存在于除柵極結(jié)構(gòu)側(cè)壁以外的其它部分中。因此，本實(shí)施例提供了與第三實(shí)施例相比的如下效果容易地控制在離子注入頂1、頂2、頂3和頂4中引入到半導(dǎo)體襯底I (p-型阱PWl和PW2以及n-型阱NWl和NW2)的雜質(zhì)分布、以及增加雜質(zhì)的注入深度的可控性。相對(duì)而言，與本實(shí)施例相比，第三實(shí)施例能減少制造步驟的數(shù)目，并還能減少半導(dǎo)體器件的制造時(shí)間和成本。與第三實(shí)施例類似，本實(shí)施例通過將金屬柵極電極應(yīng)用至柵極電極(此處為柵極電極GE1、GE2、GE3和GE4)并且將高_(dá)k膜(高介電膜)應(yīng)用至柵極絕緣膜Gil、GI2、GI3和GI4而具有更多的效果。這是因?yàn)?，保護(hù)膜9a的形成防止柵極電極和柵極絕緣膜在步驟 S9a、S9b、S9c和S9d中的材料膜3、4、5和6的去除工藝中暴露出。在本實(shí)施例中，保護(hù)膜9a保護(hù)柵極結(jié)構(gòu)(柵極電極)的側(cè)壁(側(cè)面)，而柵極結(jié)構(gòu)(柵極電極)的上表面不具有保護(hù)膜9a，這可能在步驟S9a、S9b、S9c和S9d中的材料膜3、4、5和6的去除工藝中暴露柵極結(jié)構(gòu)的上表面。本實(shí)施例這種效果極好，尤其是在柵極電極(柵極電極GE1、GE2、GE3和GE4中的每個(gè))是由金屬膜(對(duì)應(yīng)于上述金屬膜7)和在金屬膜之上的硅膜(具體為，多晶硅膜、對(duì)應(yīng)于多晶硅膜8)的疊層結(jié)構(gòu)構(gòu)成的金屬柵極電極時(shí)。這是因?yàn)?，?dāng)金屬柵極電極由金屬膜7和多晶硅膜8的疊層膜形成時(shí)，在金屬柵極電極的側(cè)壁處形成的保護(hù)膜9a可以防止在步驟S9a、S9b、S9c和S9d中材料膜3、4、5和6的去除工藝中暴露出金屬膜7。上文中已基于實(shí)施例具體描述了本發(fā)明人做出的發(fā)明，但本發(fā)明不限于此。顯然在不偏離本發(fā)明的情況下，所公開的實(shí)施例可以做出各種修改和變化。本發(fā)明有效地應(yīng)用于半導(dǎo)體器件的制造技術(shù)。
權(quán)利要求
1.一種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件包括在半導(dǎo)體襯底的第一區(qū)中的第一MISFET和在半導(dǎo)體襯底的第二區(qū)中的第二 MISFET，所述制造方法包括以下步驟 (a)制備所述半導(dǎo)體襯底； (b)在所述步驟(a)之后，分別在所述第一區(qū)中的半導(dǎo)體襯底之上形成用于所述第一MISFET的第一柵極結(jié)構(gòu)和在所述第二區(qū)中的半導(dǎo)體襯底之上形成用于所述第二 MISFET的第二柵極結(jié)構(gòu)； (c)在所述步驟(b)之后，在所述半導(dǎo)體襯底之上形成第一材料膜以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)； (d)在所述步驟(C)之后，在所述第一材料膜之上形成覆蓋所述第二區(qū)并暴露出所述第一區(qū)的第一掩模層； (e)在所述步驟(d)之后，利用所述第一掩模層作為離子注入阻擋掩模，在所述第一區(qū) 中的半導(dǎo)體襯底上進(jìn)行第一離子注入； (f)在所述步驟(e)之后，去除所述第一掩模層； (g)在所述步驟(f)之后，去除所述第一材料膜； (h)在所述步驟(g)之后，在所述半導(dǎo)體襯底之上形成第二材料膜以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)； (i)在所述步驟(h)之后，在所述第二材料膜之上形成覆蓋所述第一區(qū)并暴露出所述第二區(qū)的第二掩模層； U)在所述步驟(i)之后，利用所述第二掩模層作為離子注入阻擋掩模，在所述第二區(qū)中的半導(dǎo)體襯底上進(jìn)行第二離子注入； (k)在所述步驟(j)之后，去除所述第二掩模層； 其中所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)中的每一個(gè)包括柵極絕緣膜和在所述柵極絕緣膜之上形成的柵極電極，以及 其中在所述步驟(g)中，暴露出所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(e)中，位于所述第一柵極結(jié)構(gòu)和所述第一柵極結(jié)構(gòu)的側(cè)壁之上的所述第一材料膜作為阻擋離子注入所述第一區(qū)中的半導(dǎo)體襯底的離子注入阻擋掩模， 其中在所述步驟(j)中，位于所述第二柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁之上的所述第二材料膜作為阻擋離子注入所述第二區(qū)中的半導(dǎo)體襯底的離子注入阻擋掩模，以及 其中在所述步驟(g)中，暴露出全部的所述第一柵極結(jié)構(gòu)和全部的所述第二柵極結(jié)構(gòu)。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件的制造方法， 其中所述第一掩模層和所述第二掩模層中的每一個(gè)包括抗蝕劑層。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件的制造方法，進(jìn)一步包括如下步驟 (I)在所述步驟(k)之后，在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁處形成側(cè)壁間隔體；以及 (m)在所述步驟(I)之后，通過離子注入到所述第一區(qū)中的半導(dǎo)體襯底內(nèi)形成用于所述第一 MISFET的源極或漏極的第一半導(dǎo)體區(qū)，以及通過離子注入到所述第二區(qū)中的半導(dǎo)體襯底內(nèi)形成用于所述第二 MISFET的源極或漏極的第二半導(dǎo)體區(qū)。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(g)中，暴露出所述半導(dǎo)體襯底的、待在所述步驟(m)中形成所述第一半導(dǎo)體區(qū)和所述第二半導(dǎo)體區(qū)的區(qū)域。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(e)中，通過所述第一離子注入在所述第一區(qū)內(nèi)的半導(dǎo)體襯底中形成第三半導(dǎo)體區(qū)，所述第三半導(dǎo)體區(qū)具有與所述第一半導(dǎo)體區(qū)相同的導(dǎo)電類型并且具有比所述第一半導(dǎo)體區(qū)低的雜質(zhì)濃度，以及 其中在所述步驟(j)中，通過所述第二離子注入在所述第二區(qū)內(nèi)的半導(dǎo)體襯底中形成第四半導(dǎo)體區(qū)，所述第四半導(dǎo)體區(qū)具有與所述第二半導(dǎo)體區(qū)相同的導(dǎo)電類型并且具有比所述第二半導(dǎo)體區(qū)低的雜質(zhì)濃度。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件的制造方法，其中在所述步驟(g)中，通過濕法刻蝕去除所述第一材料膜。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(f)中，通過灰化或濕法工藝去除所述第一掩模層，以及 其中在所述步驟(k)中，通過灰化或另一濕法工藝去除所述第二掩模層。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件的制造方法， 其中所述第一材料膜包括氮化硅膜，以及 其中在所述步驟(g)中，利用熱磷酸使所述第一材料膜受到濕法刻蝕。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(d)中形成的所述第一材料膜的厚度與在所述步驟(i)中形成的所述第二材料膜的厚度相同。
11.根據(jù)權(quán)利要求I所述的半導(dǎo)體器件的制造方法，包括如下步驟 (Cl)在所述步驟(c)之后和在所述步驟(d)之前，對(duì)所述第一材料膜施加各向同性刻蝕以減薄半導(dǎo)體襯底之上的所述第一材料膜。
12.—種半導(dǎo)體器件的制造方法，所述半導(dǎo)體器件包括在半導(dǎo)體襯底的第一區(qū)中的第一 MISFET和在半導(dǎo)體襯底的第二區(qū)中的第二 MISFET，所述制造方法包括以下步驟 (a)制備所述半導(dǎo)體襯底； (b)在所述步驟(a)之后，分別在所述第一區(qū)中的半導(dǎo)體襯底之上形成用于所述第一MISFET的第一柵極結(jié)構(gòu)和在所述第二區(qū)中的半導(dǎo)體襯底上形成用于所述第二 MISFET的第二柵極結(jié)構(gòu)； (c)在所述步驟(b)之后，在所述半導(dǎo)體襯底之上形成保護(hù)膜以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)； (d)在所述步驟(c)之后，在所述保護(hù)膜之上形成包括與所述保護(hù)膜的材料不同的材料的第一材料膜，以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)； (e)在所述步驟(d)之后，在所述第一材料膜之上形成覆蓋所述第二區(qū)并暴露出所述第一區(qū)的第一掩模層； (f)在所述步驟(e)之后，利用所述第一掩模層作為離子注入阻擋掩模，在所述第一區(qū)中的半導(dǎo)體襯底上進(jìn)行第一離子注入； (g)在所述步驟(f)之后，去除所述第一掩模層；(h)在所述步驟(g)之后，去除所述第一材料膜以留下所述保護(hù)膜； (i)在所述步驟(h)之后，在所述保護(hù)膜之上形成包括與所述保護(hù)膜的材料不同的材料的第二材料膜，以便覆蓋所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)； (j)在所述步驟(i)之后，在所述第一材料膜之上形成覆蓋所述第一區(qū)并暴露出所述第二區(qū)的第二掩模層； (k)在所述步驟(j)之后，利用所述第二掩模層作為另一離子注入阻擋掩模，在所述第二區(qū)中的半導(dǎo)體襯底上進(jìn)行第二離子注入；以及 (I)在所述步驟(k)之后，去除所述第二掩模層； 其中所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)中的每一個(gè)包括柵極絕緣膜和在所述柵極絕緣膜之上形成的柵極電極，以及 其中在所述步驟(h)中，暴露出所述保護(hù)膜，同時(shí)沒有暴露出所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)面。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(h)中，在所述第一材料膜相對(duì)所述保護(hù)膜的刻蝕選擇比為50或更多的刻蝕條件下，使所述第一材料膜受到濕法刻蝕。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(f)中，所述第一柵極結(jié)構(gòu)，以及在所述第一柵極結(jié)構(gòu)側(cè)壁之上的所述保護(hù)膜和所述第一材料膜作為阻擋離子注入到所述第一區(qū)中的半導(dǎo)體襯底內(nèi)的所述離子注入阻擋掩模， 其中在所述步驟(k)中，所述第二柵極結(jié)構(gòu)，以及在所述第二柵極結(jié)構(gòu)側(cè)壁之上的所述保護(hù)膜和所述第二材料膜作為阻擋離子注入到所述第二區(qū)中的半導(dǎo)體襯底內(nèi)的所述離子注入阻擋掩模，以及 其中所述第一材料膜包括氮化硅膜，以及 其中所述保護(hù)膜是氧化硅膜、基于Hf的氧化物膜、基于Zr的氧化物膜、由選自由Al、Ni、W、Co和Ti構(gòu)成的組中的金屬形成的單一金屬膜、或其合金膜。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件的制造方法， 其中在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)中的每一個(gè)中所包含的所述柵極電極是金屬柵極電極。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件的制造方法，進(jìn)一步包括如下步驟 (m)在所述步驟(i)之后，在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁之上形成側(cè)壁間隔體；以及 (η)在所述步驟(m)之后，通過離子注入在所述第一區(qū)內(nèi)的半導(dǎo)體襯底中形成用于所述第一 MISFET的源極或漏極的第一半導(dǎo)體區(qū)，而通過另一離子注入在所述第二區(qū)內(nèi)的半導(dǎo)體襯底中形成用于所述第二 MISFET的源極和漏極的第二半導(dǎo)體區(qū)。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(d)中形成的所述第一材料膜的厚度和在所述步驟(i)中形成的所述第二材料膜的厚度中的每一個(gè)都比在所述步驟(c)中形成的所述保護(hù)膜的厚度大。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體器件的制造方法，進(jìn)一步包括如下步驟 (Cl)在所述步驟(c)之后和在所述步驟(d)之前，通過去除所述保護(hù)膜在其它區(qū)域中的剩余部分，在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁之上留下部分所述保護(hù)膜，其中在所述步驟(d)中，在所述半導(dǎo)體襯底之上形成所述第一材料膜，以便覆蓋在其側(cè)壁處形成有所述保護(hù)膜的所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)，以及 其中在所述步驟(i)中，在所述半導(dǎo)體襯底之上形成所述第二材料膜，以便覆蓋在其側(cè)壁處形成有所述保護(hù)膜的所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)。
19.根據(jù)權(quán)利要求18所述的半導(dǎo)體器件的制造方法， 其中在所述步驟(h)中，所述第一材料膜受到濕法刻蝕，使得在所述第一柵極結(jié)構(gòu)和所述第二柵極結(jié)構(gòu)的側(cè)壁處的所述保護(hù)膜之上沒有留存所述第一材料膜。
全文摘要
本發(fā)明提供了一種半導(dǎo)體器件的制造方法，該制造方法能提高半導(dǎo)體器件性能。使用在柵極電極(GE1、GE2、GE3和GE4)的側(cè)壁之上形成的偏置間隔體對(duì)半導(dǎo)體襯底(1)的nMIS區(qū)(1A和1B)和pMIS區(qū)(1C和1D)施加離子注入，由此形成用于源極和漏極的延伸區(qū)。在這種情況下，使用不同的光刻膠圖案用于nMIS區(qū)(1A和1B)和pMIS區(qū)(1C和1D)中的每一個(gè)，以分別進(jìn)行相應(yīng)的離子注入。每次重新形成光刻膠圖案，偏置間隔體也被重新形成。
文檔編號(hào)H01L21/336GK102738003SQ20121010092
公開日2012年10月17日 申請(qǐng)日期2012年4月5日 優(yōu)先權(quán)日2011年4月5日
發(fā)明者菅野至 申請(qǐng)人:瑞薩電子株式會(huì)社