專利名稱：具有多個(gè)應(yīng)力結(jié)構(gòu)的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，涉及具有多個(gè)應(yīng)力結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
半導(dǎo)體集成電路(IC)經(jīng)歷了快速增長。在IC演進(jìn)的過程中，部件密度(即，每芯片面積互連器件的數(shù)量)普遍增加，同時(shí)幾何尺寸(即，可使用制造工藝制造的最小部件(或線))減小。這種比例縮小通常通過增加生產(chǎn)效率和降低相關(guān)成本來提供優(yōu)勢。這種比例縮小還增加了處理和制造IC的復(fù)雜度，并且對(duì)于將要實(shí)現(xiàn)的這些進(jìn)步，需要IC制造的類似開發(fā)。例如，隨著通過各種技術(shù)節(jié)點(diǎn)比例縮小半導(dǎo)體器件(諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET))，已經(jīng)實(shí)現(xiàn)了應(yīng)變源極/漏極部件(例如，應(yīng)力器件區(qū)域)，以增強(qiáng)載流子遷移率并改進(jìn)器件性能。盡管形成IC器件的應(yīng)力器件(stressor，也稱為應(yīng)激源)區(qū)域的現(xiàn)有方法通常足以應(yīng)對(duì)它們的預(yù)期目的，但它們還不能在所有方面都完全滿足要求。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明提供了一種半導(dǎo)體器件，包括柵極結(jié)構(gòu)，覆蓋半導(dǎo)體襯底的頂面；第一柵極隔離件，設(shè)置在柵極結(jié)構(gòu)的側(cè)壁上并覆蓋襯底的頂面；結(jié)晶半導(dǎo)體材料，覆蓋半導(dǎo)體襯底的頂面并與第一柵極隔離件的側(cè)壁相鄰；第二柵極隔離件，設(shè)置在第一柵極隔離件的側(cè)壁上并覆蓋結(jié)晶半導(dǎo)體材料；第一應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底中；以及第二應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料中，其中，第一應(yīng)力器件區(qū)域與柵極結(jié)構(gòu)的中心線相距第一水平`距離，第二應(yīng)力器件區(qū)域與柵極結(jié)構(gòu)的中心線相距第二水平距離，第二水平距離大于第一水平距離。該半導(dǎo)體器件還包括第一錯(cuò)位，設(shè)置在第一應(yīng)力器件區(qū)域中；以及第二錯(cuò)位，設(shè)置在第二應(yīng)力器件區(qū)域中。該半導(dǎo)體器件還包括第三應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料中；以及第三錯(cuò)位，設(shè)置在第三應(yīng)力器件區(qū)域中。其中，第一錯(cuò)位完全設(shè)置在半導(dǎo)體襯底內(nèi)，以及其中，第二錯(cuò)位設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料內(nèi)。其中，第三錯(cuò)位設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料內(nèi)。其中，第一應(yīng)力器件區(qū)域比第二應(yīng)力器件區(qū)域更深入地設(shè)置在半導(dǎo)體襯底內(nèi)。其中，結(jié)晶半導(dǎo)體材料包括選自由S1、SiP、SiCjP SiCP組成的組中的材料。其中，第一錯(cuò)位延伸到半導(dǎo)體器件的溝道區(qū)域內(nèi)，其中，第二錯(cuò)位不延伸到溝道區(qū)域內(nèi)，以及其中，第二錯(cuò)位設(shè)置在第一柵極隔離件和第二柵極隔離件的下方。此外，還提供了一種半導(dǎo)體器件，包括半導(dǎo)體襯底，具有頂面；柵極結(jié)構(gòu)，設(shè)置在半導(dǎo)體襯底的頂面上；第一柵極隔離件，形成在柵極結(jié)構(gòu)的側(cè)壁上；第一應(yīng)力區(qū)域，設(shè)置在半導(dǎo)體襯底中并與半導(dǎo)體器件的溝道區(qū)域相鄰，第一應(yīng)力區(qū)域包括具有第一夾斷點(diǎn)的第一錯(cuò)位；半導(dǎo)體材料，在半導(dǎo)體器件的源極區(qū)域和漏極區(qū)域中的半導(dǎo)體襯底的頂面上外延(epi)生長，源極區(qū)域和漏極區(qū)域之間限定有溝道區(qū)域；第二柵極隔離件，形成在第一柵極隔離件的側(cè)壁上；以及第二應(yīng)力區(qū)域，設(shè)置在半導(dǎo)體襯底和外延生長的半導(dǎo)體材料中，第二應(yīng)力區(qū)域包括具有第二夾斷點(diǎn)的第二錯(cuò)位。其中，第二錯(cuò)位延伸穿過半導(dǎo)體襯底和外延生長的半導(dǎo)體材料。其中，半導(dǎo)體襯底是絕緣體上超薄體(UTB)硅(SOI)半導(dǎo)體襯底，其中，半導(dǎo)體襯底和外延生長的半導(dǎo)體材料包括選自由硅(Si)和鍺(Ge)組成的組中的材料，以及其中，第一錯(cuò)位和第二錯(cuò)位在溝道區(qū)域的電流流動(dòng)方向上產(chǎn)生拉伸應(yīng)力。其中，第一錯(cuò)位和第二錯(cuò)位形成在111方向上，以及其中，111方向具有大約45至大約65度的角度，角度是相對(duì)于與半導(dǎo)體襯底的頂面平行的軸測量而得的。其中，第一夾斷點(diǎn)以小于大約30納米的深度設(shè)置在半導(dǎo)體襯底中，該深度是從半導(dǎo)體襯底的頂面開始測量而得的，以及其中，第二夾斷點(diǎn)以小于大約30納米的深度設(shè)置在半導(dǎo)體襯底中，該深度是從半導(dǎo)體襯底的頂面開始測量而得的。其中，第一夾斷點(diǎn)和第二夾斷點(diǎn)不設(shè)置在溝道區(qū)域內(nèi)。其中，第一夾斷點(diǎn)被設(shè)置在半導(dǎo)體襯底中在水平方向上距離柵極結(jié)構(gòu)的邊緣大約-10納米到大約10納米的位置。其中，第一應(yīng)力區(qū)域和第二應(yīng)力區(qū)域不延伸到柵極結(jié)構(gòu)的中心線外。其中，第一夾斷點(diǎn)在半導(dǎo)體襯底內(nèi)的深度大于第二夾斷點(diǎn)的深度，第一夾斷點(diǎn)的深度和第二夾斷點(diǎn)的深度是從半導(dǎo)體襯底的頂面開始測量而得的。此外，還提供了 一種制造半導(dǎo)體器件的方法，包括提供具有柵極堆疊件的襯底；在柵極堆疊件的側(cè)壁上形成第一柵極隔離件；形成設(shè)置在襯底中并與半導(dǎo)體器件的溝道區(qū)域相鄰的第一應(yīng)力區(qū)域，第一應(yīng)力區(qū)域包括第一錯(cuò)位；在襯底上外延Gpi)生長半導(dǎo)體材料；在第一柵極隔離件的側(cè)壁和外延生長的半導(dǎo)體材料上形成第二柵極隔離件；以及形成設(shè)置在襯底和外延生長的半導(dǎo)體材料中的第二應(yīng)力區(qū)域，第二應(yīng)力區(qū)域包括第二錯(cuò)位。該方法還包括在形成第一柵極隔離件之前，對(duì)襯底執(zhí)行第一預(yù)非晶非晶注入工藝；以及在形成第二柵極隔離件之前，對(duì)襯底和外延生長的半導(dǎo)體材料執(zhí)行第二預(yù)非晶非晶注入工藝，其中，形成第一應(yīng)力區(qū)域包括在襯底的上方形成第一應(yīng)力膜并對(duì)襯底和第一應(yīng)力膜執(zhí)行第一退火工藝，從而形成第一錯(cuò)位；其中，形成第二應(yīng)力區(qū)域包括在襯底的上方形成第二應(yīng)力膜并對(duì)襯底和第二應(yīng)力膜執(zhí)行第二退火工藝，從而形成第二錯(cuò)位。其中，第一錯(cuò)位完全形成在襯底內(nèi)，其中，第二錯(cuò)位形成在襯底和外延生長的半導(dǎo)體材料內(nèi)，以及其中，執(zhí)行第一預(yù)非晶非晶注入工藝包括向襯底注入硅(Si)或鍺(Ge)注入物并利用大約5KeV至大約50KeV的注入能量和大約1E14原子/cm2至大約5E15原子/cm2的劑量。


當(dāng)閱讀附圖時(shí)，根據(jù)以下詳細(xì)描述更好地理解本公開的一個(gè)或多個(gè)方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有按比例繪制。實(shí)際上，為了討論的清楚，可以任意增加或減小各種部件的尺寸。
圖1是示出根據(jù)本公開各個(gè)方面的形成半導(dǎo)體器件的方法的流程圖。圖2至圖10示出了根據(jù)圖1的方法處于各個(gè)制造階段的半導(dǎo)體器件的一個(gè)實(shí)施例的示意性截面圖。
具體實(shí)施例方式以下公開提供了用于實(shí)施各種實(shí)施例的不同特征的許多不同的實(shí)施例或?qū)嵗?。以下描述部件和配置的具體實(shí)例以簡化本公開。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，以下第一部件形成在第二部件上方的描述可以包括第一和第二部件被形成為直接接觸的實(shí)施例，并且還可以包括可以形成附加部件夾置在第一和第二部件之間使得第一和第二部件沒有直接接觸的實(shí)施例。此外，本公開可以在各個(gè)實(shí)例中重復(fù)參考標(biāo)號(hào)和/或字母。這種重復(fù)是為了簡化和清楚的目的，它們本身并不用于表示所討論的各個(gè)實(shí)施例和/或結(jié)構(gòu)之間的關(guān)系。此外，本文所公開的部件可以以與本文所示示例性實(shí)施例不同的方式進(jìn)行配置、組合或構(gòu)造而不背離本公開的范圍。應(yīng)該理解，本領(lǐng)域的技術(shù)人員能夠得到使本發(fā)明的原則具體化的各種等效物。參照圖1以及圖2至圖10，以下統(tǒng)一描述方法100和半導(dǎo)體器件200。半導(dǎo)體器件200示出了集成電路及其一部分，其可以包括諸如金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)、互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)晶體管、高壓晶體管、和/或高頻晶體管的有源器件、其他適當(dāng)部件、和/或它們的組合。半導(dǎo)體器件200可以附加地包括諸如電阻器、電容器、電感器、和/或熔絲的無源部件。應(yīng)該理解，半導(dǎo)體器件200可以通過MOS技術(shù)處理來形成，因此本文沒有詳細(xì)描述一些工藝。還應(yīng)該理解，可以在半導(dǎo)體器件200中增加附加部件，并且對(duì)于半導(dǎo)體器件200的附加實(shí)施例可以替換或消除以下所描述的一些部件。以下公開將繼續(xù)利用半導(dǎo)體器件200的MOSFET實(shí)例，以示出本公開的各個(gè)實(shí)施例。然而，應(yīng)該理解，除非專門聲明，否則本發(fā)明不應(yīng)限于特定類型的器件。參照圖1，根據(jù)本公開的各個(gè)方面描述用于制造半導(dǎo)體器件的方法100。方法100開始于步驟102，其中，提供襯底。襯底包括柵極堆疊。方法100繼續(xù)到步驟104，其中，對(duì)襯底執(zhí)行第一預(yù)非晶注入(PAI)工藝。方法100繼續(xù)到步驟106，其中，第一柵極隔離件形成在柵極堆疊的側(cè)壁上，并且第一應(yīng)力膜被沉積在襯底上。方法100繼續(xù)到步驟108，其中，對(duì)襯底和第一應(yīng)力膜執(zhí)行第一退火工藝。在第一退火工藝之后，去除第一應(yīng)力膜。方法100繼續(xù)到步驟110，其中，在襯底上外延Gpi)生長半導(dǎo)體材料。外延生長的半導(dǎo)體材料生長在襯底的源極和漏極區(qū)域中。方法100繼續(xù)到步驟112，其中，對(duì)襯底和外延生長的半導(dǎo)體材料執(zhí)行第二預(yù)非晶注入(PAI)工藝。方法100繼續(xù)到步驟114，其中，第二柵極隔離件形成在第一柵極隔離件的側(cè)壁上，第二應(yīng)力膜沉積在襯底上。方法100繼續(xù)到步驟116，其中，對(duì)襯底和第二應(yīng)力膜執(zhí)行第二退火工藝。方法100繼續(xù)到步驟118，并在該步驟中完成制造?？梢栽诜椒?00之前、期間和之后提供附加步驟，并且對(duì)于方法的附加實(shí)施例可以替換或消除以下所描述的一些步驟。以下討論示出了可以根據(jù)圖1的方法100制造的半導(dǎo)體器件200的各個(gè)實(shí)施例。圖2至圖10示出了根據(jù) 圖1的方法100處于各個(gè)制造階段的半導(dǎo)體器件200的一個(gè)實(shí)施例的示意性截面圖。參照圖2，半導(dǎo)體器件200包括襯底210。在本實(shí)施例中，襯底210為包括硅(Si)的超薄體(UTB)絕緣體上半導(dǎo)體(SOI)襯底。例如，UTB襯底可具有大約10至大約30納米的(半導(dǎo)體材料的)厚度。SOI襯底可以使用氧注入隔離(SMOX)、晶片接合和/或其他適當(dāng)方法來制造。襯底210可以包括基本半導(dǎo)體，包括晶體中的硅和/或鍺；化合物半導(dǎo)體，包括碳化硅、砷化鎵、磷化鎵、磷化銦、砷化銦、和/或銻化銦；合金半導(dǎo)體，包括 SiGe、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、和 / 或 GaInAsP ;或者它們的組合。在襯底210為合金半導(dǎo)體的情況下，合金半導(dǎo)體襯底可具有梯度SiGe部件，其中，Si和Ge組成從梯度SiGe部件的一個(gè)位置的一個(gè)比率變?yōu)榱硪晃恢玫牧硪槐嚷?。合金SiGe可以形成在硅襯底的上方，和/或SiGe襯底可以發(fā)生應(yīng)變。襯底210根據(jù)設(shè)計(jì)要求包括各種摻雜區(qū)域(例如，P型阱或n型阱)。摻雜區(qū)域可以摻雜有諸如硼或BF2的p型摻雜物和/或諸如磷或砷的n型摻雜物。摻雜區(qū)域可以直接形成在襯底210上、p阱結(jié)構(gòu)中、n阱結(jié)構(gòu)中、雙阱結(jié)構(gòu)中、或者使用凸起結(jié)構(gòu)。摻雜區(qū)域包括各種有源區(qū)域，諸如被配置用于N型金屬氧化物半導(dǎo)體晶體管(稱為NM0S)的區(qū)域和被配置為用于P型金屬氧化物半導(dǎo)體晶體管(稱為PM0S)的區(qū)域。襯底210可包括隔離區(qū)域以限定和隔離襯底210的各種有源區(qū)域。隔離區(qū)域利用諸如淺溝槽隔離(STI)或硅局部氧化(LOCOS)的隔離技術(shù)，以限定并電隔離各種區(qū)域。隔離區(qū)域包括氧化硅、氮化硅、氮氧化硅、其他適當(dāng)材料或它們的組合。進(jìn)一步參照圖2，襯底210包括絕緣體層212。例如，絕緣體層212可以包括諸如氧化硅、高k電介質(zhì)材料、其他適當(dāng)電介質(zhì)材料或它們的組合的材料。高k電介質(zhì)材料的實(shí)例Hf02、HfSi0、HfSi0N、HfTa0、HfTi0、HfZr0、氧化鋯、氧化鋁、二氧化鉿-氧化鋁(HfO2-Al2O3)合金、其他適當(dāng)?shù)母遦電介質(zhì)材料、和/或它們的組合。襯底210進(jìn)一步包括柵極結(jié)構(gòu)220。柵極結(jié)構(gòu)220包括各種柵極材料層。在本實(shí)施例中，柵極結(jié)構(gòu)220包括柵極堆疊222 (也稱為柵電極)和柵極電介質(zhì)224。柵極結(jié)構(gòu)220具有將柵極結(jié)構(gòu)220分為兩個(gè)基本相等的半邊的中心線226。柵極結(jié) 構(gòu)220分離半導(dǎo)體器件200的源極和漏極(S/D)區(qū)域228。S/D區(qū)域228在它們之間限定區(qū)域230。柵極堆疊222在襯底210的上方形成為適當(dāng)厚度。在一個(gè)實(shí)例中，柵極堆疊222為多結(jié)晶硅(或多晶硅)層。多晶硅層可以針對(duì)適當(dāng)?shù)膶?dǎo)電性進(jìn)行摻雜?？蛇x地，例如，如果將形成虛擬柵極并且稍后通過柵極替換工藝來替換，則多晶硅不需要摻雜。在另一實(shí)例中，柵極堆疊222為具有適當(dāng)功函數(shù)的導(dǎo)電層，因此，柵極堆疊222還可以被稱為功函數(shù)層。功函數(shù)層包括適當(dāng)?shù)牟牧?，使得該層可以進(jìn)行調(diào)整以具有適當(dāng)?shù)墓瘮?shù)來用于增強(qiáng)器件的性能。例如，如果預(yù)期PMOS器件的P型功函數(shù)金屬(P金屬)，則可以使用TiN或TaN。另一方面，如果預(yù)期NMOS器件的N型功函數(shù)金屬(N金屬)，則可以使用Ta、TiAl、TiAlN、或TaCN。功函數(shù)層可以包括摻雜的導(dǎo)電氧化物材料。柵極堆疊222可以包括其他導(dǎo)電材料，諸如鋁、銅、鎢、金屬合金、金屬硅化物、其他適當(dāng)材料、和/或它們的組合。柵極堆疊222可以包括多層。例如，在柵極堆疊222包括功函數(shù)層的情況下，可以在功函數(shù)層的上方形成另一導(dǎo)電層。柵極堆疊222通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD(HDPCVD)、噴鍍、其他適當(dāng)方法、和/或它們的組合來形成。參照圖3，對(duì)襯底210執(zhí)行第一預(yù)非晶注入(PAI)工藝232。第一 PAI工藝232注入襯底210，破壞襯底210的柵格結(jié)構(gòu)并形成第一非晶區(qū)域234。在本實(shí)施例中，第一非晶區(qū)域234形成在半導(dǎo)體器件200的S/D區(qū)域228中并且不延伸到柵極結(jié)構(gòu)220的中心線226之外。第一非晶區(qū)域234具有從襯底210的頂面開始測量的深度236作為最大深度。根據(jù)設(shè)計(jì)規(guī)則形成第一非晶深度236。第一非晶深度236可以在大約10至大約150納米的范圍內(nèi)。在本實(shí)施例中，由于襯底210為UTB SOI襯底，所以第一非晶深度236小于大約30納米。例如，通過控制注入角度、注入能量、注入物質(zhì)和/或注入劑量，可以調(diào)整第一 PAI工藝232。第一 PAI工藝232向襯底210注入硅(Si)或鍺(Ge)?？蛇x地，第一 PAI工藝232可以利用其他注入物質(zhì)，注入Ar、Xe、BF2、As、In、其他適當(dāng)?shù)淖⑷胛镔|(zhì)或它們的組合。在本實(shí)施例中，根據(jù)注入溫度，第一 PAI工藝232以大約IOKeV至大約60KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量來注入Si或Ge。較低的注入溫度將增強(qiáng)注入非晶效率。注入溫度可以為范圍在大約-100°C至大約30°C之間的任何溫度。例如，注入溫度可以為范圍在大約20°C至大約30°C之內(nèi)的室溫，或者注入溫度可以為范圍在大約-100°C至大約_60°C之間的制冷溫度。注入角度的范圍例如可以在大約0度至大約20度之間。注入角度是通過可以阻擋/妨礙第一 PAI工藝232的相鄰結(jié)構(gòu)的接近度來限制的。根據(jù)設(shè)計(jì)規(guī)則和上述調(diào)整變量，第一 PAI工藝232可以包括多個(gè)注入步驟。例如，第一PAI工藝232可包括兩個(gè)步驟工藝，其中，第一步驟包括利用大約25KeV至大約40KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量，以及第二步驟包括利用大約IOKeV至大約40KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量。圖樣化光刻膠層可用于限定形成第一非晶區(qū)域234的位置并保護(hù)半導(dǎo)體器件200的其他區(qū)域不受注入損壞。例如，圖樣化光刻膠層被圖樣化，使其向第一 PAI工藝232露出S/D區(qū)域228 (形成第一非晶區(qū)域234)，同時(shí)保護(hù)柵極結(jié)構(gòu)220 (和半導(dǎo)體器件200的其他部分)免受第一 PAI工藝232的影響?？蛇x地，圖樣化硬掩模層(諸如SiN或SiON層)被用于限定第一非晶區(qū)域234。圖樣化光刻膠層或圖樣化硬掩模層可以為當(dāng)前制造工藝的一部分(例如，LDD或源極/漏極形成)，從而使成本最少，因?yàn)閷?duì)于第一 PAI工藝232來說不需要附加光刻膠層或硬掩模。參照圖4，第一柵極隔離件238形成在柵極堆疊222的側(cè)壁上。第一柵極隔離件238通過任何適當(dāng)?shù)墓に囋谝r底210的上方形成為任何適當(dāng)?shù)暮穸?。第一柵極隔離件238包括電介質(zhì)材料，諸如氮化 硅、氧化硅、氮氧化硅、其他適當(dāng)材料、和/或它們的組合。第一柵極隔離件238可用于補(bǔ)償后續(xù)形成的摻雜區(qū)域，諸如重?fù)诫s源極/漏極區(qū)域。第一應(yīng)力膜240沉積在襯底210的上方。第一應(yīng)力膜240可通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD(HDPCVD)、噴鍍、其他適當(dāng)方法、和/或它們的組合來形成。第一應(yīng)力膜240可包括電介質(zhì)材料，諸如氮化硅、氧化硅、氮氧化硅、其他適當(dāng)材料、和/或它們的組合。第一應(yīng)力膜240被用于在后續(xù)第一退火工藝242 (使第一非晶區(qū)域234結(jié)晶)中提供應(yīng)力。參照圖5，對(duì)襯底210執(zhí)行第一退火工藝242。第一退火工藝242使得第一非晶區(qū)域234結(jié)晶，形成第一應(yīng)力器件區(qū)域244。該工藝通常被稱為固相外延(SPE，solid-phaseepitaxy)，因此，第一應(yīng)力器件區(qū)域244可以被稱為外延區(qū)域。第一退火工藝242為快速熱退火(RTA)工藝或毫秒熱退火(MSA)工藝(例如，毫秒激光熱退火工藝)。第一退火工藝242可包括長距離預(yù)熱，其使得末端(EOR)缺陷最小甚至消除。長距離預(yù)熱可以以大約500°C至大約800°C的溫度來執(zhí)行。長距離預(yù)熱可以執(zhí)行大約10至大約300秒。第一退火工藝242以大約500°C至大約1400°C的溫度來執(zhí)行。此外，根據(jù)退火工藝的類型和所利用的溫度，第一退火工藝242可以執(zhí)行大約I毫秒至大約300秒。在本實(shí)施例中，第一退火工藝242為RTA工藝，利用大約950°C至大約1050°C的溫度并執(zhí)行大約3毫秒至大約5秒。在一個(gè)實(shí)施例中，第一退火工藝242為MSA工藝，利用達(dá)到大約1400°C的Si熔點(diǎn)的溫度并執(zhí)行幾毫秒或者小于例如大約0. 8毫秒至大約100毫秒。在第一退火工藝242期間，隨著襯底210的結(jié)晶，在第一應(yīng)力器件區(qū)域244中形成第一錯(cuò)位246。第一錯(cuò)位246可以形成在例如111方向上。111方向具有大約45至大約65度的角，相對(duì)于與襯底210的頂面平行的軸測量該角。在本實(shí)施例中，第一錯(cuò)位246具有大約55度角的111方向，相對(duì)于與襯底210的頂面平行的軸測量該角。第一錯(cuò)位246在第一夾斷點(diǎn)248處開始形成。在本實(shí)施例中，第一夾斷點(diǎn)248以大約10至大約30納米的深度形成在第一應(yīng)力器件區(qū)域244中，從襯底210的頂面開始測量該深度。第一夾斷點(diǎn)248具有水平緩沖dl和垂直緩沖d2。根據(jù)設(shè)置規(guī)則形成水平緩沖dl和垂直緩沖d2，并且作為第一退火工藝242的功能。例如，第一夾斷點(diǎn)248具有大約I至大約10納米的水平緩沖dl以及 大約I至大約20納米的垂直緩沖d2。在又一實(shí)例中，可以形成第一夾斷點(diǎn)248，使得它們在水平方向上從柵極邊緣開始大約-10至大約10納米進(jìn)行設(shè)置。換句話說，可以形成第一夾斷點(diǎn)248，使得它們從大約-10至大約10納米設(shè)置在溝道區(qū)域230內(nèi)或者溝道區(qū)域230外。在本實(shí)施例中，第一夾斷點(diǎn)248具有大約5納米的水平緩沖dl、大約5納米的垂直緩沖，并以小于大約30納米的深度(從襯底210的頂面開始測量深度)形成，并且被形成為使得它們在水平方向上從柵極邊緣開始大約5納米進(jìn)行設(shè)置。參照圖6，從襯底210中去除第一應(yīng)力膜240。第一應(yīng)力膜240可以通過任何適當(dāng)?shù)墓に噥砣コ＠?，可以通過傳統(tǒng)的蝕刻工藝去除第一應(yīng)力膜240。可通過使用磷酸或氫氟酸的濕蝕刻或者通過使用適當(dāng)蝕刻劑的干蝕刻來執(zhí)行傳統(tǒng)的蝕刻工藝。仍然參照圖6，半導(dǎo)體材料250沉積在半導(dǎo)體器件200的S/D區(qū)域228中的襯底210的上方。半導(dǎo)體材料250可以通過適當(dāng)?shù)墓に噥沓练e，諸如外延附生或外延Gpi)工藝。外延工藝可以包括CVD沉積技術(shù)(例如，氣相外延(VPE)和/或超高真空CVD (UHV-CVD))、分子束外延、和/或其他適當(dāng)?shù)墓に?。外延工藝可以使用氣體和/或液體前體，其與襯底210的組成(例如，硅)進(jìn)行反應(yīng)。半導(dǎo)體材料250可以包括S1、SiP、SiC、SiCP、它們的組合、或者任何其他適當(dāng)?shù)陌雽?dǎo)體材料。參照圖7，對(duì)襯底210執(zhí)行第二預(yù)非晶化注入(PAI)工藝252。第二 PAI工藝252注入襯底210，破壞襯底210的柵格結(jié)構(gòu)并形成第二非晶區(qū)域254。在本實(shí)施例中，第二非晶區(qū)域254形成在半導(dǎo)體器件200的S/D區(qū)域228中并且不延伸到柵極結(jié)構(gòu)220的中心線226之外。此外，第二非晶區(qū)域254形成在第一應(yīng)力器件區(qū)域244的一部分中。第二非晶區(qū)域254的形成可以部分或完全消除延伸到第二非晶區(qū)域254內(nèi)的第一錯(cuò)位246。第二非晶區(qū)域254具有深度256。根據(jù)設(shè)計(jì)規(guī)則形成第二非晶深度256。第二非晶深度256的范圍可以在大約10至大約30納米之內(nèi)。在本實(shí)施例中，由于襯底210為UTB SOI襯底，所以第二非晶深度256小于大約30納米?？梢酝ㄟ^第二 PAI工藝252注入能量、注入物質(zhì)、和/或注入劑量來控制第二非晶深度256。第二 PAI工藝252向襯底210注入硅(Si)或鍺(Ge)?？蛇x地，第二 PAI工藝252可以利用其他注入物質(zhì)，諸如Ar、Xe、BF2, As、In、其他適當(dāng)?shù)淖⑷胛镔|(zhì)或它們的組合。在本實(shí)施例中，根據(jù)注入溫度，第二 PAI工藝252以大約IOKeV至大約60KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量來注入Si或Ge。較低的注入溫度將增強(qiáng)注入非晶效率。注入溫度可以為范圍在大約-100°C至大約30°C之間的任何溫度。例如，注入溫度可以為范圍在大約20°C至大約30°C之內(nèi)的室溫，或者注入溫度可以為范圍在大約-100°C至大約_60°C之間的制冷溫度。例如，注入角度的范圍可以在大約0度至大約20度之間。注入角度可通過可以阻擋/妨礙第二 PAI工藝252的相鄰結(jié)構(gòu)的接近度來限定。根據(jù)設(shè)計(jì)規(guī)則和上述調(diào)整變量，第二 PAI工藝252可以包括多個(gè)注入步驟。例如，第二PAI工藝252可包括兩個(gè)步驟工藝，其中，第一步驟包括利用大約25KeV至大約40KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量，以及第二步驟包括利用大約IOKeV至大約40KeV的注入能量以及大約1E14原子/cm2至大約5E15原子/cm2的劑量。圖樣化光刻膠層可用于限定形成第二非晶區(qū)域254的位置并保護(hù)半導(dǎo)體器件200的其他區(qū)域不受注入損壞。例如，圖樣化光刻膠層被圖樣化，使其向第二 PAI工藝252露出S/D區(qū)域228 (形成第二非晶區(qū)域244)，同時(shí)保護(hù)柵極結(jié)構(gòu)220 (和半導(dǎo)體器件200的其他部分)免受第二 PAI工藝252的影響?？蛇x地，圖樣化硬掩模層(諸如SiN或SiON層)被用于限定第二非晶區(qū)域254。圖樣化光刻膠層或圖樣化硬掩模層可以為當(dāng)前制造工藝的一部分(例如，LDD或源極/漏極形成)，從而使成本最少，因?yàn)閷?duì)于第二 PAI工藝252來說不需要附加光刻膠層或硬掩模。在本實(shí)施例中，第一 PAI工藝232基本上類似于第二 PAI工藝252。在可選實(shí)施例中，第一 PAI工藝232不同于第二 PAI工藝252。參照圖8，第二柵極隔離件258形成在第一柵極隔離件238的側(cè)壁上。第二柵極隔離件258通過任何適當(dāng)?shù)墓に囋谕庋由L半導(dǎo)體材料的上方形成為任何適當(dāng)?shù)暮穸?。第二柵極隔離件258包括電介質(zhì)材料，諸如氮化硅、氧化硅、氮氧化硅、其他適當(dāng)材料、和/或它們的組合。第二應(yīng)力膜260沉積在襯底210的上方。第二應(yīng)力膜260可通過化學(xué)氣相沉積(CVD)、物理氣相沉積(PVD)、原子層沉積(ALD)、高密度等離子體CVD (HDPCVD)、噴鍍、其他適當(dāng)方法、和/或它們的組合來形成。第二應(yīng)力膜260可包括電介質(zhì)材料，諸如氮化硅、氧化硅、氮氧化硅、其他適當(dāng)材料、和/或它們的組合。第二應(yīng)力膜260被用于在后續(xù)第二退火工藝262 (使第二非晶區(qū)域254結(jié)晶)中提供應(yīng)力。

參照圖9，對(duì)襯底210和第二應(yīng)力膜260執(zhí)行第二退火工藝262。第二退火工藝262使得第二非晶區(qū)域254結(jié)晶，形成第二應(yīng)力器件區(qū)域264。該工藝通常被稱為固相外延(SPE)，因此，第二應(yīng)力器件區(qū)域264可以被稱為外延區(qū)域。第二退火工藝262為快速熱退火(RTA)工藝或毫秒熱退火(MSA)工藝(例如，毫秒激光熱退火工藝)。第二退火工藝262可包括長距離預(yù)熱，其使得末端(EOR)缺陷最小甚至消除。長距離預(yù)熱可以以大約500°C至大約800°C的溫度來執(zhí)行。長距離預(yù)熱可以執(zhí)行大約10至大約300秒。第二退火工藝262以大約500°C至大約1400°C的溫度來執(zhí)行。此外，根據(jù)退火工藝的類型和所利用的溫度，第二退火工藝262可以執(zhí)行大約I毫秒至大約300秒。在本實(shí)施例中，第二退火工藝262為RTA工藝，利用大約950°C至大約1050°C的溫度并執(zhí)行大約3毫秒至大約5秒。在一個(gè)實(shí)施例中，第二退火工藝262為MSA工藝，利用達(dá)到大約1400°C的Si熔點(diǎn)的溫度并執(zhí)行幾毫秒或者小于例如大約0. 8毫秒至大約100毫秒。在本實(shí)施例中，第一退火工藝242基本上類似于第二退火工藝262。在可選實(shí)施例中，第一退火工藝242不同于第二退火工藝262。
在第二退火工藝262期間，隨著襯底210的結(jié)晶，在第二應(yīng)力器件區(qū)域264中形成第二錯(cuò)位266。此外，隨著襯底210的結(jié)晶，重新形成第一錯(cuò)位246中可延伸到第二應(yīng)力器件區(qū)域264內(nèi)的部分。換句話說，第一錯(cuò)位246可以從第一應(yīng)力區(qū)域252延伸穿過第二應(yīng)力器件區(qū)域264并在第二退火工藝262期間重新形成。第一錯(cuò)位246的重新形成將第一錯(cuò)位246中在第一應(yīng)力器件區(qū)域244內(nèi)的部分用作晶種。因此，在襯底210內(nèi)存在多個(gè)錯(cuò)位。例如，第二錯(cuò)位可以形成在111方向上。111方向具有大約45至大約65度的角，相對(duì)于與襯底210的頂面平行的軸測量該角。在本實(shí)施例中，第二錯(cuò)位266具有大約55度角的111方向，相對(duì)于與襯底210的頂面平行的軸測量該角?？梢孕纬傻诙e(cuò)位266，使得它們基本上平行于第一錯(cuò)位246。此外，可以形成第二錯(cuò)位266，使得它們延伸穿過外延生長的半導(dǎo)體材料250。第二錯(cuò)位266在第二夾斷點(diǎn)268處開始形成。第二夾斷點(diǎn)268以大約10至大約30納米的深度形成在第二應(yīng)力器件區(qū)域264中，從襯底210的頂面開始測量該深度。第二夾斷點(diǎn)268具有水平緩沖d3和垂直緩沖d4。根據(jù)設(shè)置規(guī)則形成水平緩沖d3和垂直緩沖d4，并且作為第二退火工藝262的功能。例如，第二夾斷點(diǎn)268具有大約I至大約10納米的水平緩沖d3以及大約I至大約20納米的垂直緩沖d4。在本實(shí)施例中，第二夾斷點(diǎn)268具有大約5納米的水平緩沖d3、大約5納米的垂直緩沖d4，并以小于大約30納米的深度，從襯底210的頂面開始測量該深度。此外，如圖所示，第一應(yīng)力器件區(qū)域224具有從柵極結(jié)構(gòu)220的中心線226開始測量的第一水平距離d5，而第二應(yīng)力器件區(qū)域264具有從柵極結(jié)構(gòu)220的中心線226開始測量的第二水平距離d6。第二水平距離d6大于第一水平距離d5。參照圖10，從襯底210中去除第二應(yīng)力膜260。第二應(yīng)力膜260可以通過任何適當(dāng)?shù)墓に噥砣コ?。例如，可以通過傳統(tǒng)的蝕刻工藝去除第二應(yīng)力膜260?？赏ㄟ^使用磷酸或氫氟酸的濕蝕刻或者通過使用適當(dāng)蝕刻劑的干蝕刻來執(zhí)行傳統(tǒng)的蝕刻工藝。方法100的前述實(shí)施例可以進(jìn)一步包括附加的類似工藝步驟，以形成附加的n個(gè)應(yīng)力區(qū)域和附加的n個(gè)錯(cuò)位270。根據(jù)所公開的實(shí)施例，`形成(應(yīng)力區(qū)域內(nèi)的)多個(gè)錯(cuò)位的優(yōu)點(diǎn)在于，錯(cuò)位能夠連續(xù)形成在有源區(qū)域(例如，源極/漏極)內(nèi)并在溝道區(qū)域中引起應(yīng)力(例如，拉伸應(yīng)力或壓縮應(yīng)力)，從而在溝道區(qū)域內(nèi)的電流流動(dòng)方向上提高載流子遷移率。此外，根據(jù)所公開的實(shí)施例，多個(gè)錯(cuò)位的形成具有利用外延生長半導(dǎo)體材料以在溝道區(qū)域中引入附加應(yīng)力的附加優(yōu)點(diǎn)。附加優(yōu)點(diǎn)在于，可以在當(dāng)前的制造工藝中容易地實(shí)施所公開實(shí)施例的方法。因此，所公開的實(shí)施例提供了在溝道區(qū)域中增加應(yīng)力以提高載流子遷移率而不對(duì)制造工藝和/或器件增加顯著的成本。應(yīng)該理解，不同的實(shí)施例可以具有不同的優(yōu)點(diǎn)，并且對(duì)任何實(shí)施例不是必須要求特定優(yōu)點(diǎn)。可對(duì)半導(dǎo)體器件200進(jìn)行進(jìn)一步的MOS技術(shù)處理以形成各種部件。例如，可以進(jìn)行方法100以形成接觸部件，諸如硅化物區(qū)域。接觸部件包括硅化物材料，諸如硅化鎳(NiSi)、硅化鎳鉬(NiPtSi)、硅化鎳鉬鍺(NiPtGeSi)、硅化鎳鍺(NiGeSi)、硅化鐿(YbSi)、硅化鉬(PtSi)、硅化銥(IrSi)、硅化鉺(ErSi)、硅化鈷(CoSi)、其他適當(dāng)?shù)膶?dǎo)電材料、和/或它們的組合。接觸部件可通過包括以下處理來形成沉積金屬層；退火金屬層，使得金屬層能夠與硅反應(yīng)以形成硅化物；然后去除未反應(yīng)的金屬層。層間電介質(zhì)(ILD)層可以進(jìn)一步形成在襯底210上，并且向襯底進(jìn)一步應(yīng)用化學(xué)機(jī)械拋光(CMP)工藝以平面化襯底。此夕卜，可以在形成ILD層之前在柵極結(jié)構(gòu)220的頂部上形成接觸蝕刻停止層(CESL)。在一個(gè)實(shí)施例中，柵極堆疊222在最終器件中保留多晶體管。在另一實(shí)施例中，執(zhí)行柵極替換工藝(或后柵極工藝)，其中，用金屬柵極替換多晶硅柵極堆疊222。例如，金屬柵極可以替換柵極結(jié)構(gòu)220的柵極堆疊(即，多晶硅柵極堆疊)。金屬柵極包括襯墊層、功函數(shù)層、導(dǎo)電層、金屬柵極層、填充層、其他適當(dāng)?shù)膶?、?或它們的組合。各種層包括任何適當(dāng)?shù)牟牧希T如鋁、銅、鎢、鈦、鉭、鉭鋁、氮化鉭鋁、氮化鈦、氮化鉭、硅化鎳、硅化鈷、銀、TaC, TaSiN, TaCN、TiAl、TiAIN、WN、金屬合金、其他適當(dāng)?shù)牟牧稀⒑?或它們的組合。后續(xù)處理可進(jìn)一步在襯底210上形成各種接觸/通孔/線和多層互連部件(例如，金屬層和層間電介質(zhì))，被配置為連接半導(dǎo)體器件200的各種部件或結(jié)構(gòu)。附加部件可以向器件提供電互連。例如，多層互連件包括諸如傳統(tǒng)通孔或接觸的垂直互連件以及諸如金屬線的水平互連件。各種互連部件可以實(shí)施各種導(dǎo)電材料，包括銅、鎢和/或硅化物。在一個(gè)實(shí)例中，鑲嵌和/或雙鑲嵌工藝用于形成銅相關(guān)多層互連結(jié)構(gòu)。所公開的半導(dǎo)體器件200可以用于各種應(yīng)用，諸如數(shù)字電路、成像傳感器件、異質(zhì)(hetero)半導(dǎo)體、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)單元、單電子晶體管(SET)、和/或其他微電子器件(在本文統(tǒng)稱為微電子器件)。當(dāng)然，本公開的各個(gè)方面還可應(yīng)用于和/或容易用于其他類型的晶體管，包括單柵極晶體管、雙柵極晶體管和其他多柵極晶體管，并且可以在許多不同的應(yīng)用中使用，包括傳感器單元、存儲(chǔ)單元、邏輯單元和其他單元。因此，提供了一種半導(dǎo)體器件。該示例性半導(dǎo)體器件包括柵極結(jié)構(gòu)，覆蓋半導(dǎo)體襯底的頂面；以及第一柵極隔離件，設(shè)置在柵極結(jié)構(gòu)的側(cè)壁上并覆蓋襯底的頂面。半導(dǎo)體器件還包括結(jié)晶半導(dǎo)體材料， 其覆蓋半導(dǎo)體襯底的頂面并與第一柵極隔離件的側(cè)壁相鄰。半導(dǎo)體器件還包括第二柵極隔離件，其設(shè)置在第一柵極隔離件的側(cè)壁上并覆蓋結(jié)晶半導(dǎo)體材料。半導(dǎo)體器件還包括第一應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底中；以及第二應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料中。第一應(yīng)力器件區(qū)域與柵極結(jié)構(gòu)的中心線相距第一水平距離，第二應(yīng)力器件區(qū)域與柵極結(jié)構(gòu)的中心線相距第二水平距離，第二水平距離大于第一水平距離。在一些實(shí)施例中，半導(dǎo)體器件還包括第一錯(cuò)位，設(shè)置在第一應(yīng)力器件區(qū)域中；以及第二錯(cuò)位，設(shè)置在第二應(yīng)力器件區(qū)域中。在特定實(shí)施例中，半導(dǎo)體器件還包括第三應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料中；以及第三錯(cuò)位，設(shè)置在第三應(yīng)力器件區(qū)域中。在一些實(shí)施例中，第一錯(cuò)位完全設(shè)置在半導(dǎo)體襯底內(nèi)，并且第二錯(cuò)位設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料內(nèi)。在各種實(shí)施例中，第三錯(cuò)位設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料內(nèi)。在特定實(shí)施例中，第一應(yīng)力器件區(qū)域比第二應(yīng)力器件區(qū)域更深入地設(shè)置在半導(dǎo)體襯底內(nèi)。在又一些實(shí)施例中，結(jié)晶半導(dǎo)體材料包括從由S1、SiP、SiC和SiCP組成的組中所選擇的材料。在一些實(shí)施例中，第一錯(cuò)位延伸到半導(dǎo)體器件的溝道區(qū)域內(nèi)，第二錯(cuò)位不延伸到溝道區(qū)域內(nèi)，并且第二錯(cuò)位設(shè)置在第一和第二柵極隔離件的下方。還提供了半導(dǎo)體器件的可選實(shí)施例。示例性半導(dǎo)體器件包括半導(dǎo)體襯底，具有頂面；以及柵極結(jié)構(gòu)，設(shè)置在半導(dǎo)體襯底的頂面上。半導(dǎo)體器件還包括形成在柵極結(jié)構(gòu)的側(cè)壁上的第一柵極隔離件。半導(dǎo)體器件還包括第一應(yīng)力區(qū)域，設(shè)置在半導(dǎo)體襯底中并與半導(dǎo)體器件的溝道區(qū)域相鄰，第一應(yīng)力區(qū)域包括具有第一夾斷點(diǎn)的第一錯(cuò)位。半導(dǎo)體器件還包括半導(dǎo)體材料，在半導(dǎo)體器件的源極和漏極區(qū)域中的半導(dǎo)體襯底的頂面上外延Gpi)生長，源極和漏極區(qū)域在它們之間限定溝道區(qū)域。半導(dǎo)體器件還包括第二柵極隔離件，形成在第一柵極隔離件的側(cè)壁上；以及第二應(yīng)力區(qū)域，設(shè)置在半導(dǎo)體襯底和外延生長的半導(dǎo)體材料中，第二應(yīng)力區(qū)域包括具有第二夾斷點(diǎn)的第二錯(cuò)位。在一些實(shí)施例中，第二錯(cuò)位延伸穿過半導(dǎo)體襯底和外延生長的半導(dǎo)體材料。在特定實(shí)施例中，半導(dǎo)體襯底是超薄體(UTB)絕緣體上硅(SOI)半導(dǎo)體襯底，半導(dǎo)體襯底和外延生長的半導(dǎo)體材料包括從由硅(Si)和鍺(Ge)組成的組中所選擇的材料，并且第一和第二錯(cuò)位在溝道區(qū)域的電流流動(dòng)方向上引起拉伸應(yīng)力。在各種實(shí)施例中，第一錯(cuò)位和第二錯(cuò)位形成在111方向上，111方向具有大約45至大約65度的角度，相對(duì)于與半導(dǎo)體襯底的頂面平行的軸測量角度。在又一些實(shí)施例中，第一夾斷點(diǎn)以小于大約30納米的深度設(shè)置在半導(dǎo)體襯底中，從半導(dǎo)體襯底的頂面開始測量該深度，并且第二夾斷點(diǎn)以小于大約30納米的深度設(shè)置在半導(dǎo)體襯底中，從半導(dǎo)體襯底的頂面開始測量該深度。在一些實(shí)施例中，第一夾斷點(diǎn)和第二夾斷點(diǎn)不設(shè)置在溝道區(qū)域內(nèi)。在特定實(shí)施例中，從水平方向上柵極結(jié)構(gòu)的邊緣開始大約-10納米到大約10納米，第一夾斷點(diǎn)設(shè)置在半導(dǎo)體襯底中。在各個(gè)實(shí)施例中，第一應(yīng)力區(qū)域和第二應(yīng)力區(qū)域不延伸到柵極結(jié)構(gòu)的中心線外。在又一些實(shí)施例中，第一夾斷點(diǎn)具有半導(dǎo)體襯底內(nèi)的深度，其大于第二夾斷點(diǎn)的深度，從半導(dǎo)體襯底的頂面開始測量深度。還提供了制造半導(dǎo)體器件的方法。示例性方法包括提供具有柵極堆疊的襯底；以及在柵極堆疊的側(cè)壁上形成第一柵極隔離件。該方法還包括形成設(shè)置在襯底中并與半導(dǎo)體器件的溝道區(qū)域相鄰的第一應(yīng)力區(qū)域，第一應(yīng)力區(qū)域包括第一錯(cuò)位。該方法還包括在襯底上外延(epi)生長半導(dǎo)體材料。該方法還包括在第一柵極隔離件的側(cè)壁和外延生長的半導(dǎo)體材料上形成第二柵極隔離件；以及形成設(shè)置在襯底和外延生長的半導(dǎo)體材料中的第二應(yīng)力區(qū)域，第二應(yīng)力區(qū)域包括第二錯(cuò)位。在一些實(shí)施例中 ，該方法還包括在形成第一柵極隔離件之前，對(duì)襯底執(zhí)行第一預(yù)非晶注入工藝；以及在形成第二柵極隔離件之前，對(duì)襯底和外延生長的半導(dǎo)體材料執(zhí)行第二預(yù)非晶注入工藝。形成第一應(yīng)力區(qū)域包括在襯底的上方形成第一應(yīng)力膜并對(duì)襯底和第一應(yīng)力膜執(zhí)行第一退火工藝，使得形成第一錯(cuò)位。形成第二應(yīng)力區(qū)域包括在襯底的上方形成第二應(yīng)力膜并對(duì)襯底和第二應(yīng)力膜執(zhí)行第二退火工藝，使得形成第二錯(cuò)位。在各個(gè)實(shí)施例中，第一錯(cuò)位完全形成在襯底內(nèi)，第二錯(cuò)位形成在襯底和外延生長的半導(dǎo)體材料內(nèi)，并且執(zhí)行第一預(yù)非晶注入工藝包括向襯底注入硅(Si)或鍺(Ge)注入物并利用大約5KeV至大約50KeV的注入能量和大約1E14原子/cm2至大約5E15原子/cm2的劑量。前面概述了多個(gè)實(shí)施例的特征，使得本領(lǐng)域的技術(shù)人員可以更好地理解本公開的各個(gè)方面。本領(lǐng)域的技術(shù)人員應(yīng)該意識(shí)到，他們可以容易地將本公開用作用于設(shè)計(jì)或修改用于執(zhí)行與本文引入實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)的基礎(chǔ)。本領(lǐng)域的技術(shù)人員還應(yīng)該意識(shí)到，這種等效構(gòu)造不背離本公開的精神和范圍，并且他們可以進(jìn)行各種改變、替換和修改而不背離本公開的精神和范圍。
權(quán)利要求
1.一種半導(dǎo)體器件，包括 柵極結(jié)構(gòu)，覆蓋半導(dǎo)體襯底的頂面； 第一柵極隔離件，設(shè)置在所述柵極結(jié)構(gòu)的側(cè)壁上并覆蓋所述襯底的頂面； 結(jié)晶半導(dǎo)體材料，覆蓋所述半導(dǎo)體襯底的頂面并與所述第一柵極隔離件的側(cè)壁相鄰； 第二柵極隔離件，設(shè)置在所述第一柵極隔離件的側(cè)壁上并覆蓋所述結(jié)晶半導(dǎo)體材料； 第一應(yīng)力器件區(qū)域，設(shè)置在所述半導(dǎo)體襯底中；以及 第二應(yīng)力器件區(qū)域，設(shè)置在所述半導(dǎo)體襯底和所述結(jié)晶半導(dǎo)體材料中， 其中，所述第一應(yīng)力器件區(qū)域與所述柵極結(jié)構(gòu)的中心線相距第一水平距離，所述第二應(yīng)力器件區(qū)域與所述柵極結(jié)構(gòu)的中心線相距第二水平距離，所述第二水平距離大于所述第一水平距離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，還包括 第一錯(cuò)位，設(shè)置在所述第一應(yīng)力器件區(qū)域中；以及 第二錯(cuò)位，設(shè)置在所述第二應(yīng)力器件區(qū)域中。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，還包括 第三應(yīng)力器件區(qū)域，設(shè)置在所述半導(dǎo)體襯底和所述結(jié)晶半導(dǎo)體材料中；以及 第三錯(cuò)位，設(shè)置在所述第三應(yīng)力器件區(qū)域中。
4.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一錯(cuò)位完全設(shè)置在所述半導(dǎo)體襯底內(nèi)，并且 其中，所述第二錯(cuò)位設(shè)置在所述半導(dǎo)體襯底和所述結(jié)晶半導(dǎo)體材料內(nèi)。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，其中，所述第三錯(cuò)位設(shè)置在所述半導(dǎo)體襯底和所述結(jié)晶半導(dǎo)體材料內(nèi)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述第一應(yīng)力器件區(qū)域比所述第二應(yīng)力器件區(qū)域更深入地設(shè)置在所述半導(dǎo)體襯底內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述結(jié)晶半導(dǎo)體材料包括選自由S1、SiP、SiCjP SiCP組成的組中的材料。
8.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述第一錯(cuò)位延伸到所述半導(dǎo)體器件的溝道區(qū)域內(nèi)， 其中，所述第二錯(cuò)位不延伸到所述溝道區(qū)域內(nèi)，以及 其中，所述第二錯(cuò)位設(shè)置在所述第一柵極隔離件和所述第二柵極隔離件的下方。
9.一種半導(dǎo)體器件，包括 半導(dǎo)體襯底，具有頂面； 柵極結(jié)構(gòu)，設(shè)置在所述半導(dǎo)體襯底的頂面上； 第一柵極隔離件，形成在所述柵極結(jié)構(gòu)的側(cè)壁上； 第一應(yīng)力區(qū)域，設(shè)置在所述半導(dǎo)體襯底中并與所述半導(dǎo)體器件的溝道區(qū)域相鄰，所述第一應(yīng)力區(qū)域包括具有第一夾斷點(diǎn)的第一錯(cuò)位； 半導(dǎo)體材料，在所述半導(dǎo)體器件的源極區(qū)域和漏極區(qū)域中的所述半導(dǎo)體襯底的頂面上外延(epi)生長，所述源極區(qū)域和所述漏極區(qū)域之間限定有所述溝道區(qū)域； 第二柵極隔離件，形成在所述第一柵極隔離件的側(cè)壁上；以及 第二應(yīng)力區(qū)域，設(shè)置在所述半導(dǎo)體襯底和外延生長的半導(dǎo)體材料中，所述第二應(yīng)力區(qū)域包括具有第二夾斷點(diǎn)的第二錯(cuò)位。
10.一種制造半導(dǎo)體器件的方法，包括 提供具有柵極堆疊件的襯底； 在所述柵極堆疊件的側(cè)壁上形成第一柵極隔離件； 形成設(shè)置在所述襯底中并與所述半導(dǎo)體器件的溝道區(qū)域相鄰的第一應(yīng)力區(qū)域，所述第一應(yīng)力區(qū)域包括第一錯(cuò)位； 在所述襯底上外延(epi)生長半導(dǎo)體材料； 在所述第一柵極隔離件的側(cè)壁和外延生長的半導(dǎo)體材料上形成第二柵極隔離件；以及形成設(shè)置在所述襯底和外延生長的半導(dǎo)體材料中的第二應(yīng)力區(qū)域，所述第二應(yīng)力區(qū)域包括第二錯(cuò)位。
全文摘要
公開了具有多個(gè)錯(cuò)位結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。示例性半導(dǎo)體器件包括柵極結(jié)構(gòu)，覆蓋半導(dǎo)體襯底的頂面；以及第一柵極隔離件，設(shè)置在柵極結(jié)構(gòu)的側(cè)壁上并覆蓋襯底的頂面。半導(dǎo)體器件還包括結(jié)晶半導(dǎo)體材料，其覆蓋半導(dǎo)體襯底的表面并與第一柵極隔離件的側(cè)壁相鄰。半導(dǎo)體器件還包括第二柵極隔離件，其設(shè)置在第一柵極隔離件的側(cè)壁上并覆蓋結(jié)晶半導(dǎo)體材料。半導(dǎo)體器件還包括第一應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底中；以及第二應(yīng)力器件區(qū)域，設(shè)置在半導(dǎo)體襯底和結(jié)晶半導(dǎo)體材料中。
文檔編號(hào)H01L29/78GK103066124SQ20121011030
公開日2013年4月24日 申請日期2012年4月13日 優(yōu)先權(quán)日2011年10月20日
發(fā)明者呂偉元, 黃立平, 蔡瀚霆, 王維敬, 李明軒, 楊學(xué)人, 陳冠仲 申請人:臺(tái)灣積體電路制造股份有限公司