專利名稱：用于提供圖像感測像素的襯底的導(dǎo)電性的方法、設(shè)備及系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來說涉及圖像傳感器，且特定來說，并不排他地涉及互補金屬氧化物半導(dǎo)體(“CMOS”)圖像傳感器。
背景技術(shù)：
圖I圖解說明根據(jù)現(xiàn)有技術(shù)的像素陣列結(jié)構(gòu)，其中兩個相鄰CMOS圖像傳感器(CIS)像素100形成于安置于經(jīng)P型摻雜的硅襯底105上方的經(jīng) P型摻雜的外延(或“外延(印i)”)層140內(nèi)。當(dāng)光產(chǎn)生的電荷載體(例如，電荷載體150)淺形成于像素100內(nèi)時，其經(jīng)歷朝向光電傳感器或光電二極管(“ro”)區(qū)115的強向上吸引力(由箭頭145展示)，此歸因于ro區(qū)115與下伏的經(jīng)P型摻雜的外延層140之間的空乏區(qū)或P-N接面。在所圖解說明的實施例中，經(jīng)P型摻雜的釘扎層135上覆于ro區(qū)115上以鈍化其表面。通過隔離結(jié)構(gòu)來分離CIS像素100，例如，安置于經(jīng)P型摻雜的阱130內(nèi)的淺溝槽隔離(STI)區(qū)160。CIS像素100包含在經(jīng)P摻雜的阱(未展示)內(nèi)鄰近于ro區(qū)115安置的像素電路(未展示)。此像素電路可著手ro區(qū)115內(nèi)的圖像電荷的獲取以復(fù)位在ro區(qū)115內(nèi)所積累的圖像電荷以使CIS像素100為下一圖像作準(zhǔn)備或?qū)⒂蒀IS像素100獲取的圖像數(shù)據(jù)傳送出。當(dāng)使襯底105極薄時(例如，在背側(cè)照明(BSI)CIS的情況下)及/或當(dāng)使像素數(shù)目極大時，襯底105內(nèi)的橫向電阻可變得相對大且降低像素陣列的性能。因此，與經(jīng)增加的襯底電阻相關(guān)聯(lián)的性能限制成問題-特別是在BSI裝置中。其它薄襯底裝置(例如，在絕緣體上覆硅(SOI)襯底上制作的那些或并入有隱埋式集極層的那些)也可具有類似問題。

發(fā)明內(nèi)容
在本發(fā)明的一個實施例中，一種像素陣列包括多個像素，其安置于外延層中或所述外延層上，所述外延層具有形成于其表面中的溝槽，所述外延層鄰接襯底，所述多個像素包含摻雜劑阱，其安置于所述外延層內(nèi)至少所述襯底與所述溝槽之間；隔離區(qū)，其安置于所述溝槽內(nèi)；及觸點，其安置于所述溝槽內(nèi)，所述隔離區(qū)環(huán)繞所述溝槽內(nèi)的所述觸點。在本發(fā)明的一個實施例中，所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔，所述觸點在所述腔內(nèi)從所述摻雜劑阱延伸到所述外延層的所述表面。在本發(fā)明的一個實施例中，所述摻雜劑阱沿平行于所述外延層的表面的方向延伸超過所述隔離區(qū)的外部邊界。在本發(fā)明的一個實施例中，所述摻雜劑阱環(huán)繞所述隔離區(qū)。在本發(fā)明的一個實施例中，所述觸點安置于所述像素陣列中的兩個像素的相應(yīng)元件之間。在本發(fā)明的一個實施例中，所述觸點安置于所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間。在本發(fā)明的一個實施例中，所述觸點包含經(jīng)摻雜的多晶硅。
在本發(fā)明的一個實施例中，所述像素陣列包含CMOS像素陣列。在本發(fā)明的一個實施例中，一種圖像感測裝置包括襯底；外延層，其鄰接所述襯底，溝槽形成于所述外延層的表面中；像素陣列，其包含安置于所述外延層中或所述外延層上的多個像素，所述像素陣列包含摻雜劑阱，其安置于所述外延層內(nèi)至少所述襯底與所述溝槽之間；隔離區(qū)，其安置于所述溝槽內(nèi)；及觸點，其安置于所述溝槽內(nèi)，所述隔離區(qū)環(huán)繞所述溝槽內(nèi)的所述觸點；及控制電路，其耦合到所述像素陣列以通過所述像素陣列控制圖像的獲取。在本發(fā)明的一個實施例中，所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔，所述觸點在所述腔內(nèi)從所述摻雜劑阱延伸到所述外延層的所述表面。
在本發(fā)明的一個實施例中，所述摻雜劑阱沿平行于所述外延層的表面的方向延伸超過所述隔離區(qū)的外部邊界。在本發(fā)明的一個實施例中，所述摻雜劑阱的一部分環(huán)繞所述隔離區(qū)的一部分。在本發(fā)明的一個實施例中，所述觸點安置于所述像素陣列中的兩個像素的相應(yīng)元件之間。在本發(fā)明的一個實施例中，所述觸點安置于所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間。在本發(fā)明的一個實施例中，所述觸點包含經(jīng)摻雜的多晶硅。在本發(fā)明的一個實施例中，所述像素陣列包含CMOS像素陣列。在本發(fā)明的一個實施例中，在像素陣列的外延層的表面中蝕刻溝槽，襯底鄰接所述外延層；執(zhí)行摻雜以在所述外延層內(nèi)至少所述襯底與所述溝槽之間形成摻雜劑阱；在所述溝槽內(nèi)沉積電介質(zhì)材料；蝕刻所述電介質(zhì)材料以形成隔離區(qū)，所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔；及在所述腔內(nèi)沉積觸點。在本發(fā)明的一個實施例中，在所述像素陣列中的兩個像素的相應(yīng)元件之間沉積所述觸點。 在本發(fā)明的一個實施例中，在所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間沉積所述觸點。在本發(fā)明的一個實施例中，所述觸點包含經(jīng)摻雜的多晶硅。


在隨附圖式中的各個圖中，通過舉例方式且并非限制方式圖解說明本發(fā)明的各種實施例，且圖中圖I是展示根據(jù)現(xiàn)有技術(shù)的像素陣列的特征的框圖。圖2是圖解說明根據(jù)實施例的成像系統(tǒng)的特征的框圖。圖3是圖解說明根據(jù)實施例的成像系統(tǒng)內(nèi)的兩個4T像素的像素電路的特征的電路圖。圖4是展示根據(jù)實施例的像素陣列結(jié)構(gòu)中的特征的表面正視圖及剖面圖兩者的框圖。圖5A到5F是圖解說明根據(jù)一個實施例的用于形成像素陣列結(jié)構(gòu)的工藝的剖面圖的框圖。
圖6是圖解說明根據(jù)實施例的用于操作像素陣列的工藝的流程圖。
具體實施例方式某些實施例提供用于促進(jìn)像素陣列的半導(dǎo)體襯底中的導(dǎo)電性的技術(shù)。所述半導(dǎo)體襯底可鄰接其中安置有像素陣列的一個或一個以上像素結(jié)構(gòu)(及/或?qū)⑾袼仃嚵械囊粋€或一個以上像素結(jié)構(gòu)安置到其上)的外延層。舉例來說，所述襯底可比鄰接外延層較重?fù)诫s。
隔離區(qū)及摻雜劑阱可各自安置于外延層內(nèi)。隔離區(qū)可包含電介質(zhì)材料，例如，二氧化硅及/或用于限制電串?dāng)_的多種其它隔離材料中的任一者。摻雜劑阱可包含比外延層的其它區(qū)較重?fù)诫s的區(qū)。隔離區(qū)可位于形成于外延層的表面中的溝槽中。 在某些實施例中，摻雜劑阱的至少一部分可安置于襯底與隔離區(qū)的一部分之間。舉例來說，可執(zhí)行摻雜工藝以至少在襯底與其中安置或待安置隔離區(qū)的溝槽之間形成摻雜阱。在實施例中，可在摻雜劑阱的摻雜之后蝕刻或以其它方式形成溝槽。另外，摻雜劑阱可沿平行于外延層的表面的方向延伸超過隔離區(qū)的外圍。通過圖解說明且并非限制的方式，摻雜劑阱的一部分可(例如)在外延層的表面中及/或在外延層內(nèi)的某一平面中環(huán)繞隔離區(qū)的一部分。在某些實施例中，觸點也安置于外延層內(nèi)，例如，安置于其中安置隔離區(qū)的同一溝槽中。舉例來說，隔離區(qū)的一部分可形成延伸穿過隔離區(qū)的腔。所述腔可曝露摻雜劑阱或以其它方式接達(dá)摻雜劑阱，例如，其中可將觸點材料安置到所述腔中且安置到摻雜劑阱的下伏部分上以在摻雜劑阱與外延層的表面之間提供導(dǎo)電通道。觸點可安置于溝槽中，例如，其中隔離區(qū)環(huán)繞溝槽內(nèi)的觸點。觸點還可在腔內(nèi)從摻雜劑阱延伸到外延層的表面，其中觸點可用于耦合到跡線或其它結(jié)構(gòu)以用于經(jīng)由摻雜劑阱及觸點從襯底汲取電流。在實施例中，隔離區(qū)的一部分可(例如)在外延層的表面中及/或在外延層內(nèi)的某一平面中環(huán)繞觸點的一部分。在環(huán)繞隔離區(qū)內(nèi)安置此觸點改進(jìn)了像素陣列的可用區(qū)域的利用。舉例來說，先前經(jīng)設(shè)計以僅提供串?dāng)_隔離的像素陣列架構(gòu)中的區(qū)可適于進(jìn)一步提供用于從像素陣列的襯底汲取電流的路徑。圖2是圖解說明根據(jù)一個實施例的成像系統(tǒng)200的選擇元件的框圖。成像系統(tǒng)200的所圖解說明實施例包含像素陣列205、讀出電路210、功能邏輯215及控制電路220。像素陣列205可包含二維(“2D”)照明成像傳感器或像素(例如，像素P1、P2.....
Pn)陣列。在一個實施例中，每一像素為互補金屬氧化物半導(dǎo)體(“CMOS”)成像像素。如所圖解說明，每一像素可布置成行(例如，行Rl到Ry)及列(例如，列Cl到Cx)以獲取人、地方或?qū)ο蟮膱D像數(shù)據(jù)，然后可使用所述圖像數(shù)據(jù)來再現(xiàn)所述人、地方或?qū)ο蟮?D圖像。在每一像素已獲取其圖像數(shù)據(jù)或圖像電荷之后，所述圖像數(shù)據(jù)可通過讀出電路210而讀出且傳送到功能邏輯215。讀出電路210可包含放大電路、模/數(shù)(“ADC”)轉(zhuǎn)換電路或其它電路。功能邏輯215可僅存儲所述圖像數(shù)據(jù)或甚至通過應(yīng)用圖像后效果(例如，修剪、旋轉(zhuǎn)、移除紅眼、調(diào)整亮度、調(diào)整對比度或以其它方式)來操縱所述圖像數(shù)據(jù)。在一個實施例中，讀出電路210可沿讀出列線(所圖解說明)一次讀出圖像數(shù)據(jù)行，或可使用例如同時所有像素的串行讀出或全并行讀出等多種其它技術(shù)(未圖解說明)來讀出所述圖像數(shù)據(jù)。控制電路220可耦合到像素陣列205以控制像素陣列205的操作特性。舉例來說，控制電路220可產(chǎn)生用于控制圖像獲取的快門信號。在一個實施例中，快門信號是用于在單個獲取窗期間同時啟用像素陣列205內(nèi)的所有像素以同時捕獲其相應(yīng)圖像數(shù)據(jù)的全局快門信號。在替代實施例中，快門信號是其中在連續(xù)獲取窗期間順序地啟用每一像素行、列或群組的卷簾快門信號。圖3是圖解說明根據(jù)一個實施例的像素陣列內(nèi)的兩個四晶體管(“4T”)像素的像素電路300的電路圖。像素電路300是用于實施此像素陣列內(nèi)的每一像素的說明性可能像素電路架構(gòu)。然而，應(yīng)了解，某些實施例不限于4T像素架構(gòu)；而是，受益于本發(fā)明的所屬領(lǐng)域的技術(shù)人員將理解，本發(fā)明教示也適用于3T設(shè)計、5T設(shè)計及各種其它像素架構(gòu)。在圖3中，像素Pa及Pb布置成兩個行及一個列。舉例來說，像素Pa及Pb可駐存于具有像素陣列200的特征中的一些或全部的像素陣列中。每一像素電路300的所圖解說明實施例包含光電二極管H)、轉(zhuǎn)移晶體管Tl、復(fù)位晶體管T 2、源極隨耦器(“SF”)晶體管T3及選擇晶體管T4。在操作期間，轉(zhuǎn)移晶體管Tl接收轉(zhuǎn)移信號TX，所述轉(zhuǎn)移信號將在光電二極管ro中所積累的電荷轉(zhuǎn)移到浮動擴散部節(jié)點FD。在一個實施例中，浮動擴散部節(jié)點FD可耦合到用于暫時存儲圖像電荷的存儲電容器(未展示)。復(fù)位晶體管T2可耦合在電源導(dǎo)軌VDD與所述浮動擴散部節(jié)點FD之間以在復(fù)位信號RST的控制下復(fù)位像素(例如，將FD及放電或充電到預(yù)設(shè)定電壓)。所述浮動擴散部節(jié)點FD可經(jīng)耦合以控制SF晶體管T3的柵極。SF晶體管T3可耦合在電源導(dǎo)軌VDD與選擇晶體管T4之間。SF晶體管T3作為向所述浮動擴散部FD提供高阻抗連接的源極隨耦器操作。最后，選擇晶體管T4可在選擇信號SEL的控制下將像素電路300的輸出選擇性地耦合到讀出列線。在一個實施例中，可由控制電路320產(chǎn)生TX信號、RST信號及SEL信號。在其中像素陣列305借助全局快門操作的實施例中，所述全局快門信號可耦合到整個像素陣列305中的每一轉(zhuǎn)移晶體管Tl的柵極以同時著手從每一像素的光電二極管F1D的電荷轉(zhuǎn)移。另一選擇為，可將卷簾快門信號施加到轉(zhuǎn)移晶體管Tl群組。圖4展示圖解說明根據(jù)實施例的像素陣列結(jié)構(gòu)400的選擇元件的表面正視圖400a及剖面圖400b兩者。舉例來說，像素陣列結(jié)構(gòu)400可位于具有像素陣列205的特征中的一些或全部的像素陣列中。舉例來說，包含例如本文中相對于像素陣列結(jié)構(gòu)400所討論的那些特征等特征的結(jié)構(gòu)可包含在像素陣列的外圍中以用于隔離，此減少像素陣列與接近于其的其它電路之間的電串?dāng)_。另一選擇為或另外，此結(jié)構(gòu)可包含在像素陣列的內(nèi)部內(nèi)，例如，包含在不同像素的相應(yīng)組件之間以用于減少此類像素之間的電串?dāng)_。另一選擇為或另外，此結(jié)構(gòu)可包含在像素陣列的單個像素中的不同組件之間，例如，以用于減少所述單個像素內(nèi)部的電串?dāng)_。像素陣列結(jié)構(gòu)400可包含襯底405及鄰接襯底405的外延層440。摻雜劑阱430及隔離區(qū)460可安置于外延層440內(nèi)。通過圖解說明且并非限制的方式，隔離區(qū)460可沉積于已經(jīng)蝕刻或以其它方式形成于外延層440的表面410中的溝槽480中。舉例來說，摻雜劑阱430可至少安置于溝槽480與襯底405之間。隔離區(qū)460可沿朝向襯底405的方向從外延層440的表面410進(jìn)一步延伸。在實施例中，摻雜劑阱430的至少某一部分安置于隔離區(qū)460與襯底405之間。在某些實施例中，摻雜劑阱430的一部分可沿平行于表面410的方向延伸超過隔離區(qū)460中的一些或全部，但某些實施例在此方面不受限制。通過圖解說明且并非限制的方式，摻雜劑阱430的一部分(例如，摻雜劑阱430的一個或一個以上內(nèi)部壁)可形成中空或其它凹入部，隔離區(qū)460中的一些或全部可安置到所述中空或其它凹入部中。摻雜劑阱430的一部分可(例如)在外延層440的表面中及/或在外延層440內(nèi)的某一平面中環(huán)繞隔離區(qū)460的一部分。圖像感測裝置400還可包含也安置于外延層440中的觸點470。舉例來說，觸點470可沉積于其中安置隔離區(qū)460的同一溝槽480中，其中隔離區(qū)460環(huán)繞溝槽480的觸點470。在實施例中，在外延層440的某一平面內(nèi)，隔離區(qū)460的一部分可環(huán)繞觸點470的一部分。通過圖解說明且并非限制的方式，觸點470可沿朝向襯底405的方向從表面410延伸。舉例來說，隔離區(qū)460的一部分(例如，隔離區(qū)460的一個或一個以上內(nèi)部側(cè)壁)可形成延伸穿過隔離區(qū)460且接達(dá)摻雜劑阱430的腔。觸點470可安置于此腔內(nèi) ，從而在摻雜劑阱430與表面410之間提供導(dǎo)電通道。觸點通道470可連接到表面410或可用于表面410處以供連接到通往電流吸收器(未展示)的跡線或其它結(jié)構(gòu)，從而導(dǎo)致襯底405中的經(jīng)改進(jìn)的導(dǎo)電性。在一個實施例中，摻雜劑阱430是經(jīng)p型摻雜的阱，其(舉例來說)防止隔離區(qū)460與鄰近的經(jīng)n型摻雜的光電二極管(PD)區(qū)或其它像素結(jié)構(gòu)(未展示)之間的直接介接。在此實施例中，襯底405及外延層440也可經(jīng)p型摻雜到相應(yīng)程度，例如，用于借助此經(jīng)n型摻雜的ro區(qū)操作。然而，應(yīng)了解，在某些實施例中，可交換所有此類元件的導(dǎo)電性類型，舉例來說，其中襯底405為經(jīng)n型摻雜，外延層440為經(jīng)n型摻雜，鄰接的區(qū)為經(jīng)p型摻雜且摻雜劑阱430為經(jīng)n型摻雜。在圖4中，隔離區(qū)460及觸點470各自展示為在表面410中形成大體直線區(qū)域及在外延層440中形成大體錐形剖面輪廓。然而，所屬領(lǐng)域的技術(shù)人員依據(jù)本文中的討論將了解，表面410中的多種替代區(qū)域中的任一者及/或外延層440中的多種替代輪廓中的任一者(與本文中所描述的實施例的其它特征相一致)可由隔離區(qū)460及觸點470中的任一者或兩者不同地形成。舉例來說，隔離區(qū)460及觸點470可各自形成其中隔離區(qū)460的至少某一部分環(huán)繞觸點470的一部分的多種拓?fù)渲械娜我徽?。類似地，理解，在不同實施例中，摻雜劑阱430的大小及/或形狀可(例如)根據(jù)用以將摻雜劑阱430安置于外延層440中的摻雜技術(shù)而不同。圖5A到5F分別展示各自圖解說明根據(jù)實施例的制作工藝的選擇元件的剖視圖500a到500f。舉例來說，視圖500a到500f可圖解說明用以制作像素陣列結(jié)構(gòu)400的工藝的特征中的一些或全部。在實施例中，所述制作工藝包含在半導(dǎo)體材料薄板中及/或半導(dǎo)體材料薄板上形成結(jié)構(gòu)，所述半導(dǎo)體材料薄板包含外延層510及鄰接襯底520。襯底520可比鄰接的外延層510較重?fù)诫s，例如，如同襯底105及外延層140。如視圖500a中所展示，溝槽530可形成于外延層530的表面中，例如，其中溝槽530朝向襯底520延伸。溝槽530的特定位置及/或深度可為實施方案特有的，例如，此取決于所要像素陣列的特定架構(gòu)。舉例來說，溝槽深度可為約300nm到400nm深(取決于用以形成所述溝槽的技術(shù))或可小于400nm。相對于用以形成溝槽530的技術(shù)，某些實施例不受限制，溝槽530可(舉例來說)根據(jù)多種已知蝕刻工藝(例如，濕式或干式蝕刻工藝)中的任一者而形成。舉例來說，此類工藝可包含用以形成常規(guī)深溝槽及/或淺溝槽結(jié)構(gòu)(例如，用于定位STI160的溝槽結(jié)構(gòu))的蝕刻工藝。如圖5B的視圖500b中所展示，可執(zhí)行摻雜操作以至少在溝槽530與襯底520之間的外延層510的區(qū)域中安置摻雜劑阱DW540。舉例來說，將硼或其它適合摻雜劑高能植入到溝槽530中且穿過溝槽530可導(dǎo)致在溝槽530下方形成阱(門在某些實施例中，使所述阱形成到溝槽530的側(cè)面)。然而，相對于用以形成DW540的技術(shù)，某些實施例不受限制，DW540可(舉例來說)根據(jù)多種已知摻雜工藝(例如，用以形成摻雜劑阱(例如，p阱130)的那些摻雜工藝)中的任一者而形成。在實施例中，DW540充分靠近于襯底520延伸以有助于來自襯底520的電流的傳導(dǎo)。如圖5C的視圖500c中所展示，可將隔離部550填充到溝槽 530中，例如，其中根據(jù)實施例，隔離部550待稍后進(jìn)一步經(jīng)形成以積累觸點材料。隔離部550可包含電介質(zhì)材料，例如，二氧化硅及/或用于限制電串?dāng)_的多種其它隔離材料中的任一者。如視圖500c中所展示，舉例來說，可根據(jù)用以形成STI160的多種已知工藝中的任一者執(zhí)行用于首先用隔離材料填充溝槽530的技術(shù)。然而，理解，用以隨后形成隔離部550的其它結(jié)構(gòu)(例如，延伸穿過隔離部550的腔570)的某些操作可與當(dāng)前技術(shù)區(qū)分開。如圖的視圖500d中所展示，一個或一個以上其它像素陣列元件可不同地安置于外延層510中及/或外延層510上，例如，包含(但對于某些實施例的各種特征)原本將以電串?dāng)_影響像素陣列操作的一個或一個以上元件。出于圖解說明一個實施例的特征的目的，轉(zhuǎn)移柵極560a在視圖500d中展不為安置于外延層510上且光敏(例如，光電二極管)區(qū)560b在視圖500d中展示為安置于外延層510中。然而，理解，多種額外或替代像素陣列元件中的任一者(對于其及/或依據(jù)其，隔離部550提供串?dāng)_減少)可安置于外延層510中。關(guān)于某些實施例，此類額外像素陣列元件的特定類型及/或其相對于隔離部550的相應(yīng)放置為非限制性的。理解，根據(jù)各種實施例，可在制作工藝中較早或稍后執(zhí)行任一此額外像素陣列元件在外延層510中或外延層510上的安置。如圖5E的視圖500e中所展示，可形成隔離部550的一個或一個以上額外結(jié)構(gòu)(例如)以接達(dá)安置于隔離部550與襯底520之間的DW540的一部分。在實施例中，可蝕刻掉隔離部550的一內(nèi)部部分以形成延伸穿過隔離部550以接達(dá)DW540的腔570。舉例來說，腔570可允許將觸點材料安置于其中，例如，以用于在DW 540與外延層510的表面之間提供導(dǎo)電通道。舉例來說，可使對腔570的蝕刻與對像素陣列架構(gòu)的一個或一個以上其它結(jié)構(gòu)(未展示)(例如，氧化物結(jié)構(gòu))的蝕亥Ij相協(xié)調(diào)。在實施例中，對腔570的蝕刻可比對此(此類)其它結(jié)構(gòu)的蝕刻較深。舉例來說，可需要將另一相對淺二氧化硅或安置于外延層510上的其它電介質(zhì)結(jié)構(gòu)(未展示)僅蝕刻穿過到外延層510的表面。在此實施例中，可借助由外延層510耐受的蝕刻劑實現(xiàn)對腔570的蝕刻，其中可避免過度蝕刻穿過相對淺氧化物電介質(zhì)結(jié)構(gòu)。如圖5F的視圖500f中所展示，觸點580可安置于溝槽530中(例如，安置于腔570中)以在外延層510的表面與DW 540的一部分(其位于隔離部550與襯底520之間)之間形成導(dǎo)電通道。在實施例中，隔離部550可環(huán)繞溝槽530內(nèi)的觸點580。通過圖解說明且并非限制的方式，可在敷金屬階段(例如，將一個或一個以上額外金屬結(jié)構(gòu)(未展示)安置于外延層510上的階段)期間在腔570中敷設(shè)金屬。舉例來說，觸點580可包含銅、鋁、鋁銅混合物及/或適于攜載信號的任何其它材料。在某些實施例中，將對腔570的蝕刻推遲到恰好在此敷金屬階段之前(例如)以在形成觸點580的敷金屬之前的某一中間工藝期間防止腔570的不必要填充可為有益的。在某些替代實施例中，觸點580可包含經(jīng)摻雜的多晶硅，其(舉例來說)展現(xiàn)形成DW540的經(jīng)摻雜的多晶硅的導(dǎo)電性質(zhì)中的一些或全部。在一個實施例中，舉例來說，DW540是防止隔離部550與經(jīng)n型摻雜的光敏區(qū)560b或其它此像素結(jié)構(gòu)之間的直接介接的經(jīng)P型摻雜的阱。在此實施例中，襯底520及外延層510也可p型摻雜到相應(yīng)程度，例如，用于借助經(jīng)n型摻雜的光敏區(qū)560b操作。然而，應(yīng)了解，在某些實施例中，可交換所有此類元件的導(dǎo)電性類型，舉例來說，其中襯底520為經(jīng)n型摻雜，外延層510為經(jīng)n型摻雜，光敏區(qū)560b為經(jīng)p型摻雜且DW 540為經(jīng)n型摻雜。
圖6是圖解說明根據(jù)一個實施例的用于操作BSI成像像素300的工藝600的流程圖。工藝600圖解說明像素陣列205內(nèi)的單個像素的操作；然而，應(yīng)了解，可由像素陣列205中的每一像素順序或同時執(zhí)行工藝600，此取決于使用卷簾快門還是快門。其中工藝框中的一些或全部在工藝600中出現(xiàn)的次序不應(yīng)被視為限制性的。而是，受益于本發(fā)明的所屬領(lǐng)域的技術(shù)人員將理解，可以未圖解說明的多種次序執(zhí)行工藝框中的一些。在工藝框605中，復(fù)位光電二極管H)。復(fù)位包含將光電二極管I3D放電或充電到預(yù)定電壓電位，例如VDD。通過斷言用以啟用復(fù)位晶體管T2的RST信號及斷言用以啟用轉(zhuǎn)移晶體管Tl的TX信號兩者來實現(xiàn)復(fù)位。啟用Tl及T2將光電二極管區(qū)及浮動擴散部FD耦合到電源導(dǎo)軌VDD。一旦復(fù)位，即將RST信號及TX信號解除斷言以通過光電二極管區(qū)420著手圖像獲取(工藝框610)。入射于成像像素300的背側(cè)上的光致使電荷積累于光電二極管ro內(nèi)。一旦圖像獲取窗已終止，即可通過斷言TX信號經(jīng)由轉(zhuǎn)移晶體管Tl將光電二極管PD內(nèi)的所積累電荷轉(zhuǎn)移到浮動擴散部FD (工藝框615)。在全局快門的情況下，在工藝框615期間將全局快門信號作為TX信號同時斷言到像素陣列(例如，像素陣列205)內(nèi)的所有像素。此導(dǎo)致由每一像素積累的圖像數(shù)據(jù)全局傳送到所述像素的對應(yīng)浮動擴散部FD中。一旦傳送圖像數(shù)據(jù)，即將TX信號解除斷言以隔離浮動擴散部FD與光電二極管以進(jìn)行讀出。在工藝框620中，斷言SEL信號以將所存儲的圖像數(shù)據(jù)傳送到讀出列上以用于輸出，例如，經(jīng)由讀出電路210傳送到功能邏輯215。應(yīng)了解，讀出可經(jīng)由列線(所圖解說明)每行地、經(jīng)由行線(未圖解說明)每列地、每像素地(未圖解說明)或通過其它邏輯分組發(fā)生。一旦已讀出所有像素的圖像數(shù)據(jù)，工藝600即可返回到工藝框605以為下一圖像做準(zhǔn)備。在一個實施例中，其它電路可包含耦合到浮動擴散部FD的存儲電容器以暫時存儲圖像電荷以使得可在工藝框620中的讀出之前在每一像素內(nèi)執(zhí)行圖像獲取后處理。另外或另一選擇為，此其它電路可包含增益電荷、ADC電路或其它電路。本文中描述用于提供像素陣列中的導(dǎo)電性的技術(shù)及架構(gòu)。在上述說明中，出于解釋目的，陳述眾多特定細(xì)節(jié)以提供對某些實施例的透徹理解。然而，所屬領(lǐng)域的技術(shù)人員將明了，可在無這些特定細(xì)節(jié)的情況下實踐某些實施例。在其它例項中，以方塊圖形式展示結(jié)構(gòu)及裝置以避免使所述說明模糊不清。在本說明書中提及“一個實施例”或“一實施例”意指結(jié)合實施例所描述的特定特征、結(jié)構(gòu)或特性包含在本發(fā)明的至少一個實施例中。本說明書中的各個地方中所出現(xiàn)的短語“在一個實施例中”未必均指代同一實施例。此外，本文中詳細(xì)說明的一些部分是以算法及對計算機存儲器內(nèi)數(shù)據(jù)位的操作的符號表示形式而呈現(xiàn)。這些算法說明及表示是計算領(lǐng)域的技術(shù)人員用來最有效地向所屬領(lǐng)域的其它技術(shù)人員傳達(dá)其工作的實質(zhì)的手段。算法在此處且大體設(shè)想為能達(dá)到所要結(jié)果的自相容的步驟序列。所述步驟是需要對物理量進(jìn)行物理操縱的步驟。通常(盡管未必必須)，這些量的形式為電信號、磁信號或光信號，其能夠存儲、傳送、組合、比較及以其它方式進(jìn)行操縱。已證實，主要出于常用的原因，將這些信號稱作位、值、要素、符號、字符、項、數(shù)字等有時較為方便。然而，應(yīng)記住，所有這些術(shù)語及類似術(shù)語均與適當(dāng)物理量相關(guān)聯(lián)，且僅為應(yīng)用于這些物理量的方便標(biāo)記。除非依據(jù)本文中的討論顯而易見地另有具體規(guī)定 ，否則應(yīng)了解，在本說明的通篇中，利用例如“處理”或“計算”或“運算”或“確定”或“顯示”等術(shù)語進(jìn)行的討論是指計算機系統(tǒng)或類似電子計算裝置所進(jìn)行的動作及過程，所述計算機系統(tǒng)或類似電子計算裝置將在計算機系統(tǒng)的寄存器及存儲器內(nèi)表示為物理(電子)量的數(shù)據(jù)操縱且變換成在計算機系統(tǒng)存儲器或寄存器或其它此類信息存儲、傳輸或顯示裝置內(nèi)類似地表示為物理量的其它數(shù)據(jù)。某些實施例還涉及用于執(zhí)行本文中的操作的設(shè)備。此設(shè)備可專門針對所需目的而構(gòu)造，或其可包括通用計算機，所述通用計算機由存儲于所述計算機中的計算機程序來選擇性地啟動或重新配置。此計算機程序可存儲在計算機可讀存儲媒體中，例如，但不限于包含以下各項的任一類型的磁盤軟盤、光盤、CD-ROM及磁光盤、只讀存儲器(ROM)、隨機存取存儲器(RAM)(例如，動態(tài)RAM(DRAM))、EPROM、EEPR0M、磁性或光學(xué)卡或適于存儲電子指令且耦合到計算機系統(tǒng)總線的任何類型的媒體。本文中所呈現(xiàn)的算法及顯示并非與任何特定計算機或其它設(shè)備固有地相關(guān)。各種通用系統(tǒng)可根據(jù)本文中的教示與程序一起使用，或者可證明便于構(gòu)造用以執(zhí)行所需方法步驟的更專業(yè)化設(shè)備。依據(jù)本文中的說明將顯露各種這些系統(tǒng)的所需結(jié)構(gòu)。另外，某些實施例并不是參照任一特定程序設(shè)計語言進(jìn)行描述的。將了解，可使用多種程序設(shè)計語言來實施如本文中所描述的此類實施例的教示。除本文中所描述的內(nèi)容之外，可對所揭示的實施例及其實施方案做出各種修改而不背離其范圍。因此，本文中的圖解說明及實例應(yīng)視為說明性的而非具有限制意義。本發(fā)明的范圍應(yīng)僅通過參考所附權(quán)利要求書來衡量。
權(quán)利要求
1.一種像素陣列，其包括 多個像素，其安置于外延層中或所述外延層上，所述外延層具有形成于其表面中的溝槽，所述外延層鄰接襯底，其中所述多個像素包含 摻雜劑阱，其安置于所述外延層內(nèi)至少所述襯底與所述溝槽之間； 隔離區(qū)，其安置于所述溝槽內(nèi)；及 觸點，其安置于所述溝槽內(nèi)，其中所述隔離區(qū)環(huán)繞所述溝槽內(nèi)的所述觸點。
2.根據(jù)權(quán)利要求I所述的像素陣列，其中所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔，其中所述觸點在所述腔內(nèi)從所述摻雜劑阱延伸到所述外延層的所述表面。
3.根據(jù)權(quán)利要求I所述的像素陣列，其中所述摻雜劑阱沿平行于所述外延層的表面的方向延伸超過所述隔離區(qū)的外部邊界。
4.根據(jù)權(quán)利要求3所述的像素陣列，其中所述摻雜劑阱環(huán)繞所述隔離區(qū)。
5.根據(jù)權(quán)利要求I所述的像素陣列，其中所述觸點安置于所述像素陣列中的兩個像素的相應(yīng)元件之間。
6.根據(jù)權(quán)利要求I所述的像素陣列，其中所述觸點安置于所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間。
7.根據(jù)權(quán)利要求I所述的像素陣列，其中所述觸點包含經(jīng)摻雜的多晶硅。
8.根據(jù)權(quán)利要求I所述的像素陣列，其中所述像素陣列包含CMOS像素陣列。
9.一種圖像感測裝置，其包括 襯底； 外延層，其鄰接所述襯底，其中溝槽形成于所述外延層的表面中； 像素陣列，其包含安置于所述外延層中或所述外延層上的多個像素，所述像素陣列包含 摻雜劑阱，其安置于所述外延層內(nèi)至少所述襯底與所述溝槽之間； 隔離區(qū)，其安置于所述溝槽內(nèi)；及 觸點，其安置于所述溝槽內(nèi)，其中所述隔離區(qū)環(huán)繞所述溝槽內(nèi)的所述觸點；及控制電路，其耦合到所述像素陣列以通過所述像素陣列控制圖像的獲取。
10.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔，其中所述觸點在所述腔內(nèi)從所述摻雜劑阱延伸到所述外延層的所述表面。
11.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述摻雜劑阱沿平行于所述外延層的表面的方向延伸超過所述隔離區(qū)的外部邊界。
12.根據(jù)權(quán)利要求10所述的圖像感測裝置，其中所述摻雜劑阱的一部分環(huán)繞所述隔離區(qū)的一部分。
13.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述觸點安置于所述像素陣列中的兩個像素的相應(yīng)元件之間。
14.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述觸點安置于所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間。
15.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述觸點包含經(jīng)摻雜的多晶硅。
16.根據(jù)權(quán)利要求9所述的圖像感測裝置，其中所述像素陣列包含CMOS像素陣列。
17.一種方法，其包括在像素陣列的外延層的表面中蝕刻溝槽，其中襯底鄰接所述外延層； 執(zhí)行摻雜以在所述外延層內(nèi)至少所述襯底與所述溝槽之間形成摻雜劑阱； 在所述溝槽內(nèi)沉積電介質(zhì)材料； 蝕刻所述電介質(zhì)材料以形成隔離區(qū)，其中所述隔離區(qū)的一部分形成延伸穿過所述隔離區(qū)的腔；及 在所述腔內(nèi)沉積觸點。
18.根據(jù)權(quán)利要求17所述的方法，其中在所述像素陣列中的兩個像素的相應(yīng)元件之間沉積所述觸點。
19.根據(jù)權(quán)利要求17所述的方法，其中在所述像素陣列中的第一像素的第一元件與所述第一像素的第二元件之間沉積所述觸點。
20.根據(jù)權(quán)利要求17所述的方法，其中所述觸點包含經(jīng)摻雜的多晶硅。
全文摘要
本發(fā)明揭示一種用于提供圖像感測像素的襯底的導(dǎo)電性的方法、設(shè)備及系統(tǒng)。涉及用于促進(jìn)像素陣列的襯底中的導(dǎo)電性的技術(shù)。在實施例中，將隔離區(qū)及摻雜劑阱安置于鄰接所述襯底的外延層內(nèi)，其中所述摻雜劑阱的一部分介于所述襯底與隔離阱的一部分之間。在另一實施例中，在所述外延層內(nèi)進(jìn)一步安置一觸點，其中所述隔離區(qū)的一部分環(huán)繞所述觸點的一部分。
文檔編號H01L27/146GK102769022SQ20121013611
公開日2012年11月7日 申請日期2012年5月4日 優(yōu)先權(quán)日2011年5月5日
發(fā)明者戴幸志, 揚龍盛, 文森特·韋內(nèi)齊亞, 毛杜利, 顧克強 申請人:全視科技有限公司