專利名稱：：半導(dǎo)體部件和制造半導(dǎo)體部件的方法
技術(shù)領(lǐng)域：
：各個(gè)實(shí)施方式總體涉及一種半導(dǎo)體部件(半導(dǎo)體元件，semiconductorcomponent)和制造半導(dǎo)體部件的方法。
背景技術(shù)：
：現(xiàn)在，半導(dǎo)體部件或芯片通常利用半導(dǎo)體材料的薄片(切片，slices)，被稱作晶片來制造。薄芯片不僅在前段(前期)的制造過程中會提出很大的挑戰(zhàn)，而且隨著減小厚度，晶片會變得非常易受損，易破裂，并且由于其低剛性而嚴(yán)重彎曲。因此，期望便于安全處理薄半導(dǎo)體部件或芯片的裝置和工藝(方法)。
發(fā)明內(nèi)容在一個(gè)方面，本發(fā)明提供了一種半導(dǎo)體部件，包括具有正面和背面的半導(dǎo)體層；至少部分形成在所述半導(dǎo)體層內(nèi)的至少一個(gè)電子元件；至少一個(gè)通孔，形成在所述半導(dǎo)體層內(nèi)并從所述半導(dǎo)體層的所述正面引向所述背面；正面金屬化層，設(shè)置在所述半導(dǎo)體層的所述正面的至少一部分上，以將所述至少一個(gè)電子元件與所述至少一個(gè)通孔電連接；帽，設(shè)置在所述半導(dǎo)體層的所述正面上并與所述半導(dǎo)體層機(jī)械耦接，所述帽被構(gòu)造為所述半導(dǎo)體部件的正面載體；背面金屬化層，設(shè)置在所述半導(dǎo)體層的所述背面的至少一部分上且與所述至少一個(gè)通孔電連接。在另一個(gè)方面，本發(fā)明提供了一種半導(dǎo)體部件裝置，包括如上所述的半導(dǎo)體部件；以及附接(附著，連接)至所述半導(dǎo)體部件的所述帽的引線框架。在另外的方面，本發(fā)明提供了一種半導(dǎo)體部件裝置，包括如上所述的半導(dǎo)體部件；以及附接至所述半導(dǎo)體部件的所述帽的冷卻元件。在另外的方面，本發(fā)明提供了一種半導(dǎo)體部件，包括半導(dǎo)體有用層，具有至少部分形成在所述半導(dǎo)體有用層中的電子元件并且具有從所述半導(dǎo)體層的正面引向背面的通孔；正面金屬化層，位于所述半導(dǎo)體層的所述正面上或上方，并將所述電子元件與所述通孔電連接；正面載體，位于所述正面金屬化層上或上方并與所述半導(dǎo)體層機(jī)械耦接；背面金屬化層，位于所述半導(dǎo)體層的所述背面上或上方并與所述通孔電連接，以與所述至少一個(gè)電子元件電接觸。在另外的方面，本發(fā)明提供了一種制造半導(dǎo)體部件的方法，包括提供具有正面和背面的半導(dǎo)體層，所述半導(dǎo)體層包括至少部分形成在所述半導(dǎo)體層內(nèi)的至少一個(gè)電子元件；在所述半導(dǎo)體層內(nèi)形成從所述半導(dǎo)體層的所述正面引向所述背面的至少一個(gè)通孔；在所述半導(dǎo)體層的所述正面的至少一部分上形成正面金屬化層，以將所述至少一個(gè)電子元件與所述至少一個(gè)通孔電連接；將帽設(shè)置在所述半導(dǎo)體層的所述正面上，使得所述帽與所述半導(dǎo)體層機(jī)械耦接，所述帽被構(gòu)造為所述半導(dǎo)體部件的正面載體；在所述半導(dǎo)體層的所述背面的至少一部分上形成背面金屬化層，所述背面金屬化層與所述通孔電連接。在又一個(gè)方面，本發(fā)明提供了一種制造半導(dǎo)體部件的方法，包括提供晶片，所述晶片包括載體部分和位于所述載體部分上或上方的有用層(有效層，usefullayer)，并且所述有用層具有至少部分形成于其中的電子元件；在所述有用層中形成通孔，所述通孔穿過所述有用層；在所述晶片的正面上形成金屬化層，所述金屬化層將所述電子元件與所述通孔電連接；將帽粘合至所述晶片的所述正面；從所述晶片的背面薄化所述晶片，以去除所述載體部分并暴露所述晶片的所述有用層；在薄化的晶片的所述背面上形成金屬化層，以與所述電子元件電接觸；將薄化的晶片與粘合帽一起切片。在附圖中，在所有不同的視圖中，相似的參考符號通常是指相同的部分。附圖不一定按比例繪制，而重點(diǎn)通常是對本發(fā)明的原則進(jìn)行說明。在以下描述中，參考以下附圖對本發(fā)明的各個(gè)實(shí)施方式進(jìn)行描述，在附圖中圖I示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件；圖2示出了根據(jù)一個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法；圖3A至3G示出了根據(jù)一個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法中的各個(gè)加工階段；圖4示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件；圖5示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件；圖6示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件；圖7示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件；圖8示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件裝置(配置,布置，arrangement)；圖9示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件裝置；圖10示出了根據(jù)一個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法。具體實(shí)施例方式以下詳細(xì)描述參考附圖，所述附圖通過舉例說明示出了可實(shí)施本發(fā)明的特定細(xì)節(jié)和實(shí)施方式。對這些實(shí)施方式進(jìn)行了足夠詳細(xì)地描述，以使本領(lǐng)域的技術(shù)人員能夠?qū)嵤┍景l(fā)明。可以采用其他實(shí)施方式，并且在不背離本發(fā)明的范圍的情況下，可以進(jìn)行結(jié)構(gòu)、邏輯和電氣變化。各個(gè)實(shí)施方式并不一定互相排除，因?yàn)橐恍?shí)施方式可以與一個(gè)或多個(gè)其他實(shí)施方式結(jié)合以形成新的實(shí)施方式。因此，以下詳細(xì)描述并不以限制性意義理解，并且本發(fā)明的范圍由所附的權(quán)利要求限定。為裝置提供了各種實(shí)施方式，并且為方法提供了各種實(shí)施方式。應(yīng)當(dāng)理解，裝置的基本性能也適用于方法且反之亦然。因此，為了簡明，可能會省略這樣的性能的重復(fù)描述。如本文中使用的術(shù)語“耦接”或“連接”旨在分別包括直接“耦接”或直接“連接”以及間接“耦接”或間接“連接”。如本文中使用的術(shù)語“設(shè)置在……上方”或“布置在……上方”旨在包括其中第一元件(要素)或?qū)釉O(shè)置在或布置在第二元件(或要素)或?qū)由隙鴽]有位于其間的另外的元件(要素)或?qū)拥呐渲?布置)，以及其中第一元件(要素)或?qū)釉O(shè)置在或布置在第二元件(要素)或?qū)由?，具有位于第一元?要素)或?qū)优c第二元件(要素)或?qū)又g的一個(gè)或多個(gè)另外的元件(要素)或?qū)拥呐渲?布置)。現(xiàn)在，半導(dǎo)體部件或芯片通常利用半導(dǎo)體材料的薄片，稱作晶片來制造。薄芯片不僅在前段的制造過程中會提出很大的挑戰(zhàn)，而且隨著減小厚度，晶片會變得非常易受損，易破裂，并且由于其低剛性而嚴(yán)重彎曲。另一個(gè)關(guān)鍵步驟可以是后段組裝，其中，在裸片(小片，模片，die)的切割(也稱為切片(切割成片))之后，薄半導(dǎo)體可能必須從切片載體(dicingcarrier)上挑選出來,施加至引線框架(引線框)，并且在可以實(shí)現(xiàn)與芯片電連接和例如通過重塑進(jìn)行封裝之前與引線框架連接。在挑選裸片和裸片接合(裸片鍵合，模片接合)期間可能發(fā)生的機(jī)械力會對這樣的薄芯片提供高應(yīng)力，例如取決于所需的閉鎖電壓，將來其可能會具有降為幾微米的厚度，例如，在約Iym至約50μm的范圍內(nèi)。對于這種薄半導(dǎo)體，以目前的結(jié)構(gòu)、工藝和技術(shù)，可能無法防止與電氣故障(可能直到現(xiàn)場才發(fā)生電氣故障)有關(guān)的芯片背面的損壞或即時(shí)的芯片破裂。在前段(前期)中，目前存在合適的載體技術(shù)，例如，如箔片載體、玻璃載體、膠粘疊層(gluestacks)等，其技術(shù)上足夠成熟，并用于生產(chǎn)。這些載體系統(tǒng)在其耐溫性和真空和/或濕法化學(xué)工藝的使用上可能不同，并且它們可以具有某些不同限制。然而，對于實(shí)際實(shí)施，發(fā)現(xiàn)一般可在制造過程中將合適的載體技術(shù)與回避或避免策略相結(jié)合，使得在本申請中不另外考慮這個(gè)方面。對于非常薄的晶片，對晶片進(jìn)行鋸切可能提供額外的高應(yīng)力，因?yàn)橥ǔH切下鋸切痕跡(鋸痕，sawingtrace)的一部分,而其余部分會由于鋸條的機(jī)械壓力而破裂。如果晶片的初始厚度非常小(例如，與一般情況下破裂的鋸切痕跡的剩余厚度一樣小)，則鋸切參數(shù)可能必須要調(diào)整，以能夠進(jìn)行鋸切。例如，進(jìn)料可能必須顯著減小，或者必須采用可替換的切割技術(shù)，例如，激光切割或等離子蝕刻，但這可能部分導(dǎo)致顯著更高的成本。在切割(singulation)期間，晶片一般可位于通常為膠粘箔的載體上。箔片的粘著力(粘附力)應(yīng)足夠高，使得單個(gè)芯片可在切割和運(yùn)輸期間保持安全，并且例如不會飛離和損壞鋸條或其他芯片。另一方面，所述粘著力應(yīng)足夠低，使得在組裝本身期間，在不損壞芯片的情況下芯片的挑選和芯片在引線框架上的放置是可能的。目前，對于薄晶片，主要使用可具有高粘著力(在切割和運(yùn)輸期間)，但例如通過用紫外光輻射可被顯著降低(在裸片接合之前或期間不久)的粘合劑。應(yīng)理解的是，根據(jù)芯片厚度，在裸片接合期間剩余的粘著力可允許特定最大芯片面積。在裸片接合期間，芯片與引線框架之間可能經(jīng)常出現(xiàn)小缺陷，例如其會造成后續(xù)引線接合工藝過程中芯片的機(jī)械破壞。關(guān)于這種缺陷的容差還會隨著芯片厚度的降低而降低。如果例如采用共晶接合或擴(kuò)散焊，則對于最薄的芯片可能必須采用可便于非常均勻地沖壓的特殊成形沖壓機(jī)(formedstamps)。組裝期間薄芯片的挑戰(zhàn)可能是顯著的，并且可能例如要求更復(fù)雜和/或成本更高的組裝工藝。圖I示出了根據(jù)一個(gè)實(shí)施方式的半導(dǎo)體部件100。根據(jù)各個(gè)實(shí)施方式，半導(dǎo)體部件100可以包括半導(dǎo)體層101。所述半導(dǎo)體層101可以具有正面IOla和背面101b。如所示出的,所述正面IOla和背面IOlb可以是半導(dǎo)體層101的相對面。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體層101可以為半導(dǎo)體部件100的有用層(有用層，usefullayer)。根據(jù)各個(gè)實(shí)施方式,所述半導(dǎo)體層101可以是可被薄化(減薄)(例如,采用常規(guī)技術(shù)，例如，磨削和/或拋光和/或蝕刻和/或化學(xué)機(jī)械拋光(CMP)，可替換地其他適用技術(shù))的較厚晶片(未示出，參見例如圖3A)的一部分，以獲得薄的半導(dǎo)體有用層(S卩，半導(dǎo)體層101)。目前，典型的晶片厚度(在薄化之前)可以例如在約500μπι至約ΙΟΟΟμπι的范圍內(nèi)，但也可以為其他厚度值。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體層101可以例如具有在約Iμm至約70μm范圍內(nèi)的厚度，例如在一些實(shí)施方式中在約Iym至約50μm的范圍內(nèi)，例如在一些實(shí)施方式中在約Ιμ至約30μπι的范圍內(nèi)，例如在一些實(shí)施方式中在約Ιμ至約15μm的范圍內(nèi)?？商鎿Q地，厚度的其他值可以是可能的。所述層厚度的值可以例如適于半導(dǎo)體部件100應(yīng)滿足的特定要求或限制，例如，要達(dá)到的閉鎖電壓的特定值。例如，根據(jù)經(jīng)驗(yàn)，每10伏閉鎖電壓Iμm的層厚度可能是期望的。換句話說，層厚度每增加一微米，閉鎖電壓可增加約10伏。根據(jù)一些實(shí)施方式，所述半導(dǎo)體層101可以包括硅(Si)或可以由硅(Si)制成。根據(jù)其他實(shí)施方式，所述半導(dǎo)體層101可以包括其他合適的半導(dǎo)體材料或者可以由其他合適的半導(dǎo)體材料制成，還包括復(fù)合半導(dǎo)體材料。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件100可以包括至少一個(gè)電子元件102。所述電子元件102可以至少部分地形成在半導(dǎo)體層101中。在圖I的實(shí)施方式中，所述電子元件102示出為全部形成在半導(dǎo)體層101中，然而根據(jù)各個(gè)實(shí)施方式，電子元件102的一部分還可以位于半導(dǎo)體層101之外，例如，在位于半導(dǎo)體層101上或上方的一個(gè)或多個(gè)層中和/或在位于半導(dǎo)體層101下方的一個(gè)或多個(gè)層中。換句話說，根據(jù)各個(gè)實(shí)施方式，電子元件102的某些部分或區(qū)域可以由半導(dǎo)體層101的一部分形成，而電子元件102的其他部分或區(qū)域可以由半導(dǎo)體部件100的其他層的一部分形成。所述電子元件102還可以稱作本文的有效元件(有效部件，有用部件)。根據(jù)各個(gè)實(shí)施方式，所述電子元件102可以例如包括或配置為(橫向或縱向)晶體管(例如，配置為場效應(yīng)晶體管(FET)或雙極結(jié)晶體管(BJT))或二極管。根據(jù)一些實(shí)施方式，所述電子元件102可以包括不同元件或可以被配置為不同元件。根據(jù)一些實(shí)施方式，所述半導(dǎo)體部件100可以包括多于一個(gè)的電子元件。例如，根據(jù)一些實(shí)施方式，集成電路(1C)，包括例如多個(gè)電子元件(例如，如晶體管和/或二極管和/或其他電子元件)，可至少部分地形成在半導(dǎo)體層101內(nèi)。例如，在提供集成電路(IC)的情況下，所述半導(dǎo)體部件100還可以稱作裸片或芯片。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件101可以包括形成在半導(dǎo)體層101內(nèi)的至少一個(gè)通孔103。所述至少一個(gè)通孔103可從半導(dǎo)體層101的正面IOla引向背面101b。所述通孔103還可以稱作貫通觸頭(貫通接觸,貫通接觸部，through-contact),或者,在半導(dǎo)體層101包括娃或由娃制成的情況下,稱作娃通孔(穿透性娃通孔，throughsiliconvia)(TSV)0圖I僅示出了一個(gè)通孔103，但是，根據(jù)各個(gè)實(shí)施方式，可以在半導(dǎo)體層101中形成多個(gè)通孔。根據(jù)一個(gè)實(shí)施方式，所述至少一個(gè)通孔103可以例如通過在半導(dǎo)體層101中形成至少一個(gè)孔，使該至少一個(gè)孔與半導(dǎo)體層101的半導(dǎo)體材料電絕緣，并且用導(dǎo)電材料填充該至少一個(gè)孔而形成。根據(jù)一些實(shí)施方式，所述至少一個(gè)孔可以利用蝕刻工藝在半導(dǎo)體層101內(nèi)形成。根據(jù)一個(gè)實(shí)施方式，所述蝕刻工藝可以為干法蝕刻工藝。根據(jù)一個(gè)實(shí)施方式，使該至少一個(gè)孔與半導(dǎo)體層101的半導(dǎo)體材料電絕緣可以例如通過在該至少一個(gè)孔的側(cè)壁上形成(例如，沉積或熱生長)一個(gè)或多個(gè)電絕緣層而實(shí)現(xiàn)。根據(jù)一些實(shí)施方式，還可以可能的是，一個(gè)或多個(gè)貫通觸頭或通孔103的電位可以具有與襯底(基板)或半導(dǎo)體層101相同的電位。例如，在這種情況下，所述一個(gè)或多個(gè)絕緣層可以是不必要的。根據(jù)一些實(shí)施方式，并且取決于例如貫通觸頭或通孔103的后續(xù)填充工藝，可以形成例如一個(gè)或多個(gè)阻擋層(barrierlayer),以防止半導(dǎo)體層101的半導(dǎo)體材料被填充材料污染。根據(jù)一些實(shí)施方式，所述一個(gè)或多個(gè)阻擋層可由一種或多種氮化物材料組成或者可以包括一種或多種氮化物材料，例如，Si3N4(也作為非化學(xué)計(jì)量化合物)、TiN、TaN或其他合適材料。根據(jù)各個(gè)實(shí)施方式，所述一個(gè)或多個(gè)阻擋層可以形成在至少一個(gè)孔的側(cè)壁上，例如，形成在一個(gè)或多個(gè)電絕緣層上(如果存在的話)。根據(jù)一個(gè)實(shí)施方式，用于填充至少一個(gè)孔的導(dǎo)電材料可以包括或者可以是導(dǎo)電半導(dǎo)體材料和/或金屬和/或金屬-半導(dǎo)體化合物和/或碳，例如，硅、鋁、銅、鎢、鈦、鉭、TiSi、TaSi,CoSi。根據(jù)一些實(shí)施方式，阻擋層可以形成在填充材料與半導(dǎo)體材料之間或形成在填充材料與絕緣材料之間(在所述至少一個(gè)孔與半導(dǎo)體層101的半導(dǎo)體材料電絕緣的情況下)。根據(jù)其他實(shí)施方式，所述至少一個(gè)通孔103可以利用其他合適技術(shù)來形成。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件100可以進(jìn)一步包括設(shè)置在半導(dǎo)體層101的正面IOla的至少一部分上的正面金屬化層(metallizationlayer)104,從而將至少一個(gè)電子元件102與至少一個(gè)通孔103電連接。所述正面金屬化層104可以電連接于至少一個(gè)電子元件102(例如，電連接于電子元件102的連接或端子區(qū)域)和至少一個(gè)通孔103。根據(jù)各個(gè)實(shí)施方式，所述正面金屬化層104可以包括一個(gè)或多個(gè)導(dǎo)線或跡線，也稱為再分配跡線(redistributiontraces)。圖I僅示出了與電子元件102和通孔103連接的一個(gè)再分配跡線141，但是，根據(jù)各個(gè)實(shí)施方式，還可以提供例如一方面與電子元件102(例如，與電子元件102的一個(gè)或多個(gè)連接或端子區(qū)域)連接，且另一方面與另外的通孔連接的另外的再分配跡線。因此，根據(jù)各個(gè)實(shí)施方式，電子元件的一個(gè)或多個(gè)連接或端子區(qū)域可以通過正面金屬化層的一個(gè)或多個(gè)再分配跡線電連接。根據(jù)各個(gè)實(shí)施方式，所述一個(gè)或多個(gè)再分配跡線可以連接至從半導(dǎo)體層的正面引向背面的各個(gè)通孔。根據(jù)各個(gè)實(shí)施方式，所述正面金屬化層104可以包括合適的金屬化材料或者可以由合適的金屬化材料制成，例如，合適的導(dǎo)體，例如，硅(Si)(例如，多晶硅或非晶硅)、鋁(Al)、銅(Cu)、碳(C)或合金和/或包括一種或多種上述材料的層堆疊?？商鎿Q地或附加地，所述正面金屬化層104可以包括其他合適的金屬化材料或者可以由其他合適的金屬化材料制成，例如，其他合適的金屬或金屬合金。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件100可以包括帽(cap)105。根據(jù)一些實(shí)施方式，所述帽105可以設(shè)置在半導(dǎo)體層101的正面IOla上，并且可以例如通過設(shè)置在帽105與半導(dǎo)體層101之間的一個(gè)或多個(gè)層與半導(dǎo)體層101機(jī)械耦接。根據(jù)各個(gè)實(shí)施方式，所述帽105可以配置為半導(dǎo)體部件100的正面載體。S卩，所述帽105可以被構(gòu)造成作為用于在制造工藝過程中處理半導(dǎo)體部件100的載體。所述帽105可以具有上表面105a和與上表面105a相對的下表面105b。如所不出的，所述下表面105b可以面向半導(dǎo)體層101。所述帽105可與半導(dǎo)體層101機(jī)械耦接，并且可以用作半導(dǎo)體部件100加工期間的原位載體，并可進(jìn)一步用作加工的半導(dǎo)體部件100的封裝(或封裝的至少一部分)。即，根據(jù)各個(gè)實(shí)施方式，所述帽105可以在制造半導(dǎo)體部件100期間采用，并且可以被用作用于在制造工藝期間處理半導(dǎo)體部件100的載體，且所述帽105可以保留在完全加工的元件內(nèi)，并且用作元件的封裝(或封裝的一部分)。根據(jù)各個(gè)實(shí)施方式，所述帽105可以具有在約50μm至約1000μm范圍內(nèi)的厚度，例如，根據(jù)一些實(shí)施方式，在約100μm至約500μm范圍內(nèi)。所述帽105的厚度可以例如適于有用層(即，半導(dǎo)體層101)的厚度，并且根據(jù)其他實(shí)施方式可以具有其他值。根據(jù)一些實(shí)施方式，所述帽105可以被配置為不透明帽。換句話說，所述帽105可以包括不透明材料或者可以由不透明材料制成。這樣，在帽105下方的所述半導(dǎo)體層101的半導(dǎo)體材料可以例如在后續(xù)操作過程中可以遮蔽光源。根據(jù)一些實(shí)施方式，所述半導(dǎo)體部件100可以包括設(shè)置在半導(dǎo)體層101的正面IOla上，和在半導(dǎo)體層101與帽105之間的至少一個(gè)介電層107。在圖I中，僅示出了一個(gè)介電層107，但是，根據(jù)各個(gè)實(shí)施方式，可以堆疊多于一個(gè)的介電層107。另外，根據(jù)一些實(shí)施方式，在半導(dǎo)體層101與帽105之間可以設(shè)置一個(gè)或多個(gè)阻擋層(例如，阻擋鈉(Na)離子)。例如，根據(jù)一個(gè)實(shí)施方式，阻擋層可以直接位于最頂部介電層的下方，或者可替換地，位于布線疊層(布線層疊體，wiringstack)的較深位置。根據(jù)一個(gè)實(shí)施方式,所述一個(gè)或多個(gè)阻擋層可以例如為氮化硅(Si3N4)層。根據(jù)一些實(shí)施方式，接觸孔108可以形成在所述至少一個(gè)介電層107中，并可填充有導(dǎo)電材料，例如，如多晶娃或金屬，以將正面金屬化層104與電子兀件102和通孔103電連接，如所示出的。例如，一個(gè)接觸孔108可以設(shè)置在電子元件102上，并且可與電子元件102和正面金屬化層104接觸，而另一個(gè)接觸孔108可以設(shè)置在通孔103上，并可與通孔103和正面金屬化層104接觸。在圖I中，作為一個(gè)實(shí)例，示出了兩個(gè)接觸孔108，但是，根據(jù)各個(gè)實(shí)施方式，可以設(shè)置另外的接觸孔108。根據(jù)各個(gè)實(shí)施方式，可以例如利用蝕刻工藝以在至少一個(gè)介電層107內(nèi)蝕刻孔，并隨后用導(dǎo)電材料，例如如多晶硅或金屬填充孔而形成所述接觸孔108。根據(jù)各個(gè)實(shí)施方式，所述正面金屬化層104可以通過至少一個(gè)介電層107而與半導(dǎo)體層101電絕緣，如所示出的。根據(jù)一些實(shí)施方式，阻擋層可以形成在金屬化層104和/或接觸孔108的導(dǎo)電填充材料與半導(dǎo)體層101和/或至少一個(gè)介電層107之間。該阻擋層可以例如由一種或多種氮化物材料組成或者可以包括一種或多種氮化物材料，例如，Si3N4(也作為非化學(xué)計(jì)量化合物)、TiN,TaN或其他合適材料。根據(jù)各個(gè)實(shí)施方式，所述帽105可以包括電絕緣材料或者可以由電絕緣材料制成，例如，如玻璃、塑性材料(塑料)或?qū)雍纤芰?塑料層壓板)(例如，根據(jù)一個(gè)實(shí)施方式，具有纖維增強(qiáng)材料)。根據(jù)一些實(shí)施方式，例如，可以使用與用于印制電路板(PCB)制造相似或相同的材料，例如，如玻璃纖維環(huán)氧樹脂化合物或特氟隆化合物?？商鎿Q地，根據(jù)一些實(shí)施方式，所述帽105可以包括導(dǎo)電材料或者可以由導(dǎo)電材料制成，例如，如銅(Cu)、鎳(Ni)、鋁(Al)、鎢(W)、鈦(Ti)或包括一種或多種上述材料的疊層和/或合金。根據(jù)一些實(shí)施方式，并且例如，為了更容易組裝，這些導(dǎo)電材料可以涂布有其他導(dǎo)電材料，例如，如銀(Ag)、金(Au)、鎳(Ni)、錫(Sn)，以提高例如焊接工藝過程中的腐蝕行為或潤濕性。另外，根據(jù)一些實(shí)施方式，導(dǎo)電可層壓材料(即，適合于層壓的材料)，例如，如帶有合適粘合劑的金屬網(wǎng)可以類似地用于導(dǎo)電同質(zhì)帽(conductivehomogenouscaps)。根據(jù)各個(gè)實(shí)施方式，所述帽105可以施加至介電層107(或者，如果存在多于一個(gè)的介電層107，施加至介電層堆疊的最頂層)的上表面107a，如所示出的。即，根據(jù)各個(gè)實(shí)施方式，所述帽105可以通過介電層(或?qū)佣询B(layerstack))107與半導(dǎo)體層101機(jī)械稱接。根據(jù)各個(gè)實(shí)施方式,所述帽105可以例如通過陽極接合(anodicbonding)或粘著接合與介電層107的上表面107a結(jié)合。例如，在帽105包括玻璃或由玻璃制成的情況下，所述帽105還可以通過玻璃粉而施加至介電層107。根據(jù)各個(gè)實(shí)施方式，正面金屬化層104的上表面104a可以位于比介電層107的上表面107a更低的水平或與其相同的水平。換句話說，根據(jù)各個(gè)實(shí)施方式，正面金屬化層104可以設(shè)置成不高于介電層(或?qū)佣询B)107的周圍介電材料。在圖I中，示出了正面金屬化層104的上表面104a位于比介電層(或?qū)佣询B)107的上表面107a更低的水平，使得在正面金屬化層104的上表面104a與帽105之間提供一距離(由圖I中的雙箭頭110表示)。根據(jù)一些實(shí)施方式，空腔(cavity)111可以位于正面金屬化層104與帽105之間，如所示出的。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件100可以包括設(shè)置在半導(dǎo)體層101的背面IOlb的至少一部分上的背面金屬化層106。所述背面金屬化層106可以與通孔103電連接。所述背面金屬化層106可用于與至少一個(gè)電子元件102電接觸(例如，與電子元件102的連接或端子區(qū)域接觸)。根據(jù)各個(gè)實(shí)施方式，所述背面金屬化層106可以包括多個(gè)部分，所述多個(gè)部分可互相電絕緣，并與不同的通孔電連接。在圖I中，示出了與通孔103電連接的單個(gè)部分162，但是，根據(jù)其他實(shí)施方式，所述背面金屬化層106可以包括可與多個(gè)通孔中的各自通孔電連接的多個(gè)部分。所述背面金屬化層106可以包括合適的金屬化材料或者可以由合適的金屬化材料制成，例如，如合適的金屬，例如，鋁(Al)、銅(Cu)、鎳(Ni)、鈦(Ti)、鎢(W)或包括一種或多種上述材料的疊層和/或合金。根據(jù)一些實(shí)施方式，例如，為了更容易組裝，這些導(dǎo)電材料可以涂布有其他導(dǎo)電材料，例如，如銀(Ag)、金(Au)、鎳(Ni)、錫(Sn)，以提高例如焊接工藝過程中的腐性行為或潤濕性。可替換地或附加地，所述背面金屬化層106可以包括其他合適的金屬化材料或者可以由其他合適的金屬化材料制成，例如，其他合適金屬或金屬合金。根據(jù)一些實(shí)施方式，所述半導(dǎo)體部件100可以包括設(shè)置在半導(dǎo)體層101的背面IOlb的至少一部分上(例如，直接設(shè)置在其上)，以及背面金屬化層106與半導(dǎo)體層101之間的至少一個(gè)鈍化層109，如圖I所示。所述鈍化層109可用于將背面金屬化層106(或背面金屬化層106的一部分)與半導(dǎo)體層101電絕緣。所述至少一個(gè)通孔103可以延伸通過鈍化層109，并可與背面金屬化層106接觸，如所示出的。根據(jù)一些實(shí)施方式，所述背面金屬化層106可以包括可與半導(dǎo)體層101電連接，以提供例如襯底接觸(接觸部)，換句話說，與半導(dǎo)體層101的電接觸的部分(在圖I中未示出，參見例如圖3G)。為此，所述背面金屬化層106的該部分可以例如形成在半導(dǎo)體層101的背面IOlb上。根據(jù)一些實(shí)施方式，所述半導(dǎo)體部件100可安裝在引線框架(未示出，參見例如圖8)上。為此，所述帽105的上表面105a可以例如通過粘著工藝或在上表面105a上沉積相應(yīng)的金屬化層(metallization)之后通過焊接而附接(附著，連接)至引線框架。根據(jù)一些實(shí)施方式，所述半導(dǎo)體部件100可安裝在冷卻元件或散熱器(未示出，參見例如圖9)上。為此，所述帽105的上表面105a可以例如通過設(shè)置在帽105與冷卻元件或散熱器之間的導(dǎo)熱膠而附接至冷卻元件或散熱器。圖2示出了根據(jù)一個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法200。在202中，可以設(shè)置具有正面和背面的半導(dǎo)體層，所述半導(dǎo)體層包括至少部分形成在半導(dǎo)體層中的至少一個(gè)電子元件。所述半導(dǎo)體層和/或電子元件可以例如根據(jù)本文所描述的一個(gè)或多個(gè)實(shí)施方式來形成和/或配置。在204中，可以在半導(dǎo)體層中形成從半導(dǎo)體層的正面引向背面的至少一個(gè)通孔。所述至少一個(gè)通孔可以例如根據(jù)本文所描述的一個(gè)或多個(gè)實(shí)施方式來形成和/或配置。在206中，可以在半導(dǎo)體層正面的至少一部分上形成正面金屬化層，以將至少一個(gè)電子元件與至少一個(gè)通孔電連接。所述正面金屬化層可以例如根據(jù)本文所述的一個(gè)或多個(gè)實(shí)施方式來形成和/或配置。在208中，可以在半導(dǎo)體層的正面上設(shè)置帽，使得帽與半導(dǎo)體層機(jī)械耦接，所述帽被配置為正面載體。所述帽可以例如根據(jù)本文所述的一個(gè)或多個(gè)實(shí)施方式來形成和/或配置。在210中，可以在半導(dǎo)體層背面的至少一部分上形成背面金屬化層，所述背面金屬化層與至少一個(gè)通孔電連接，以例如與至少一個(gè)電子元件電接觸。所述背面金屬化層可以例如根據(jù)本文所述的一個(gè)或多個(gè)實(shí)施方式來形成和/或配置。根據(jù)本文所述的各個(gè)實(shí)施方式，優(yōu)選地，組裝工藝可省略，或者至少可以顯著便利。根據(jù)各個(gè)實(shí)施方式，可以提供載體和相應(yīng)工藝，其可以便于降低至幾微米(μπΟ的晶片厚度的半導(dǎo)體晶片的加工，例如，在約Iμm至約70μm范圍內(nèi)的晶片厚度，例如在一些實(shí)施方式中在約Iym至約50μm的范圍內(nèi)，例如在一些實(shí)施方式中在約Iμm至約30μm的范圍內(nèi)，例如在一些實(shí)施方式中在約Iym至約15μm的范圍內(nèi)?？商鎿Q地，晶片厚度的其他值可以是可行的。根據(jù)各個(gè)實(shí)施方式，可以在前段中在晶片級引入用于再分配、接觸和鈍化的額外工藝，使得至少對于表面貼裝裝置(surface-mountabledevices),可能不需要額外的封裝。特別地，根據(jù)各個(gè)實(shí)施方式，可使用保留在半導(dǎo)體部件或芯片上的正面載體。根據(jù)各個(gè)實(shí)施方式，可以在半導(dǎo)體部件或芯片的背面上實(shí)現(xiàn)半導(dǎo)體部件或芯片的接觸。根據(jù)各個(gè)實(shí)施方式，可以提供載體系統(tǒng)，甚至在使用最薄的半導(dǎo)體的情況下，載體系統(tǒng)也可使晶片制造期間及后續(xù)的處理可靠或安全。根據(jù)各個(gè)實(shí)施方式，在半導(dǎo)體有用層內(nèi)可一次形成可與產(chǎn)品制造過程匹配的ー個(gè)或多個(gè)孔。所述ー個(gè)或多個(gè)孔隨后可以用作ー個(gè)或多個(gè)貫通觸頭或通孔(在硅基有用層的情況下，還稱作硅通孔(TSV))。隨后或后面，根據(jù)各個(gè)實(shí)施方式，取決于要求，所述ー個(gè)或多個(gè)孔可以在側(cè)面與半導(dǎo)體有用層電絕緣，并可填充有導(dǎo)電材料。由于僅半導(dǎo)體有用層可能必須蝕刻(例如，采用干法蝕刻エ藝；可替換地，可以使用其他蝕刻エ藝)，所述ー個(gè)或多個(gè)孔的直徑可相應(yīng)地選擇為較小。例如，在干法蝕刻中，10至100之間的縱橫比(其表示溝槽深度與上部溝槽寬度之間的比)可以是常用的，其中與具有圓形溝槽開ロ的溝槽相比，具有線形溝槽開ロ的溝槽可以例如具有更高的縱橫比。在溝槽蝕刻期間在掩模中的最小溝槽開ロ或窗ロ可與半導(dǎo)體層101的最終厚度相關(guān)。另外，可能必須要考慮溝槽側(cè)壁上的絕緣層厚度，并且可増加溝槽開ロ的最小開ロ。例如，根據(jù)ー些實(shí)施方式，線形溝槽的ー個(gè)或多個(gè)孔或開ロ的直徑范圍可為約0.2ym至約5ym。但是，根據(jù)其他實(shí)施方式，直徑可具有不同值。圖3A至3G為截面示意圖，示出了根據(jù)ー個(gè)實(shí)施方式的在制造半導(dǎo)體部件的方法中的不同處理階段(步驟)。與圖I所示的半導(dǎo)體部件100中相同的半導(dǎo)體部件的部分用與圖I中相同的參考數(shù)字標(biāo)記，并還參考上面的描述。圖3A以視圖300示出了根據(jù)ー個(gè)實(shí)施方式在沉積正面金屬化層之前對制造的貫通觸頭(通孔)103進(jìn)行的處理階段(步驟)。半導(dǎo)體層101，也稱為半導(dǎo)體有用層，或簡稱為有用層，可以是晶片305的一部分，并且可以位于晶片305的載體部分301上。所述半導(dǎo)體層101可以具有可與晶片305的正面305a重合的正面IOla(也稱為上表面?zhèn)?，以及可與晶片305的載體部分301相鄰的背面IOlb(也稱為下表面?zhèn)?。所述晶片305可以進(jìn)ー步具有與正面305a相対的背面305b。所述通孔103可從半導(dǎo)體層101的正面IOla延伸至半導(dǎo)體層101的背面101b。電子元件102可以部分形成在半導(dǎo)體層101內(nèi)。作為ー個(gè)實(shí)例，為了更容易說明，并且為了說明各個(gè)實(shí)施方式的基本原則，示出了具有源極/漏極區(qū)域302、本體區(qū)域303和絕緣柵極304的單個(gè)橫向場效應(yīng)晶體管(例如，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET))作為電子元件102(有效元件)。如將容易理解的是，所述原則可以同樣適合于或者適用于例如集成電路(IC)或垂直元件。另外，圖3A中示出了兩個(gè)通孔103作為實(shí)例，但是，根據(jù)一些實(shí)施方式，可以存在不同數(shù)量的通孔103。在圖3A所示的預(yù)制狀態(tài)下，例如，可以沉積至少ー個(gè)布線層(布線水平，wiringlevel)，例如由多晶半導(dǎo)體材料(例如，多晶硅)制成，其還可以作為電子元件102(S卩，場效應(yīng)晶體管)的柵電極304。這樣構(gòu)造的多晶硅層(多層，多晶硅水平，polylevel)可通過合適的介電材料(或簡稱為電介質(zhì))進(jìn)行絕緣。在圖3A中，作為實(shí)例，示出了設(shè)置在半導(dǎo)體層101的正面IOla上的第一介電層307’和設(shè)置在第一介電層307’上的第二介電層307’’。所述柵電極304可以設(shè)置在第一介電層307’上，因此可以與本體區(qū)域303電絕緣，如所示出的。另外，根據(jù)ー些實(shí)施方式，所述通孔103可穿過第一介電層307’延伸，如圖3A所示。例如，如本領(lǐng)域的技術(shù)人員可以容易理解的是，在集成電路中，可以在第一繪制的多層(polylayer)與接觸孔108(參見圖3B)的最頂列之間提供額外的布線層(布線水平，wiringlevels)(圖中未不出)。圖3B以視圖310示出了另ー個(gè)處理階段(步驟)。其示出了已形成接觸孔108的最頂列(topmostrow),例如，已蝕刻。作為實(shí)例，示出了四個(gè)接觸孔108，其中四個(gè)接觸孔108中的兩個(gè)位于通孔103上，并穿過第二介電層307”向下延伸至通孔103，而四個(gè)接觸孔108中的另外兩個(gè)位于源扱/漏極區(qū)域302上，并穿過第二介電層307”和第一介電層307’向下延伸至源扱/漏極區(qū)域302。根據(jù)其他實(shí)施方式，可形成(例如，蝕刻)不同數(shù)量的接觸孔108。為了易于說明示例性實(shí)施方式的原則，在圖3B中省略了可與柵電極304連接的接觸孔，但根據(jù)各個(gè)實(shí)施方式，可以存在接觸孔。如將容易理解的是，這種接觸可作為柵電極304與集成電路和/或外部柵極引腳中的其他信號之間的電氣連接的一部分。根據(jù)ー些實(shí)施方式，至少在小型結(jié)構(gòu)中，所述接觸孔108可以直接填充有例如鎢(W)或多晶娃(poly)填充物(插塞，plug)(可替換地,填充有另一種合適的填充材料(插塞材料,plugmaterial))。根據(jù)ー些實(shí)施方式,對于足夠大的接觸孔108,它們也可以與金屬接觸，和/或與后續(xù)布線層(布線水平)原位接觸。圖3C以視圖320示出了另ー個(gè)處理階段(步驟)。根據(jù)各個(gè)實(shí)施方式并且如圖3C所示，另外的介電層(在所示的實(shí)例中為第三介電層307”’)可以形成(例如，沉積)在具有最頂部接觸孔108的介電層上(在所示的實(shí)例中，在第二介電層307”上)。圖3D以視圖330示出了另ー個(gè)處理階段(步驟)。根據(jù)各個(gè)實(shí)施方式并且如圖3D所示，所述第三介電層307”’可以被構(gòu)造成(或者被圖案化成)在第三介電層307”’中形成凹槽(凹進(jìn)部分，reCesses)308，使得正面金屬化層104的最頂部導(dǎo)線或跡線(也稱為再分配跡線)可在隨后引入到經(jīng)構(gòu)造的第三介電層307”’的凹槽308內(nèi)(參見圖3E)。換句話說，第三介電層307”’的一部分可去除，以暴露下面的第ニ介電層307’’的一部分和接觸孔108。第三介電層307”’的其余部分可以例如具有脊或壁的形狀。圖3E以視圖340示出了另ー個(gè)處理階段(步驟)。根據(jù)各個(gè)實(shí)施方式并且如圖3E所示，正面金屬化層104可以形成在經(jīng)構(gòu)造的第三介電層307”’的凹槽308內(nèi)。換句話說，正面金屬化層104的導(dǎo)線或再分配跡線341可形成在凹槽308內(nèi)。在圖3E中示出了兩條再分配跡線341作為示例，每條再分配跡線341通過各個(gè)接觸孔108之一將電子元件102(顯然，在該實(shí)例中為場效應(yīng)晶體管的源扱/漏極區(qū)域302中的ー個(gè))與各個(gè)通孔103電連接。根據(jù)其他實(shí)施方式，所述正面金屬化層104可以包括僅一條或者可以包括多于兩條的(例如，多條)導(dǎo)線或再分配跡線341。所述正面金屬化層104可以包括合適的金屬化材料或者可以由合適的金屬化材料制成，例如，鋁(Al)、銅(Cu)、碳(C)、鎳(Ni)或包括ー種或多種上述材料的合金和/或疊層?？商鎿Q地或附加地，所述正面金屬化層104可以包括其他合適的金屬化材料或者可以由其他合適的金屬化材料制成，例如，其他金屬或金屬合金。根據(jù)ー些實(shí)施方式，阻擋層可形成在金屬化層104和/或接觸孔108的導(dǎo)電填充材料與半導(dǎo)體材料101和/或介電層307’、307”、307’，’中的ー個(gè)或多個(gè)之間。該阻擋層可以例如由氮化物材料組成或者可以包括氮化物材料，例如，Si3N4(也作為非化學(xué)計(jì)量化合物)、TiN、TaN或其他合適材料。根據(jù)ー些實(shí)施方式，所述正面金屬化層104的上表面104a可以涂敷有防氧化材料，例如如聚合物或例如貴金屬諸如銀(Ag)或金(Au)或另ー種合適材料。根據(jù)各個(gè)實(shí)施方式，所述正面金屬化層104可以例如以電鍍方式(換句話說，采用電沉積エ藝)或使用可通過橡皮輥涂敷的金屬膏而形成，從而使例如功率半導(dǎo)體中的層較厚且路徑電阻(pathresistances)較低。在一個(gè)可替換的實(shí)施方式中，所述金屬化層104可均勻地沉積在第二介電層307”的表面、接觸孔108和第三介電層307”’的表面上。所述金屬化層104隨后可通過化學(xué)機(jī)械拋光(CMP)，利用經(jīng)構(gòu)造的第三介電層307”’的脊或壁的上邊緣或表面307a”’作為支撐結(jié)構(gòu)而形成。根據(jù)其他實(shí)施方式，還可以使用如由集成電路中已知的標(biāo)準(zhǔn)金屬化層。根據(jù)各個(gè)實(shí)施方式，所述正面金屬化層104的上邊緣或表面104a或?qū)Ь€341(即，導(dǎo)線的材料(例如，金屬))可以設(shè)置成不高于第三介電層307”’的周圍介電材料的上邊緣或表面307a”’，如所示出的。這可以例如用于防止由于產(chǎn)生空腔而可能以其他方式發(fā)生的電短路。另外，這可以例如用于解釋導(dǎo)線的材料(例如，金屬)和周圍電介質(zhì)的不同熱膨脹系數(shù)。特別地，金屬可以具有比介電材料(例如，ニ氧化硅)更高的熱膨脹系數(shù)。因此，在正面金屬化層104的導(dǎo)線或跡線的上表面104a與周圍第三介電層307”’的上表面307a”’共面且帽設(shè)置在第三介電層307”’和正面金屬化層104上的情況下，如下文根據(jù)圖3F所述，較高的熱膨脹系數(shù)和由此金屬在加熱時(shí)較強(qiáng)的膨脹可能會使帽在后續(xù)退火過程中散裂(脫落)。圖3F示出了一個(gè)實(shí)施方式，其中，在正面金屬化層104的導(dǎo)線或跡線341的材料(例如，金屬)與帽105之間存在ー個(gè)凈距離(由參考數(shù)字110表不)。根據(jù)其他實(shí)施方式,例如在采用CMP(化學(xué)機(jī)械拋光)エ藝來構(gòu)造最頂部金屬層的情況下，所述距離110可以顯著更小。根據(jù)ー些實(shí)施方式，一個(gè)或多個(gè)阻擋層可以可選地設(shè)置在半導(dǎo)體部件中的金屬與介電材料之間和/或半導(dǎo)體部件中的半導(dǎo)體材料中。為了簡明，圖中未示出這些阻擋層。圖3F以視圖350示出了另ー個(gè)處理階段(步驟)。根據(jù)各個(gè)實(shí)施方式并且如圖3F所示，帽105可粘合在最頂部介電層(即，在該實(shí)例中為第三介電層307”’)的上表面307a”’上。所述帽105可具有上表面105a和與上表面105a相対的下表面105b。所述下表面105b可以面向半導(dǎo)體層101，如所示出的。所述帽15可以具有與晶片305相似的橫向尺寸，并且還可在后續(xù)エ藝步驟中作為載體。所述帽105可以例如由玻璃制成，并且可以例如通過陽極接合、粘著接合或通過玻璃粉施加在經(jīng)構(gòu)造的最頂部介電層上(即，在該實(shí)例中在第三介電層307”’上)，例如，在第三介電層307”’的脊形結(jié)構(gòu)上。取決于用于帽105的材料，例如抵抗鈉(Na)離子的擴(kuò)散阻擋層(擴(kuò)散勢壘，diffusionbarrier)(圖中未示出)，例如，氮化娃(Si3N4)層可直接設(shè)置在最頂部介電層(即，在該實(shí)例中為第三介電層307”’)下方，或者，可替換地，根據(jù)ー些實(shí)施方式，其可以設(shè)置在布線疊層的較深位置。另外，根據(jù)ー些實(shí)施方式，可以例如通過填充有金屬的環(huán)向溝槽(換句話說，圍繞有源區(qū)域或裝置區(qū)域的溝槽)來設(shè)置水平擴(kuò)散阻擋層(擴(kuò)散勢壘)。在一些實(shí)施方式中，至少對于正面金屬化層104的相鄰再分配線或跡線341之間的某些介電壁(經(jīng)構(gòu)造的第三介電層307”’的介電壁)，在各個(gè)介電壁(經(jīng)構(gòu)造的第三介電層307”’的介電壁)與帽105之間可以形成連續(xù)連接，其可以電絕緣。換句話說，第三介電層307”’的介電壁可與帽105鄰接，因此，正面金屬化層104的相鄰再分配跡線341可通過其間的介電壁彼此電絕緣。因此，根據(jù)一些實(shí)施方式，可減小具有不同電位的兩條線341之間的距離。還可提供多個(gè)支撐點(diǎn)，以提高薄晶片的穩(wěn)定性。例如，根據(jù)各個(gè)實(shí)施方式，帽105可粘合在設(shè)置在薄半導(dǎo)體有用層101上的層堆疊(層堆疊體)的最頂部介電層307”’上，因此可與晶片305機(jī)械耦接(特別地，與位于晶片305的載體部分301上的半導(dǎo)體有用層101機(jī)械耦接)。根據(jù)ー些實(shí)施方式，將帽105與晶片接合的接合エ藝(粘合エ藝)可以可選地在至少低真空下進(jìn)行。這可適用于例如其中在晶片處理過程中，后續(xù)對層堆疊進(jìn)行真空處理，且在帽105與芯片之間保留空腔的情況。在后續(xù)制造エ藝中，所述帽105可以具有例如與玻璃載體相同的功能。但是，所述帽105可能不需要從晶片的正面去除，而是可以永久保留在芯片上。所述帽105的厚度可以以這樣的方式適當(dāng)選擇，例如，使得在進(jìn)ー步處理過程中可以實(shí)現(xiàn)晶片疊層的足夠機(jī)械穩(wěn)定性。例如，根據(jù)ー些實(shí)施方式，所述帽厚度的范圍可為約50V-m至約1000V-m,例如,根據(jù)一些實(shí)施方式，約100um至約500um?？商鎿Q地,帽厚度可具有其他值。所述帽105的厚度可以例如取決于半導(dǎo)體有用層101的厚度。根據(jù)ー些實(shí)施方式，所述帽105可配置為不透明帽。換句話說，所述帽105可包括不透明材料或者可以由不透明材料制成。這樣，所述半導(dǎo)體層101在帽105下方的半導(dǎo)體材料可在后續(xù)t呆作中遮蔽光源。由于帽105不是必須再次要去除(換句話說，拆卸)，所以可以不再要求后續(xù)制造エ藝的溫度限制為例如約150°C至250°C。相反，根據(jù)ー些實(shí)施方式，溫度限制現(xiàn)在可由金屬化層(金屬化，metallization)限定，并且可以例如在約400°C至450°C的范圍內(nèi)。換句話說，在后續(xù)制造エ藝中可采用較高的溫度，例如，根據(jù)ー些實(shí)施方式，溫度可達(dá)約400-450°Co根據(jù)各個(gè)實(shí)施方式，包括帽105的疊層可適用于真空處理和/或濕法化學(xué)エ藝。根據(jù)各個(gè)實(shí)施方式，所述帽105可在從晶片背面305b薄化晶片305的后續(xù)過程中作為載體，如圖3G所示。圖3G以視圖360示出了另ー個(gè)處理階段(步驟)。根據(jù)各個(gè)實(shí)施方式并且如圖3G所示，所述晶片305可從晶片背面305b薄化，以去除晶片305的載體部分301，使得晶片305的半導(dǎo)體有用層101保留。所述薄化可以例如采用常規(guī)技術(shù)，例如，磨削和/或拋光和/或蝕刻和/或CMP(化學(xué)機(jī)械拋光)而完成。關(guān)于此，通孔(貫通觸頭)103的下側(cè)可以例如用于進(jìn)行終點(diǎn)檢測。換句話說，晶片305的薄化可以在例如通孔103的下側(cè)或下側(cè)附近停止。在對晶片305進(jìn)行薄化之后，所述晶片305的背面可基本上與半導(dǎo)體層101的背面IOlb重合，且晶片厚度可基本上為半導(dǎo)體層101的厚度。例如，根據(jù)ー些實(shí)施方式，薄化之后的晶片厚度(即，半導(dǎo)體層101的厚度)可以例如在約Iym至約70iim的范圍內(nèi)，例如在一些實(shí)施方式中在約IPm至約50iim的范圍內(nèi)，例如在一些實(shí)施方式中在約Iiim至約30iim的范圍內(nèi)，例如在一些實(shí)施方式中在約Iiim至約15iim的范圍內(nèi)?？商鎿Q地，還可采用晶片厚度的其他值。由于穩(wěn)定載體(S卩，帽105)位于薄晶片305上(換句話說，與薄半導(dǎo)體有用層101機(jī)械耦接)，因此另外的エ藝步驟現(xiàn)在可以容易地進(jìn)行?？稍诿?05上進(jìn)行晶片處理。例如，根據(jù)ー些實(shí)施方式，可在晶片背面上可選地進(jìn)行整個(gè)表面上的結(jié)構(gòu)化離子注入或離子注入和/或退火，和/或在晶片背面上可選性地施加和構(gòu)造底部鈍化層(底部鈍化,bottompassivation),如圖3G所示，圖3G示出了通過結(jié)構(gòu)化離子注入形成在半導(dǎo)體層101中的注入?yún)^(qū)域361和在晶片背面(S卩，半導(dǎo)體層101的背面IOlb)上構(gòu)造的鈍化層109。根據(jù)各個(gè)實(shí)施方式，配向光技術(shù)在暴露的晶片背面上可能是可行的，其利用通孔103的端部進(jìn)行配向。根據(jù)各個(gè)實(shí)施方式，由于穩(wěn)定的帽載體105，在晶片處理中不存在限制。根據(jù)各個(gè)實(shí)施方式，背面金屬化層106可以設(shè)置在半導(dǎo)體層101的背面IOlb的一部分上，并與通孔103電連接，以與電子元件102電接觸，如所示出的。在圖3G所示的實(shí)施方式中，所述金屬化層106包括第一部分362和第二部分363，其各自與兩個(gè)通孔103中的每個(gè)電連接。因此，通過背面金屬化層106的第一和第二部分362、363，可以電接觸晶體管102的源極/漏極區(qū)域302。背面金屬化層106的第一部分362和第二部分363可以設(shè)置在鈍化層109上，并可通過鈍化層109與半導(dǎo)體層101電絕緣，如所示出的。根據(jù)所示的實(shí)施方式，所述背面金屬化層106可以包括可與注入?yún)^(qū)域361接觸的第三部分364，如所示出的。因此，可以提供襯底接觸。根據(jù)各個(gè)實(shí)施方式，所述背面金屬化層106可以包括合適的金屬化材料或者可以由合適的金屬化材料制成，例如，如鋁(Al)、銅(Cu)、鎳(Ni)、鎢(W)、鈦(Ti)或包括ー種或多種上述材料的合金和/或?qū)拥亩询B。根據(jù)ー些實(shí)施方式并且例如為了更容易組裝，這些導(dǎo)電材料可以涂布有其他導(dǎo)電材料，例如，如銀(Ag)、金(Au)、鎳(Ni)、錫(Sn)，以提高例如后續(xù)焊接エ藝過程中的防腐行為或潤濕性?？商鎿Q地或附加地，所述背面金屬化層106可包括其他合適的金屬化材料或者可以由其他合適的金屬化材料制成，例如，其他金屬或金屬合金。根據(jù)ー些實(shí)施方式，可在背面金屬化層106上施加焊接凸塊365，以從外部電接觸背面金屬化層，如圖3G所示。根據(jù)ー些實(shí)施方式并且如圖3G所示，所述半導(dǎo)體部件可具有與一個(gè)或多個(gè)焊接凸塊365接觸的襯底(S卩，半導(dǎo)體層101)的直接接觸(直接接觸部)(在圖3G所示的實(shí)例中，ー個(gè)焊接凸塊365與背面金屬化層106的第三部分364接觸，而第三部分364又與半導(dǎo)體層101的注入?yún)^(qū)域361接觸)。在這種情況下，同時(shí)可以設(shè)置接觸層(顯然地，在圖3G所示的實(shí)例中，為背面金屬化層106的第三部分364)，作為焊接材料的擴(kuò)散阻擋層。根據(jù)ー些實(shí)施方式，所述焊接凸塊365可以例如在前段以晶片級進(jìn)行沉積，這可以有助于處理。根據(jù)各個(gè)實(shí)施方式，可在例如形成接觸層(S卩，背面金屬化層106)之后或者在形成焊接凸塊365之后以晶片級進(jìn)行電氣試驗(yàn)，且如果需要，可以進(jìn)行上墨(即，對不運(yùn)行元件進(jìn)行標(biāo)記)。根據(jù)各個(gè)實(shí)施方式，由于帽105可同時(shí)作為元件或芯片的封裝(或者，至少作為封裝的一部分)，因此在帽側(cè)上的另外的エ藝，例如，如用印章標(biāo)記、產(chǎn)生激光等是可行的并且可能是合理的。根據(jù)各個(gè)實(shí)施方式，例如，采用已知エ藝，例如鋸切，隨后可進(jìn)行芯片的切片(劃線，切割)。根據(jù)ー些實(shí)施方式，可從部件的底側(cè)進(jìn)行切片(例如，鋸切)。為此，所述帽105(更準(zhǔn)確地說，帽105的上表面105a)可以例如層壓在常規(guī)的鋸片上。根據(jù)ー些實(shí)施方式，所述半導(dǎo)體層101可包括硅或者可以由硅制成，并且帽105可包括玻璃或SiO2或者可以由玻璃或SiO2制成。在玻璃或SiO2上對硅(Si)進(jìn)行鋸切通?？梢匀菀椎赝瓿伞牡讉?cè)鋸切可以例如具有以下效果可避免部分薄半導(dǎo)體層101由于鋸片的機(jī)械壓カ而破裂，而不是被鋸片切開?？商鎿Q地，還可從部件的頂側(cè)進(jìn)行切片(例如，鋸切)。根據(jù)可替換的實(shí)施方式，可采用其他已知技術(shù)，例如，如激光切割或等離子蝕刻來完成芯片的切片。根據(jù)各個(gè)實(shí)施方式，在對芯片進(jìn)行切片之后，所述部件可以例如在鋸架上運(yùn)輸或在例如帶和卷軸中重新包裝或其他運(yùn)輸包裝內(nèi)重新包裝之后運(yùn)輸。示例性地，圖3G示出了根據(jù)ー個(gè)實(shí)施方式的半導(dǎo)體部件。所述半導(dǎo)體部件可包括具有正面IOla和背面IOlb的半導(dǎo)體層101、至少部分形成在半導(dǎo)體層101內(nèi)的至少ー個(gè)電子元件102、形成在半導(dǎo)體層101內(nèi)且從半導(dǎo)體層101的正面IOla引向背面IOlb的至少ー個(gè)通孔103、設(shè)置在半導(dǎo)體層101的正面IOla的至少一部分上以將至少ー個(gè)電子元件102與至少ー個(gè)通孔103電連接的正面金屬化層104、設(shè)置在正面金屬化層104上且被構(gòu)造作為正面載體的帽105、以及設(shè)置在半導(dǎo)體層101的背面IOlb的至少一部分上且與通孔103電連接從而與至少ー個(gè)電子元件102電接觸的背面金屬化層109。根據(jù)各個(gè)實(shí)施方式，半導(dǎo)體部件(例如，芯片)可以設(shè)置有集成貫通觸頭(或通孔，例如，硅通孔(TSV))和粘合帽，所述粘合帽可形成半導(dǎo)體部件(例如，芯片)制造エ藝過程中的原位載體。根據(jù)各個(gè)實(shí)施方式，所述半導(dǎo)體部件(例如，芯片)可通過背面(例如，芯片背面)上的金屬化層進(jìn)行接觸。根據(jù)各個(gè)實(shí)施方式，所述帽可在切片エ藝過程中與半導(dǎo)體部件(例如，芯片)的半導(dǎo)體有用層(并且還可能是其他層，例如，介電層、鈍化層、阻擋層、金屬化層等)一起切割。根據(jù)各個(gè)實(shí)施方式，所述帽可保留在完全處理的半導(dǎo)體部件(例如，芯片)中。換句話說，一旦施加可不需要將帽再次移除。根據(jù)各個(gè)實(shí)施方式，所述帽可同時(shí)作為用于半導(dǎo)體部件(例如，芯片)的封裝(或至少作為封裝的一部分)。封裝的ー個(gè)重要方面可以在防止污染物進(jìn)入半導(dǎo)體本體過程中看到。為此，根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件可以在正面或背面和/或接觸孔(例如，圖中所示實(shí)施方式中的接觸孔108)的金屬覆層上包括ー個(gè)或多個(gè)阻擋層，例如，如Si3N4層。根據(jù)ー些實(shí)施方式，可以設(shè)置金屬覆層和接觸孔或填充物(plugs)的重疊(overlap)。根據(jù)ー些實(shí)施方式，為了防止污染物從鋸切軌跡向半導(dǎo)體內(nèi)(例如，向半導(dǎo)體層101內(nèi))擴(kuò)散，可設(shè)置例如周向TSV(硅通孔)溝槽。根據(jù)ー些實(shí)施方式，為了節(jié)省空間，該溝槽狀電氣連接還可在功能上用作例如縱向晶體管的源極接觸或漏極接觸。根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件的另ー個(gè)效果在于，所述帽(例如，圖中所示實(shí)施方式中的帽105)和薄化的芯片可提供穩(wěn)定載體疊層，其可在半導(dǎo)體部件的背面上使用與芯片正面上的BEOL(后段エ藝過程)塊中基本相同的設(shè)備和エ藝。因此，例如，在芯片的背面上(如果需要)具有多個(gè)金屬層或水平的額外再分配可能是可行的，如圖4和圖5所示。圖4示出了根據(jù)ー個(gè)實(shí)施方式的半導(dǎo)體部件400。所述半導(dǎo)體部件400可在某種程度上與圖3G所示的半導(dǎo)體部件相似，且相同參考數(shù)字表示與其相同的元件(要素)，并且這里不再詳細(xì)地描述。作為ー個(gè)實(shí)例，所述半導(dǎo)體部件400包括準(zhǔn)橫向DMOS(雙擴(kuò)散M0S)場效應(yīng)晶體管作為電子元件102。所述DMOS場效應(yīng)晶體管102可為至少部分形成在半導(dǎo)體層101內(nèi)的集成電路(IC)的一部分。圖4僅示出了集成電路(包括DMOS102)的截面，并且如將容易理解的是，所述集成電路可包括另外的電子元件(未示出)。所述DMOS102可配置為豎直部件(垂直部件，verticalcomponent),其包括ー個(gè)或多個(gè)源極區(qū)域402(作為實(shí)例，示出了兩個(gè)源極區(qū)域402)、ー個(gè)或多個(gè)本體區(qū)域403(作為實(shí)例，示出了兩個(gè)本體區(qū)域403)、絕緣柵極304以及埋層(埋置)漏極區(qū)域或漏極端子461。所述源極區(qū)域402可與正面金屬化層104的第一導(dǎo)線或再分配跡線441’電連接(通過各個(gè)接觸孔108)，所述第一導(dǎo)線或再分配跡線441’又可與設(shè)置在半導(dǎo)體層101的背面IOlb上的背面金屬化層106的第一部分462電連接(通過另ー個(gè)接觸孔108和可穿過半導(dǎo)體層101的第一通孔103’)。所述埋層漏極區(qū)域461可與背面金屬化層106的第二部分463電連接，如所示出的。所述背面金屬化層106的第二部分463又可與正面金屬化層104的第二導(dǎo)線或再分配跡線441”電連接(通過穿過半導(dǎo)體層101的第二通孔103”和另ー個(gè)接觸孔108)。根據(jù)ー些實(shí)施方式，所述第二導(dǎo)線或再分配跡線441”可進(jìn)ー步與集成電路(未示出)的另ー個(gè)電子元件電連接。根據(jù)圖4所示的實(shí)施方式，可在背面金屬化層106的第一部分462和第二部分463兩者上施加焊接凸塊365。這樣，可從外界電接觸DM0S102的源極區(qū)域402和埋層漏極區(qū)域461兩者。根據(jù)各個(gè)實(shí)施方式，可以存在與DMOS場效應(yīng)晶體管102的柵極304的電接觸，但為了簡明，在圖4中未示出。根據(jù)圖4所示的實(shí)施方式，埋層漏極端子461可通過背面以低歐姆方式與半導(dǎo)體部件(例如，芯片)的正面連接。在本文中，所述背面金屬化層106的第二部分463可示例性地作為半導(dǎo)體部件的背面上的再分配跡線。用于場效應(yīng)晶體管的埋層漏極或以類似方式用于雙極晶體管中的埋層集電極的低歐姆連接，可以對集成電路中橫向晶體管的良好性能做出重要貢獻(xiàn)。圖5示出了根據(jù)ー個(gè)實(shí)施方式的半導(dǎo)體部件500。雖然圖4示出了在芯片背面上具有再分配跡線且漏極端子461與外部接觸的半導(dǎo)體部件400，但是圖5示出了在漏極端子461與外部沒有接觸的情況下的相似半導(dǎo)體部件500。所述半導(dǎo)體部件500可以例如包括背面上的額外鈍化層509，其覆蓋背面金屬化層106的第二部分463和部分鈍化層109，如圖5所示。這意味著換句話說，根據(jù)一些實(shí)施方式，所述背面金屬化層106可用于對背面上的任何電信號進(jìn)行再分配，與芯片正面上的至少ー個(gè)再分配層104相似。這種電信號可為如圖5的實(shí)施方式中所示的晶體管的漏極信號，但根據(jù)其他實(shí)施方式，還可為適用于芯片的任何其他類型的信號。根據(jù)ー些實(shí)施方式，在集成電路中，例如，包括不同漏極信號的多個(gè)不同信號可與芯片的背面連接，和/或再分配到芯片的背面上。與圖4中的半導(dǎo)體部件400—祥，根據(jù)各個(gè)實(shí)施方式，在圖5的半導(dǎo)體部件500中可設(shè)置與DMOS場效應(yīng)晶體管102的柵極304的電接觸，但為了簡明，在圖5中未示出。與圖4和圖5所示的實(shí)施方式不同，例如在晶體管102是電路的一部分且電信號直接在電路中進(jìn)ー步處理的情況下，可以完全不需要在芯片背面設(shè)置晶體管102的連接(接頭)。在這種情況下，根據(jù)各個(gè)實(shí)施方式，與晶體管102電連接的另ー個(gè)電路元件可以例如在芯片背面上具有連接(接頭)。根據(jù)ー些實(shí)施方式，與圖4和圖5所示相似的結(jié)構(gòu)還可以例如用作ESD(靜電放電)保護(hù)結(jié)構(gòu)等。根據(jù)ー些實(shí)施方式，所述帽與芯片之間的(機(jī)械)連接可以以相對粗略的方式構(gòu)造，與例如胎壓傳感器(輪胎氣壓傳感器)中的程序相似。該程序可以例如特別適用于芯片面積可以較小，或半導(dǎo)體有用層可以不太薄，例如，可以具有大于約10-20ym的厚度，因此具有某些機(jī)械穩(wěn)定性的情況。關(guān)于此，所述帽可以例如配置或構(gòu)造成具有大尺寸凹槽，并可在邊緣或凹槽的邊緣粘合在芯片上，如所示出的，并將在下文結(jié)合圖6所示的示例性實(shí)施方式進(jìn)行描述，或者，所述帽可通過經(jīng)構(gòu)造的間隔層與芯片粘合，如所示出的，并將在下文結(jié)合圖7所示的示例性實(shí)施方式進(jìn)行描述。圖6示出了根據(jù)ー個(gè)實(shí)施方式的半導(dǎo)體部件600。所述半導(dǎo)體部件600可以在某種程度上與上文所述的半導(dǎo)體部件相似，并且相同參考數(shù)字表示與其相同的単元，且這里不再詳細(xì)描述。所述半導(dǎo)體部件600包括豎直分立式MOSFET作為電子元件102。換句話說，所述半導(dǎo)體部件600可以被配置為豎直分立式M0SFET。所述MOSFET可以包括一個(gè)或多個(gè)源極區(qū)域402(作為實(shí)例，示出了兩個(gè)源極區(qū)域402)、ー個(gè)或多個(gè)本體區(qū)域403(作為實(shí)例，示出了兩個(gè)本體區(qū)域403)、埋層漏極區(qū)域461以及絕緣柵極304。所述源極區(qū)域402可與正面金屬化層104的第一導(dǎo)線或再分配跡線441’電連接(通過各個(gè)接觸孔108)，所述第一導(dǎo)線或再分配跡線441’又可與設(shè)置在半導(dǎo)體層101的背面IOlb上的背面金屬化層106的第一部分362電連接(通過另ー個(gè)接觸孔108和穿過半導(dǎo)體層101的第一通孔103，)。所述柵極304可通過導(dǎo)電連接(接頭)(在圖6中僅通過連接線611圖解示出)與正面金屬化層104的第二導(dǎo)線或再分配跡線441”電連接。所述第二導(dǎo)線或再分配跡線441”又可以與背面金屬化層106的第二部分363電連接(通過另ー個(gè)接觸孔108和穿過半導(dǎo)體層101的第二通孔103”)。所述埋層漏極區(qū)域461可與背面金屬化層106的第三部分364電連接，如所示出的?？梢詫⒑附油箟K365施加至背面金屬化層106的第一、第二和第三部分362、363、364。這樣，豎直MOSFET102的源極區(qū)域402、柵極304和埋層漏極區(qū)域461可通過半導(dǎo)體部件600的背面從外部電接觸。根據(jù)圖6所示的實(shí)施方式，所述半導(dǎo)體部件600可具有施加至半導(dǎo)體部件的正面的帽105，其中與帽105的(機(jī)械)連接(接頭)被構(gòu)造為大尺寸。根據(jù)該實(shí)施方式，所述帽105可被構(gòu)造成具有大尺寸凹槽610，并可在凹槽610的一個(gè)邊緣或多個(gè)邊緣粘合至芯片。例如，所述帽105可通過所構(gòu)造的帽105的位于帽105的一個(gè)邊緣或多個(gè)邊緣處的ー個(gè)或多個(gè)脊形突起612而粘合至芯片(顯然，根據(jù)圖6所示的實(shí)施方式，粘合至第三介電層307”’)，如所示出的。因此，根據(jù)所示的實(shí)施方式，所述帽105可通過帽105的突起612、和第三介電層307”’、第二介電層307”和第一介電層307’與半導(dǎo)體層101機(jī)械耦接。根據(jù)ー些實(shí)施方式，鈍化層609可以設(shè)置在正面金屬化層104上(例如，如圖6所示，設(shè)置在第一和第二導(dǎo)線441’、441”上)，并將正面金屬化層104與帽105電絕緣。在圖6所示的實(shí)施方式中，所述鈍化層609可進(jìn)ー步設(shè)置在第三介電層307”’的一部分上。根據(jù)ー些實(shí)施方式，所述半導(dǎo)體部件600可以以這樣的方式配置，使得空腔61可以位于帽105與正面金屬化層104(或覆蓋正面金屬化層104的鈍化層609，如果存在)之間，如所示出的。根據(jù)ー些實(shí)施方式，所述帽105還可直接與鈍化層609耦接。圖7示出了根據(jù)ー個(gè)實(shí)施方式的半導(dǎo)體部件700，其中帽與芯片之間的(機(jī)械)連接以相對粗略的方式構(gòu)造，與上述半導(dǎo)體部件600相似。與圖6的半導(dǎo)體部件600—祥，所述半導(dǎo)體部件700可包括具有類似布線結(jié)構(gòu)的分立式豎直MOSFET作為電子元件102。所述半導(dǎo)體部件700與半導(dǎo)體部件600的主要區(qū)別在于，可設(shè)置經(jīng)構(gòu)造的間隔層(隔離物層，spacerlayer)701,且帽105(其本身可能未被構(gòu)造)可粘合至間隔層701,因此與半導(dǎo)體層101機(jī)械耦接。根據(jù)所示的實(shí)施方式，所述間隔層701可以設(shè)置在第二介電層307”上，因此可通過第二介電層307”和第一介電層307’與半導(dǎo)體層101機(jī)械耦接。根據(jù)ー些實(shí)施方式，鈍化層609可以設(shè)置在正面金屬化層104上(例如，設(shè)置在如圖7所示的第一和第二導(dǎo)線441’、441”上)，并將正面金屬化層104與帽105電絕緣。所述鈍化層609可進(jìn)ー步設(shè)置在第二介電層307”的一部分上，如所示出的。所述間隔層701可至少與正面金屬化層104(和鈍化層609(如果存在))的厚度相同。在圖7所示的實(shí)施方式中，所述間隔層701的厚度大于正面金屬化層104和鈍化層609的組合厚度。根據(jù)ー些實(shí)施方式，所述鈍化層609可以可選地設(shè)置在上文結(jié)合圖6和圖7所描述的半導(dǎo)體部件600、700中。換句話說，根據(jù)一些實(shí)施方式，鈍化層可以設(shè)置在芯片正面上，如在當(dāng)今的制造エ藝中可以常見的。根據(jù)各個(gè)實(shí)施方式，由于專門通過背面才可實(shí)現(xiàn)芯片的接觸，因此根據(jù)一些實(shí)施方式，可以不要求對正面鈍化層進(jìn)行(小尺寸)結(jié)構(gòu)化。這可以例如提高鈍化層的不滲透性。根據(jù)ー些實(shí)施方式，所述帽可用作用于利用例如常規(guī)技術(shù)在引線框架上安裝半導(dǎo)體部件的載體。關(guān)于此，所述帽可以例如通過粘著工藝或在帽上沉積對應(yīng)金屬層之后通過焊接(例如，擴(kuò)散焊接)而固定在引線框架上，如圖8所示。圖8示出了根據(jù)ー個(gè)實(shí)施方式的包括安裝在引線框架803上的半導(dǎo)體部件800的半導(dǎo)體部件裝置800’。與圖6和圖7的半導(dǎo)體部件600和700—祥，所述半導(dǎo)體部件800可包括具有相似布線結(jié)構(gòu)的分立式豎直MOSFET作為電子元件102，如圖8所示?？商鎿Q地，所述半導(dǎo)體部件800可以包括任何其他電子裝置或集成電路或由其構(gòu)成。鈍化層609可以設(shè)置在正面金屬化層104上，并可覆蓋正面金屬化層104的單個(gè)再分配跡線441’、441”的上表面104a和側(cè)壁。另外，介電層801可以設(shè)置在第二介電層307”的暴露部分和鈍化層609的一部分上，并可以被平面化成與鈍化層609齊平。所述帽105可粘合至鈍化層609和介電層801，如所示出的。在半導(dǎo)體部件800中，所述帽105可用作用于將半導(dǎo)體部件800安裝在引線框架803上的組裝輔助設(shè)備。圖8可以示出了在裸片接合エ藝之后和例如在引線接合エ藝和模制エ藝之前的半導(dǎo)體部件800的預(yù)制狀態(tài)。所述帽105(更準(zhǔn)確地說，帽105的上表面105a)可以附接至引線框架803，例如，根據(jù)ー個(gè)實(shí)施方式，通過粘合層802(如圖8所示)，或者，根據(jù)另ー個(gè)實(shí)施方式，通過金屬化疊層和焊接材料進(jìn)行附接。同樣，由于機(jī)械上穩(wěn)定的所述帽105，半導(dǎo)體部件800或芯片的挑選可以與常規(guī)芯片相似或相同的方式來實(shí)現(xiàn)，芯片組裝可以變得更容易和更快速。在使用絕緣體，例如，如玻璃作為載體材料(S卩，帽105的材料)的情況下，所述引線框架803于是可以與半導(dǎo)體部件800或芯片電絕緣。這可以例如在一個(gè)封裝中為逐片集成提供各種可能性。例如，根據(jù)ー些實(shí)施方式，控制電路和電源開關(guān)(或多個(gè)電源開關(guān))可以以這種方式集成在引線框架上，而沒有額外的絕緣措施。某些元件，例如，如功率IC或功率晶體管可要求更強(qiáng)的冷卻。關(guān)于此，本文所述的根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件或芯片的分離的組裝技術(shù)可促進(jìn)與冷卻元件或散熱器的熱耦接。特別地，根據(jù)ー些實(shí)施方式，所述半導(dǎo)體部件的帽可以例如通過導(dǎo)熱膏而固定至冷卻元件或散熱器，如圖9所示。圖9示出了根據(jù)ー個(gè)實(shí)施方式的包括安裝在冷卻元件或散熱器903上的半導(dǎo)體部件900的半導(dǎo)體部件裝置900’。所述半導(dǎo)體部件900可以例如與圖8的半導(dǎo)體部件800類似，如圖9所示。特別地，相同參考數(shù)字可表示與圖8相同的部分，并且此處不再詳細(xì)說明。根據(jù)其他實(shí)施方式，所述半導(dǎo)體部件900可以以不同方式配置，例如，根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式配置。所述半導(dǎo)體部件900可以例如通過位于帽105和冷卻元件或散熱器903之間的導(dǎo)熱膏902而施加至冷卻元件或散熱器903，如所示出的。使用導(dǎo)熱膏可以例如具有以下效果在組裝期間可以容易地實(shí)現(xiàn)半導(dǎo)體部件與冷卻元件或散熱器的熱耦接。根據(jù)其他實(shí)施方式，所述半導(dǎo)體部件可以在不使用導(dǎo)熱膏的情況下與冷卻元件或散熱器耦接，例如，通過直接接合或焊接(例如，擴(kuò)散焊接)而耦接。例如與通過導(dǎo)熱膏進(jìn)行耦接相比，這可以例如具有提高的熱耗散的效果。通過根據(jù)本文所述的各個(gè)實(shí)施方式的安裝在冷卻元件或散熱器(例如，圖9中的冷卻元件或散熱器903)上的半導(dǎo)體部件(例如，圖9中的半導(dǎo)體部件900)，客戶側(cè)的額外電絕緣或?qū)Ｓ梅庋b，例如，如所謂的“T0-220Fullpack”可以例如省略，同時(shí)仍然可實(shí)現(xiàn)部件與冷卻元件之間的電氣功能隔離。根據(jù)各個(gè)實(shí)施方式，代替絕緣帽，還可以使用導(dǎo)電帽(例如，與粘合側(cè)上的合適鈍化層相結(jié)合)。導(dǎo)電帽的一個(gè)效果可以為提高與冷卻元件或散熱器的熱耦接。根據(jù)ー些實(shí)施方式，還可以使用高導(dǎo)電帽與薄絕緣涂層的組合。根據(jù)ー些實(shí)施方式，還可使用例如導(dǎo)電帽，以通過帽和正面金屬化層(或正面金屬化層的至少一條再分配跡線)提供電子元件(例如，電子元件的端子區(qū)域，例如，圖8和圖9中的半導(dǎo)體部件800/900的源極區(qū)域402)的電接觸，在這種情況下，正面金屬化層可與帽電連接。根據(jù)ー些實(shí)施方式，可使用塑性材料(塑料)或?qū)雍纤芰?塑料層壓板)(例如，根據(jù)一個(gè)實(shí)施方式，具有纖維增強(qiáng)材料)作為帽或載體，代替剛性(例如，玻璃)帽。例如，根據(jù)ー些實(shí)施方式，可使用與在印制電路板(PCB)制造中使用的相似或相同材料，例如，如玻璃纖維環(huán)氧樹脂化合物或特弗隆化合物。另外，根據(jù)ー些實(shí)施方式，導(dǎo)電可層壓材料(S卩，適用于層壓的材料)，例如，如具有合適粘合劑的金屬網(wǎng)可以類似地用于導(dǎo)電同質(zhì)帽。雖然，與無機(jī)材料，例如如玻璃相比，這些材料可具有較低的溫度穩(wěn)定性，但另一方面，它們可顯著補(bǔ)償(換句話說，均衡)晶片正面上的較大拓?fù)?布局)，并且可以以非常容易的方式處理。圖10示出了根據(jù)ー個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法1000。在1002中，可提供晶片，所述晶片包括載體部分和位于載體部分上或上方的有用層，并且所述有用層具有至少部分形成于其中的電子元件。在1004中，通孔可形成在有用層內(nèi)，所述通孔穿過有用層。所述通孔可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式形成和/或配置。在1006中，金屬層可形成在晶片的正面上，所述金屬化層將電子元件與通孔電連接。所述金屬化層可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式形成和/或配置。在1008中，帽可粘合至晶片的正面。所述帽可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式配置。可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式來實(shí)現(xiàn)帽的粘合。在1010中，晶片可從晶片的背面被薄化，以去除載體部分，并暴露晶片的有用層。可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式來實(shí)現(xiàn)晶片的薄化。在1012中，金屬化層可形成在薄化晶片的背面上，以與電子元件電連接。所述金屬化層可以例如根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式來形成和/或配置。在1014中，所述薄化晶片可與粘合帽一起切片?？梢岳绺鶕?jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式進(jìn)行切片。根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件可以包括具有正面和背面的半導(dǎo)體層；至少部分形成在半導(dǎo)體層內(nèi)的至少ー個(gè)電子元件；形成在半導(dǎo)體層內(nèi)并從半導(dǎo)體層的正面引向背面的至少ー個(gè)通孔；設(shè)置在半導(dǎo)體層的正面的至少一部分上以將至少ー個(gè)電子元件與至少一個(gè)通孔電連接的正面金屬化層；設(shè)置在半導(dǎo)體層的正面上并與半導(dǎo)體層機(jī)械耦接的帽，所述帽被配置為半導(dǎo)體部件的正面載體；設(shè)置在半導(dǎo)體層的背面的至少一部分上且與至少一個(gè)通孔電連接的背面金屬化層。在各個(gè)實(shí)施方式中，所述背面金屬化層可用干與至少ー個(gè)電子元件電接觸。在各個(gè)實(shí)施方式中，所述半導(dǎo)體層可以是半導(dǎo)體部件的有用層。在各個(gè)實(shí)施方式中，所述半導(dǎo)體層可以包括硅或者可以由硅制成。在各個(gè)實(shí)施方式中，所述半導(dǎo)體層可以具有例如在約IUm至約70iim范圍內(nèi)的層厚度，例如在一些實(shí)施方式中在約IPm至約50iim的范圍內(nèi)，例如在一些實(shí)施方式中在約Iiim至約30iim的范圍內(nèi)，例如在一些實(shí)施方式中在約Iiim至約15的范圍內(nèi)?？商鎿Q地，半導(dǎo)體層的厚度的其他值可以是可行的。在各個(gè)實(shí)施方式中，所述正面金屬化層可以包括與至少ー個(gè)電子元件和至少ー個(gè)通孔電連接的至少ー個(gè)導(dǎo)電跡線。在各個(gè)實(shí)施方式中，所述半導(dǎo)體部件可以包括設(shè)置在半導(dǎo)體層正面的一部分上的介電層，并且所述正面金屬化層可設(shè)置在介電層的部分之間。在各個(gè)實(shí)施方式中，相對于半導(dǎo)體層的正面，所述正面金屬化層的上表面可以以比介電層的上表面更低的水平或與其相同的水平定位。在各個(gè)實(shí)施方式中，所述帽可附接至介電層的上表面。在各個(gè)實(shí)施方式中，所述帽可包括凹槽，并可通過位于凹槽的ー個(gè)或多個(gè)邊緣的帽的ー個(gè)或多個(gè)脊形突起與半導(dǎo)體層機(jī)械耦接。在各個(gè)實(shí)施方式中，所述帽可以包括電絕緣材料或者可以由電絕緣材料制成。在各個(gè)實(shí)施方式中，所述電絕緣材料可以包括以下中的至少ー種或者可以由以下中的至少ー種制成玻璃、塑性材料(塑料)或?qū)雍纤芰?、玻璃纖維環(huán)氧樹脂化合物、特氟隆化合物。在各個(gè)實(shí)施方式中，所述帽可以具有在約50iim至約1000iim范圍內(nèi)的厚度。在各個(gè)實(shí)施方式中，所述帽可以包括不透明材料或者可以由不透明材料制成。在各個(gè)實(shí)施方式中，所述半導(dǎo)體部件可以包括可設(shè)置在正面金屬化層和帽之間的鈍化層。在各個(gè)實(shí)施方式中，所述帽可以包括導(dǎo)電材料或者可以由導(dǎo)電材料制成。在各個(gè)實(shí)施方式中，所述電子元件可包括以下中的至少ー個(gè)或者可以是以下中的至少ー個(gè)晶體管、ニ極管、集成電路。根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件裝置可包括根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式的半導(dǎo)體部件，以及附接至半導(dǎo)體部件的帽的引線框架。根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件裝置可包括根據(jù)本文所述的ー個(gè)或多個(gè)實(shí)施方式的半導(dǎo)體部件，以及附接至半導(dǎo)體部件的帽的冷卻元件。根據(jù)各個(gè)實(shí)施方式的半導(dǎo)體部件可以包括半導(dǎo)體有用層，具有至少部分形成于其中的電子元件，且具有從半導(dǎo)體層的正面引向背面的通孔；正面金屬化層，位于半導(dǎo)體層的正面上或上方并且將電子元件與通孔電連接；正面載體，位于正面金屬化層上或上方且與半導(dǎo)體層機(jī)械耦接；背面金屬化層，位于半導(dǎo)體層的背面上或上方且與通孔電連接，以與至少ー個(gè)電子元件電接觸。根據(jù)各個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法可以包括提供具有正面和背面的半導(dǎo)體層，所述半導(dǎo)體層具有至少部分形成在半導(dǎo)體層內(nèi)的至少ー個(gè)電子元件；在半導(dǎo)體層內(nèi)形成從半導(dǎo)體層的正面引向背面的至少ー個(gè)通孔；在半導(dǎo)體層正面的至少一部分上形成正面金屬化層，以將至少ー個(gè)電子元件與至少ー個(gè)通孔電連接；在半導(dǎo)體層的正面上設(shè)置帽，使得帽與半導(dǎo)體層機(jī)械耦接，所述帽被配置為半導(dǎo)體部件的正面載體；在半導(dǎo)體層背面的至少一部分上形成背面金屬化層，所述背面金屬化層與通孔電連接，以與至少ー個(gè)電子元件電接觸。在各個(gè)實(shí)施方式中，在半導(dǎo)體層內(nèi)形成至少ー個(gè)通孔可以包括在半導(dǎo)體層內(nèi)形成從半導(dǎo)體層的正面引向背面的至少ー個(gè)孔；將至少一個(gè)孔與半導(dǎo)體層電絕緣；用導(dǎo)電材料填充至少一個(gè)孔。在各個(gè)實(shí)施方式中，可以利用蝕刻エ藝來形成至少ー個(gè)孔。在各個(gè)實(shí)施方式中，蝕刻エ藝可以是干法蝕刻エ藝。在各個(gè)實(shí)施方式中，形成正面金屬化層可以包括在半導(dǎo)體層的正面上形成介電層；將介電層構(gòu)造成具有至少ー個(gè)凹槽；將導(dǎo)電材料沉積在至少ー個(gè)凹槽內(nèi)，以在至少ー個(gè)凹槽內(nèi)形成正面金屬化層的至少ー個(gè)導(dǎo)電跡線。在各個(gè)實(shí)施方式中，將導(dǎo)電材料沉積在至少ー個(gè)凹槽內(nèi)可以包括沉積導(dǎo)電材料，使得相對于半導(dǎo)體層的正面，正面金屬化層的至少ー個(gè)導(dǎo)電跡線的上表面可以位于比構(gòu)造的介電層的上表面更低的水平或與其相同的水平。在各個(gè)實(shí)施方式中，在半導(dǎo)體層的正面上設(shè)置帽可以包括將帽與經(jīng)構(gòu)造的介電層粘合。在各個(gè)實(shí)施方式中，所述帽可通過陽極接合、粘著接合或玻璃粉而粘合。在各個(gè)實(shí)施方式中，粘合帽可以在至少低真空條件下進(jìn)行。在各個(gè)實(shí)施方式中，所述帽可以具有凹槽，并且將帽設(shè)置在半導(dǎo)體層的正面可以包括設(shè)置帽，使得通過位于凹槽的ー個(gè)或多個(gè)邊緣的帽的ー個(gè)或多個(gè)脊形突起而與半導(dǎo)體層機(jī)械耦接。在各個(gè)實(shí)施方式中，提供半導(dǎo)體層可以包括提供具有載體部分和位于載體部分上的半導(dǎo)體層的晶片，并且在設(shè)置帽之后且在形成背面金屬化層之前，可將晶片薄化，以去除晶片的載體部分并暴露半導(dǎo)體層。在各個(gè)實(shí)施方式中，在薄化晶片之后獲得的半導(dǎo)體層可以具有在約Ium至約70iim范圍內(nèi)的厚度，例如在一些實(shí)施方式中在約IUm至約50iim的范圍內(nèi)，例如在ー些實(shí)施方式中在約IPm至約30iim的范圍內(nèi)，例如在一些實(shí)施方式中在約Iiim至約15iim的范圍內(nèi)?？商鎿Q地，薄化之后的半導(dǎo)體層的厚度的其他值可以是可行的。在各個(gè)實(shí)施方式中，可在形成背面金屬化層之后進(jìn)行切片エ藝。根據(jù)各個(gè)實(shí)施方式的制造半導(dǎo)體部件的方法可以包括提供晶片，所述晶片包括載體部分和位于載體部分上或上方的有用層，并且所述有用層具有至少部分形成于其中的電子元件；在有用層內(nèi)形成通孔；在晶片的正面上形成金屬化層，所述金屬化層將電子元件與通孔電連接；將帽粘合至晶片的正面；將晶片從晶片的背面薄化以去除載體部分，并暴露晶片的有用層；在薄化晶片的背面上形成金屬化層，以與電子元件電接觸；將切片エ藝應(yīng)用于具有粘合帽的薄化晶片。根據(jù)各個(gè)實(shí)施方式，可以提供半導(dǎo)體部件。在各個(gè)實(shí)施方式中，半導(dǎo)體部件可以包括半導(dǎo)體層，所述半導(dǎo)體層具有至少部分形成于其中的至少ー個(gè)電子元件，并具有從半導(dǎo)體層的正面引向背面的至少ー個(gè)通孔。在各個(gè)實(shí)施方式中，所述半導(dǎo)體部件可以包括設(shè)置在半導(dǎo)體層正面的至少一部分上，以將至少ー個(gè)電子元件與至少ー個(gè)通孔電連接的正面金屬化層。在各個(gè)實(shí)施方式中，所述半導(dǎo)體部件可以包括設(shè)置在半導(dǎo)體層的正面上且與半導(dǎo)體層機(jī)械耦接的帽。在各個(gè)實(shí)施方式中，所述帽可以被配置為半導(dǎo)體部件的正面載體。在各個(gè)實(shí)施方式中，所述半導(dǎo)體部件可以包括設(shè)置在半導(dǎo)體層背面的至少一部分上且與至少一個(gè)通孔電連接以與至少ー個(gè)電子元件電接觸的背面金屬化層。雖然已經(jīng)參照具體實(shí)施方式對本發(fā)明進(jìn)行了特別示出和描述，但本領(lǐng)域的技術(shù)人員應(yīng)理解的是，在不脫離如由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可對其形式和細(xì)節(jié)進(jìn)行各種改變。因此，本發(fā)明的范圍由所附的權(quán)利要求所述，因此，g在包含在權(quán)利要求等同物的意義和范圍內(nèi)的所有變化。權(quán)利要求1.一種半導(dǎo)體部件，包括具有正面和背面的半導(dǎo)體層；至少部分形成在所述半導(dǎo)體層內(nèi)的至少一個(gè)電子元件；至少一個(gè)通孔，形成在所述半導(dǎo)體層內(nèi)并從所述半導(dǎo)體層的所述正面引向所述背面；正面金屬化層，設(shè)置在所述半導(dǎo)體層的所述正面的至少一部分上，以將所述至少一個(gè)電子元件與所述至少一個(gè)通孔電連接；帽，設(shè)置在所述半導(dǎo)體層的所述正面上并與所述半導(dǎo)體層機(jī)械耦接，所述帽被構(gòu)造為所述半導(dǎo)體部件的正面載體；背面金屬化層，設(shè)置在所述半導(dǎo)體層的所述背面的至少一部分上且與所述至少一個(gè)通孔電連接。2.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述半導(dǎo)體層為所述半導(dǎo)體部件的半導(dǎo)體有用層。3.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述半導(dǎo)體層具有在約Iμm至約70μm范圍內(nèi)的層厚度。4.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述正面金屬化層包括與所述至少一個(gè)電子元件和所述至少一個(gè)通孔電連接的至少一條導(dǎo)電跡線。5.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，還包括設(shè)置在所述半導(dǎo)體層的所述正面的多個(gè)部分上的介電層，其中，所述正面金屬化層設(shè)置在所述介電層的各部分之間。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體部件，其中，相對于所述半導(dǎo)體層的所述正面，所述正面金屬化層的上表面位于比所述介電層的上表面更低的水平或與其相同的水平。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體部件，其中，所述帽附接至所述介電層的上表面。8.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件,其中,所述帽包括凹槽,并且通過位于所述凹槽的一個(gè)或多個(gè)邊緣處的所述帽的一個(gè)或多個(gè)脊形突起而與所述半導(dǎo)體層機(jī)械耦接。9.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述帽包括電絕緣材料。10.根據(jù)權(quán)利要求9所述的半導(dǎo)體部件，其中，所述電絕緣材料包括以下中的至少一種玻璃、塑性材料或?qū)雍纤芰稀⒉ＡЮw維環(huán)氧樹脂化合物、特氟隆化合物。11.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述帽具有在約50μm至約1000μm范圍內(nèi)的厚度。12.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述帽包括不透明材料。13.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，還包括設(shè)置在所述正面金屬化層與所述帽之間的鈍化層。14.根據(jù)權(quán)利要求I所述的半導(dǎo)體部件，其中，所述帽包括導(dǎo)電材料。15.一種半導(dǎo)體部件裝置，包括根據(jù)權(quán)利要求I所述的半導(dǎo)體部件；附接至所述半導(dǎo)體部件的所述帽的引線框架。16.一種半導(dǎo)體部件裝置，包括根據(jù)權(quán)利要求I所述的半導(dǎo)體部件；附接至所述半導(dǎo)體部件的所述帽的冷卻元件。17.一種半導(dǎo)體部件，包括半導(dǎo)體有用層，具有至少部分形成在所述半導(dǎo)體有用層中的電子元件并且具有從所述半導(dǎo)體層的正面引向背面的通孔；正面金屬化層，位于所述半導(dǎo)體層的所述正面上或上方，并將所述電子元件與所述通孔電連接；正面載體，位于所述正面金屬化層上或上方并與所述半導(dǎo)體層機(jī)械耦接；背面金屬化層，位于所述半導(dǎo)體層的所述背面上或上方并與所述通孔電連接，以與所述至少一個(gè)電子元件電接觸。18.—種制造半導(dǎo)體部件的方法，包括提供具有正面和背面的半導(dǎo)體層，所述半導(dǎo)體層包括至少部分形成在所述半導(dǎo)體層內(nèi)的至少一個(gè)電子元件；在所述半導(dǎo)體層內(nèi)形成從所述半導(dǎo)體層的所述正面引向所述背面的至少一個(gè)通孔；在所述半導(dǎo)體層的所述正面的至少一部分上形成正面金屬化層，以將所述至少一個(gè)電子元件與所述至少一個(gè)通孔電連接；將帽設(shè)置在所述半導(dǎo)體層的所述正面上，使得所述帽與所述半導(dǎo)體層機(jī)械耦接，所述帽被構(gòu)造為所述半導(dǎo)體部件的正面載體；在所述半導(dǎo)體層的所述背面的至少一部分上形成背面金屬化層，所述背面金屬化層與所述通孔電連接。19.根據(jù)權(quán)利要求18所述的方法，其中，形成所述正面金屬化層包括在所述半導(dǎo)體層的所述正面上形成介電層；將所述介電層構(gòu)造成具有至少一個(gè)凹槽；將導(dǎo)電材料沉積在所述至少一個(gè)凹槽內(nèi)，以在所述至少一個(gè)凹槽內(nèi)形成所述正面金屬化層的至少一條導(dǎo)電跡線。20.根據(jù)權(quán)利要求19所述的方法，其中，將所述導(dǎo)電材料沉積在所述至少一個(gè)凹槽內(nèi)包括沉積所述導(dǎo)電材料，使得相對于所述半導(dǎo)體層的所述正面，所述正面金屬化層的所述至少一條導(dǎo)電跡線的上表面位于比構(gòu)造的介電層的上表面更低的水平或與其相同的水平。21.根據(jù)權(quán)利要求19所述的方法，其中，將所述帽設(shè)置在所述半導(dǎo)體層的所述正面包括將所述帽粘合至構(gòu)造的介電層。22.根據(jù)權(quán)利要求18所述的方法，其中，所述帽包括凹槽，并且其中，將所述帽設(shè)置在所述半導(dǎo)體層的所述正面上包括設(shè)置所述帽，使得所述帽通過位于所述凹槽的一個(gè)或多個(gè)邊緣處的所述帽的一個(gè)或多個(gè)脊形突起而與所述半導(dǎo)體層機(jī)械耦接。23.根據(jù)權(quán)利要求18所述的方法，其中，提供所述半導(dǎo)體層包括提供包括載體部分和位于所述載體部分上的所述半導(dǎo)體層的晶片，所述方法還包括在設(shè)置所述帽之后，并且在形成所述背面金屬化層之前，將所述晶片薄化，以去除所述晶片的所述載體部分并暴露所述半導(dǎo)體層。24.根據(jù)權(quán)利要求23所述的方法，其中，在薄化所述晶片之后獲得的所述半導(dǎo)體層具有在約Iμπι至約70ym范圍內(nèi)的厚度。25.根據(jù)權(quán)利要求23所述的方法，還包括在形成所述背面金屬化層之后進(jìn)行切片工藝。26.—種制造半導(dǎo)體部件的方法，包括提供晶片，所述晶片包括載體部分和位于所述載體部分上或上方的有用層，并且所述有用層具有至少部分形成于其中的電子元件；在所述有用層中形成通孔，所述通孔穿過所述有用層；在所述晶片的正面上形成金屬化層，所述金屬化層將所述電子元件與所述通孔電連接；將帽粘合至所述晶片的所述正面；從所述晶片的背面薄化所述晶片，以去除所述載體部分并暴露所述晶片的所述有用層；在薄化的晶片的所述背面上形成金屬化層，以與所述電子元件電接觸；將薄化的晶片與粘合帽一起切片。全文摘要本發(fā)明提供了一種半導(dǎo)體部件和制造半導(dǎo)體部件的方法。在各個(gè)實(shí)施方式中，半導(dǎo)體部件可以包括具有正面和背面的半導(dǎo)體層；至少部分形成在半導(dǎo)體層內(nèi)的至少一個(gè)電子元件；形成在半導(dǎo)體層內(nèi)并從半導(dǎo)體層的正面引向背面的至少一個(gè)通孔；設(shè)置在半導(dǎo)體層的正面上并將至少一個(gè)電子元件與至少一個(gè)通孔電連接的正面金屬化層；設(shè)置在半導(dǎo)體層的正面上并與半導(dǎo)體層機(jī)械耦接的帽，所述帽被構(gòu)造為半導(dǎo)體部件的正面載體；設(shè)置在半導(dǎo)體層的背面上并與至少一個(gè)通孔電連接的背面金屬化層。文檔編號H01L21/50GK102790017SQ20121015528公開日2012年11月21日申請日期2012年5月17日優(yōu)先權(quán)日2011年5月17日發(fā)明者奧利弗·黑貝倫,安東·毛德,杰拉爾德·拉克納申請人:英飛凌科技股份有限公司