專利名稱：Soi mos晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體晶體管領(lǐng)域，尤其涉及ー種抑制SOI MOS (Metal OxideSemiconductor)晶體管浮體效應(yīng)的SOI MOS晶體管。
背景技術(shù)：
SOI (Silicon On Insulator)是指絕緣體上娃技術(shù)，SOI技術(shù)是公認(rèn)的ニ^--世
紀(jì)的主流半導(dǎo)體技術(shù)之一。SOI技術(shù)有效地克服了體硅材料的不足，充分發(fā)揮了硅集成電路
技術(shù)的潛力，正逐漸成為制造高速、低功耗、高集成度和高可靠超大規(guī)模集成電路的主流技術(shù)。SOI MOS根據(jù)有源體區(qū)是否耗盡分為部分耗盡SOI M0S(H)S0I)和全耗盡SOI MOS(FDS0I)。一般來(lái)說(shuō)全耗盡SOI MOS頂層硅膜比較薄，薄膜SOI硅片成本高，另ー方面，全耗盡SOI MOS閾值電壓不易控制。目前普遍采用的是部分耗盡SOI MOS0部分耗盡SOI MOS的有源體區(qū)并未完全耗盡，使得體區(qū)處于懸空狀態(tài)，碰撞電離產(chǎn)生的電荷無(wú)法迅速移走，這會(huì)導(dǎo)致SOI MOS特有的浮體效應(yīng)。對(duì)于SOI NMOS溝道電子在漏端碰撞電離產(chǎn)生的電子-空穴對(duì)，空穴流向體區(qū)，SOI MOS浮體效應(yīng)導(dǎo)致空穴在體區(qū)積累從而抬高體區(qū)電勢(shì)，使得SOINMOS的閾值電壓降低繼而漏電流增加，導(dǎo)致晶體管的輸出特性曲線IdVd有翹曲現(xiàn)象，這ー現(xiàn)象稱為Kink效應(yīng)。Kink效應(yīng)對(duì)晶體管和電路性能以及可靠性產(chǎn)生許多不利影響，在晶體管設(shè)計(jì)時(shí)應(yīng)盡量抑制。對(duì)于SOI PM0S,由于空穴的電離碰撞電離產(chǎn)生的電子-空穴對(duì)遠(yuǎn)低于SOI NM0S，因此SOI PMOS中的Kink效應(yīng)不明顯。通過(guò)體接觸結(jié)構(gòu)把器件體區(qū)引出接到固定電位是抑制rosoi器件浮體效應(yīng)的一種方法。而H型柵結(jié)構(gòu)是能夠更有效抑制rosoi器件浮體效應(yīng)的體接觸結(jié)構(gòu)之一，其具有源漏對(duì)稱結(jié)構(gòu)。H形狀的多晶硅柵將源漏區(qū)和體接觸區(qū)隔離。小尺寸H型柵SOI MOS器件結(jié)構(gòu)如圖I和圖2所示，其中圖I為W尺寸較小的H型柵結(jié)構(gòu)(L較小)，圖2為W尺寸較小的H型柵結(jié)構(gòu)(L較大)，即短溝道器件結(jié)構(gòu)和長(zhǎng)溝道器件結(jié)構(gòu)。H型柵SOI MOS器件存在源體、漏體寄生電容、寄生電阻，隨著L増大，寄生電容和寄生電阻隨之増大，影響器件性能。同吋，柵兩側(cè)多晶硅兩端源體、漏體之間存在側(cè)向泄露電流，進(jìn)而使得形成“偽MOS管”。因此，希望可以提出ー種用于解決上述問(wèn)題的SOI MOS晶體管。

發(fā)明內(nèi)容
本發(fā)明的目的是提供ー種體接觸SOI MOS晶體管，所述SOI MOS晶體管可以減小側(cè)向漏電、體電阻及體源、體漏寄生電容。根據(jù)本發(fā)明的目的，提供了ー種SOI MOS晶體管，包括有源區(qū)，形成于SOI襯底的SOI層中；柵極，覆蓋部分的有源區(qū)；
源區(qū)和漏區(qū)，分別位于柵極長(zhǎng)度方向兩側(cè)的有源區(qū)中，其中源區(qū)和漏區(qū)的與柵極交界的部分的寬度相等；其中被柵極覆蓋的有源區(qū)部分包括，以源區(qū)和漏區(qū)的與柵極交界的部分的寬度在源區(qū)和漏區(qū)之間延伸的溝道區(qū)，其中有源區(qū)包括至少兩個(gè)梳齒狀突出部，在溝道區(qū)的長(zhǎng)度方向上以一定的間隔排列在溝道區(qū)在寬度方向上的ー側(cè)或兩側(cè)；其中，梳齒狀突出部的末端未被柵極覆蓋的部分為體接觸區(qū)。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn)I)減小長(zhǎng)溝道晶體管的寄生電容和寄生電阻；2)減小側(cè)向泄漏電流。


通過(guò)閱讀參照以下附圖所作的對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯圖I是根據(jù)現(xiàn)有技術(shù)的ー種H型柵結(jié)構(gòu)的SOI MOS晶體管的俯視示意圖；圖2是根據(jù)現(xiàn)有技術(shù)的另ー種H型柵結(jié)構(gòu)的SOI MOS晶體管的俯視示意圖；圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的SOI MOS晶體管的俯視示意圖。
具體實(shí)施例方式下面詳細(xì)描述本發(fā)明的實(shí)施例，所述實(shí)施例的示例在附圖中示出。下面通過(guò)參考附圖描述的實(shí)施例是示例性的，僅用于解釋本發(fā)明，而不能解釋為對(duì)本發(fā)明的限制。下文的公開提供了許多不同的實(shí)施例或例子用來(lái)實(shí)現(xiàn)本發(fā)明的不同結(jié)構(gòu)。為了簡(jiǎn)化本發(fā)明的公開，下文中對(duì)特定例子的部件和設(shè)置進(jìn)行描述。當(dāng)然，它們僅僅為示例，并且目的不在于限制本發(fā)明。此外，本發(fā)明可以在不同例子中重復(fù)參考數(shù)字和/或字母。這種重復(fù)是為了簡(jiǎn)化和清楚的目的，其本身不指示所討論各種實(shí)施例和/或設(shè)置之間的關(guān)系。此夕卜，本發(fā)明提供了各種特定的エ藝和材料的例子，但是本領(lǐng)域技術(shù)人員可以意識(shí)到其他エ藝的可應(yīng)用性和/或其他材料的使用。應(yīng)當(dāng)注意，在附圖中所圖示的部件不一定按比例繪制。本發(fā)明省略了對(duì)公知組件和處理技術(shù)及エ藝的描述以避免不必要地限制本發(fā)明。下面結(jié)合附圖對(duì)本發(fā)明作進(jìn)ー步詳細(xì)描述。本發(fā)明提供了ー種SOI MOS晶體管，用于解決現(xiàn)有技術(shù)中H型柵結(jié)構(gòu)的SOI MOS晶體管的上述問(wèn)題。需要說(shuō)明的是，本發(fā)明完全可以采用常規(guī)エ藝流程制備，關(guān)鍵在于版圖結(jié)構(gòu)的創(chuàng)新。參照?qǐng)D3，圖3是根據(jù)本發(fā)明的一個(gè)實(shí)施例的SOI MOS晶體管結(jié)構(gòu)，包括有源區(qū)307，形成于SOI襯底300的SOI層中；柵極302，覆蓋部分的有源區(qū)307 ；源區(qū)303和漏區(qū)304，分別位于柵極長(zhǎng)度方向L兩側(cè)的有源區(qū)307中，其中源區(qū)303和漏區(qū)304的與柵極302交界的部分的寬度相等；其中被柵極302覆蓋的有源區(qū)部分包括，以源區(qū)303和漏區(qū)304的與柵極交界的部分的寬度在源區(qū)303和漏區(qū)304之間延伸的溝道區(qū)306 (圖3中正中間的小點(diǎn)虛線框)，其中有源區(qū)307包括至少兩個(gè)梳齒狀突出部305，在溝道區(qū)306的長(zhǎng)度方向上以一定的間隔排列在溝道區(qū)306在寬度W方向上的ー側(cè)或兩側(cè)；其中，梳齒狀突出部305的末端未被柵極302覆蓋的部分為體接觸區(qū)。在一個(gè)實(shí)施方式中,溝道區(qū)306在寬度W方向上的姆ー側(cè)都具有至少兩個(gè)梳齒狀突出部305。例如，圖3中示出了溝道區(qū)306在寬度W方向上的每ー側(cè)都具有4個(gè)梳齒狀突出部305。在一個(gè)實(shí)施方式中，柵極302的形狀為矩形，例如圖3中的灰色區(qū)域所示。具體來(lái)說(shuō)，SOI襯底300可以包括基底層、絕緣體上硅(SOI)層、以及位于基底層和SOI層之間的氧化埋層(BOX)層(未示出)。圖3中示出了形狀連續(xù)的有源區(qū)307。該有源區(qū)307可以通過(guò)對(duì)SOI層進(jìn)行構(gòu)圖而獲得。本發(fā)明中的有源區(qū)在形狀上是連續(xù)的，即構(gòu)成有源區(qū)的SOI層在物理上是一體的而不存在間斷或者間隔。一般而言，該有源區(qū)具有阱摻雜，整個(gè)有源區(qū)處于同一阱中。柵極結(jié)構(gòu)302位于有源區(qū)307之上，柵極302和有源區(qū)307之間可以具有柵介質(zhì)層。圖3中示出了矩形柵極，其覆蓋部分的有源區(qū)307。源區(qū)304和漏區(qū)303分別位于柵極結(jié)構(gòu)302兩側(cè)的有源區(qū)307內(nèi)。其中源區(qū)303和漏區(qū)304的與柵極302交界的部分的寬度相等，即都等于器件溝道的寬度。如圖3所示，被柵極302覆蓋的有源區(qū)307的部分包括，以源區(qū)303和漏區(qū)304的與柵極302交界的部分的寬度(器件溝道寬度)在源區(qū)303和漏區(qū)304之間延伸的溝道區(qū)306 (圖3中正中間的小點(diǎn)虛線框)，其中有源區(qū)307包括八個(gè)梳齒狀突出部305，在溝道區(qū)306的長(zhǎng)度方向上以一定的間隔排列在溝道區(qū)306在寬度W方向上的兩側(cè)(每側(cè)四個(gè))；其中，梳齒狀突出部305的末端未被柵極302覆蓋的部分為體接觸區(qū)。體接觸區(qū)可以與外部電源電位連接，以抑制體區(qū)的浮體效應(yīng)。體接觸區(qū)的摻雜類型與阱的摻雜類型相同，與源區(qū)304和漏區(qū)303的摻雜類型相反。例如，對(duì)于N型SOI MOS晶體管，阱為P型摻雜，源區(qū)304和漏區(qū)303為高N型摻雜，體接觸區(qū)為高P型摻雜。與圖2中的器件相比，圖3中的器件被柵極覆蓋的有源區(qū)307的非溝道區(qū)306的部分的面積顯著減小，從而可以顯著降低寄生電容和寄生電阻。另外，由于梳齒狀突出部305之間有一定的間隔，從而可以阻斷源漏之間，源體之間和漏體之間的泄露電流。雖然關(guān)于示例實(shí)施例及其優(yōu)點(diǎn)已經(jīng)詳細(xì)說(shuō)明，應(yīng)當(dāng)理解在不脫離本發(fā)明的精神和所附權(quán)利要求限定的保護(hù)范圍的情況下，可以對(duì)這些實(shí)施例進(jìn)行各種變化、替換和修改。此外，本發(fā)明的應(yīng)用范圍不局限于說(shuō)明書中描述的特定實(shí)施例的エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法及步驟。從本發(fā)明的公開內(nèi)容，作為本領(lǐng)域的普通技術(shù)人員將容易地理解，對(duì)于目前已存在或者以后即將開發(fā)出的エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟，其中它們執(zhí)行與本發(fā)明描述的對(duì)應(yīng)實(shí)施例大體相同的功能或者獲得大體相同的結(jié)果，依照本發(fā)明可以對(duì)它們進(jìn)行應(yīng)用。因此，本發(fā)明所附權(quán)利要求g在將這些エ藝、機(jī)構(gòu)、制造、物質(zhì)組成、手段、方法或步驟包含在其保護(hù)范圍內(nèi)。
權(quán)利要求
1.ー種SOI MOS晶體管，包括 有源區(qū)(307)，形成于SOI襯底(300)的SOI層中； 柵極(302)，覆蓋部分的有源區(qū)(307)； 源區(qū)(303)和漏區(qū)(304)，分別位于柵極(302)長(zhǎng)度方向兩側(cè)的有源區(qū)(307)中，其中源區(qū)(303)和漏區(qū)(304)的與柵極交界的部分的寬度相等；其中 被柵極覆蓋的有源區(qū)(307)的部分包括，以源區(qū)(303)和漏區(qū)(304)的與柵極(302)交界的部分的寬度在源區(qū)(303)和漏區(qū)(304)之間延伸的溝道區(qū)(306)，其中有源區(qū)(307)包括至少兩個(gè)梳齒狀突出部(305)，在溝道區(qū)(306)的長(zhǎng)度方向上以一定的間隔排列在溝道區(qū)(306)在寬度方向上的ー側(cè)或兩側(cè)；其中，梳齒狀突出部(305)的末端未被柵極(302)覆蓋的部分為體接觸區(qū)。
2.根據(jù)權(quán)利要求I所述的晶體管，其中，在溝道區(qū)(306)在寬度方向上的每ー側(cè)都具有至少兩個(gè)梳齒狀突出部(305 )。
3.根據(jù)權(quán)利要求I所述的晶體管，其中，柵極(302)的形狀為矩形。
全文摘要
本發(fā)明提供了一種SOI MOS晶體管，包括有源區(qū)，形成于SOI襯底的SOI層中；柵極，覆蓋部分的有源區(qū)；源區(qū)和漏區(qū)，分別位于柵極長(zhǎng)度方向兩側(cè)的有源區(qū)中，其中源區(qū)和漏區(qū)的與柵極交界的部分的寬度相等；其中被柵極覆蓋的有源區(qū)部分包括以源區(qū)和漏區(qū)的與柵極交界的部分的寬度在源區(qū)和漏區(qū)之間延伸的溝道區(qū)，其中有源區(qū)包括至少兩個(gè)梳齒狀突出部，在溝道區(qū)的長(zhǎng)度方向上以一定的間隔排列在溝道區(qū)在寬度方向上的一側(cè)或兩側(cè)；其中，梳齒狀突出部的末端未被柵極覆蓋的部分為體接觸區(qū)。本發(fā)明提供的SOI MOS晶體管可以減小側(cè)向漏電、體電阻及寄生電容。
文檔編號(hào)H01L29/06GK102664189SQ20121015538
公開日2012年9月12日 申請(qǐng)日期2012年5月18日 優(yōu)先權(quán)日2012年5月18日
發(fā)明者李瑩, 畢津順, 羅家俊, 韓鄭生 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所