專利名稱：一種用于相變存儲(chǔ)器的硅-硒化錫納米多層復(fù)合相變薄膜材料的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種微電子技術(shù)領(lǐng)域的材料，具體涉及ー種用于低操作電流相變存儲(chǔ)器的Si/SnSe2納米多層復(fù)合相變薄膜材料。
背景技術(shù)：
相變存儲(chǔ)器(PCM)作為新一代非易失性存儲(chǔ)器技術(shù)，具有高的讀速讀寫(xiě)、高可靠性、低功耗、壽命長(zhǎng)、循環(huán)擦寫(xiě)次數(shù)高等優(yōu)點(diǎn)，同時(shí)能夠兼容于COMSエ藝(S. Lai andT. Lowrey: IEDM Tech. Dig.，2000, p. 243)?；谝陨蟽?yōu)點(diǎn)，PCM成為最有望取代目前普遍使用的FLASH技木，占領(lǐng)下一代非揮發(fā)性存儲(chǔ)市場(chǎng)的存儲(chǔ)技木。PCM是利用電流產(chǎn)生的焦耳熱量可逆改變薄膜電阻進(jìn)行編程，薄膜在高阻值時(shí)為非晶態(tài)，在低阻值時(shí)為晶態(tài)，高低電阻 值分別對(duì)應(yīng)著邏輯數(shù)據(jù)的“O”和“I”(S.W. Ryu 等，Applied Physics Letters，92，142110，2008)。薄膜由晶態(tài)轉(zhuǎn)化到非晶態(tài)(RESET)過(guò)程中，需要將薄膜加熱到其熔點(diǎn)以上，該過(guò)程需要較大的操作電流。相變存儲(chǔ)器的功耗也主要消耗于RESET過(guò)程中。根據(jù)公式P=I2R(P、I、R分別為功率、電流、電阻)，相同的產(chǎn)熱功率下，若能提高薄膜的電阻，則可以極大的降低相應(yīng)的操作電流。傳統(tǒng)操作電流較小的相變材料，一般相變溫度與熔點(diǎn)較低，相變激活能較小，導(dǎo)致了相應(yīng)相變存儲(chǔ)器對(duì)數(shù)據(jù)的保持能力較弱。本發(fā)明將介質(zhì)材料Si與相變材料SnSe2進(jìn)行多層復(fù)合，則可以在保證較高數(shù)據(jù)保持能力的基礎(chǔ)上，大幅度的提高復(fù)合薄膜的晶態(tài)電阻。本發(fā)明所述的薄膜與現(xiàn)有技術(shù)中的薄膜相比更具優(yōu)勢(shì)首先，薄膜的晶態(tài)電阻更高；其次，數(shù)據(jù)保持能力更強(qiáng)。這是其他現(xiàn)有技術(shù)中的薄膜很難達(dá)到的優(yōu)異性能。

發(fā)明內(nèi)容
鑒于以上傳統(tǒng)相變材料的缺點(diǎn)和不足，本發(fā)明的目的在于提供一種能夠使用較低操作電流即可實(shí)現(xiàn)相變存儲(chǔ)且具有優(yōu)異的數(shù)據(jù)保持能力的Si/SnSe2納米多層復(fù)合相變薄膜材料及其制備方法，用于解決傳統(tǒng)相變材料晶態(tài)電阻不高和數(shù)據(jù)保持能力不良的缺點(diǎn)和不足。 為了實(shí)現(xiàn)上述目的，本發(fā)明采用如下的技術(shù)方案本發(fā)明的Si/SnSe2納米多層復(fù)合相變薄膜較好的解決了傳統(tǒng)相變材料的缺點(diǎn)和不足。Si與SnSe2 二者的多層復(fù)合使得該薄膜材料體系的晶態(tài)電阻得到了極大的提高。此夕卜，由于SnSe2薄膜本身在相變前后具有10個(gè)以上數(shù)量級(jí)的電阻變化，使得將Si引入復(fù)合多層薄膜后，Si/SnSe2納米多層復(fù)合相變薄膜在提高晶態(tài)電阻的同時(shí)仍保證了相變前后足夠的電阻變化比。Si/SnSe2納米多層復(fù)合相變薄膜對(duì)數(shù)據(jù)的保持能力仍然維持在了較高水平，與最成熟的Ge2Sb2Te5相近，可將數(shù)據(jù)在80° C以上的環(huán)境中保持10年以上。本發(fā)明的能夠用于低操作電流相變存儲(chǔ)器的Si/SnSe2納米多層復(fù)合相變薄膜材料，通過(guò)濺射沉積Si層和SnSe2層，在納米量級(jí)復(fù)合而成。本發(fā)明的Si/SnSe2中的“/”代表“和”的意思。本發(fā)明的Si/SnSe2納米多層復(fù)合相變薄膜材料中，單層Si薄膜和單層SnSe2薄膜交替排列成多層膜結(jié)構(gòu)，單層Si薄膜的厚度范圍為3 40nm，單層SnSe2薄膜的厚度為^lOnm ;所述Si/SnSe2納米多層復(fù)合相變薄膜材料的總厚度為75 210nm。所述Si/SnSe2納米多層復(fù)合相變薄膜材料的結(jié)構(gòu)符合下列通式[Si (a)/SnSe2(b)]x ；式中a、b分別表示所述單層Si薄膜及單層SnSe2薄膜的厚度,3nm彡a彡40nm,4nm彡b彡IOnm,且a/b的取值范圍為O. 75-4 ；x表示單層Si薄膜和單層SnSe2薄膜的交 替周期數(shù)或者交替層數(shù)，且X為正整數(shù)，X通過(guò)相變薄膜的總厚度N與所述單層Si薄膜和單層SnSe2薄膜的厚度和計(jì)算所得，即a+b=N/x(nm)。優(yōu)選的，所述Si/SnSe2_米多層復(fù)合相變薄膜中a :b為4 :5、8 :5、12 :5、16 :5、20 5。優(yōu)選的，所述Si/SnSe2納米多層復(fù)合相變薄膜總厚度為90_105nm。最選的，所述Si/SnSe2納米多層復(fù)合相變薄膜總厚度為IOOnm ;此時(shí)a+b=100/x、nm)。本發(fā)明所述Si/SnSe2納米多層復(fù)合相變薄膜材料具有比SnSe2更高的晶態(tài)電阻，且隨著a/b比值的增加，所述Si/SnSe2納米多層復(fù)合相變薄膜的晶態(tài)電阻不斷上升。本發(fā)明所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的高低電阻比值不小于三個(gè)
數(shù)量級(jí)。本發(fā)明所述的Si/SnSe2納米多層復(fù)合相變薄膜材料采用磁控濺射方法制備，襯底采用Si02/Si (100)基片，濺射靶材為Si和SnSe2，濺射氣體為Ar氣。較佳的，所述Si靶材的純度在原子百分比99. 99%以上，所述SnSe2靶材的純度在原子百分比99. 999%以上，本底真空度不大于lX10_4Pa。較佳的，所述Si和SnSe2靶材分別采用射頻和直流電源，且濺射功率均為15-25W ；優(yōu)選的，濺射功率為20W。較佳的，所述Ar氣的純度為體積百分比99. 999%以上，氣體流量為25-35SCCM，濺射氣壓為O. 15-0. 25Pa ;優(yōu)選的，所述氣體流量為30SCCM，濺射氣壓為O. 2Pa。本發(fā)明所述的單層Si薄膜和單層SnSe2薄膜的厚度可通過(guò)濺射時(shí)間來(lái)調(diào)控。本發(fā)明所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的制備過(guò)程具體包括以下步驟I)清洗 Si02/Si (100)基片；2)安裝好濺射靶材；設(shè)定射頻功率，設(shè)定濺射氣體流量及濺射氣壓；3)采用室溫磁控濺射方法制備Si/SnSe2納米多層復(fù)合相變薄膜材料a)將空基托旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間(如300s)，開(kāi)始對(duì)Si靶材進(jìn)行濺射，清潔Si靶材表面；b) Si靶材表面清潔完成后，關(guān)閉Si靶上所施加的射頻電源，將空基托旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間(如300s)，開(kāi)始對(duì)SnSe2靶材進(jìn)行濺射，清潔SnSe2靶材表面；
c) SnSe2靶材表面清潔完成后將基片旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射Si薄膜；d) Si薄膜濺射完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射SnSe2薄膜；e)重復(fù)c)和d)兩步，即在Si02/Si (100)基片上制備Si/SnSe^. Si/SnSe2多層復(fù)合相變薄膜材料；在薄膜總厚度固定的前提下，對(duì)于某ー確定周期數(shù)的薄膜，通過(guò)控制Si和SnSe2靶材的濺射時(shí)間來(lái)調(diào)節(jié)多層薄膜周期中Si單層薄膜和SnSe2單層薄膜的厚度，從而形成所需結(jié)構(gòu)的Si/SnSe2納米多層復(fù)合相變薄膜材料。本發(fā)明的Si/SnSe2納米多層復(fù)合相變薄膜材料能夠應(yīng)用于相變存儲(chǔ)器，且作為低操作電流相變存儲(chǔ)器的相變薄膜材料使用，與傳統(tǒng)的相變薄膜材料相比具有如下特點(diǎn)首先，Si/SnSe2納米多層復(fù)合相變薄膜材料具有極高的晶態(tài)電阻，對(duì)于相應(yīng)的相變存儲(chǔ)器，只需采用較低的操作電流即可工作；其次，Si/SnSe2納米多層復(fù)合相變薄膜材料具有較好的數(shù)據(jù)保持能力，能夠?qū)?shù)據(jù)在80° C以上的環(huán)境中保持10年以上；第三，Si/SnSe2納米多層復(fù)合相變薄膜材料在大幅度提高晶態(tài)電阻的同時(shí)高低電阻之比達(dá)到三個(gè)數(shù)量級(jí)以上，保證了在相應(yīng)相變存儲(chǔ)器中“O”和“I”的區(qū)分。


圖I為本發(fā)明的[Si/SnSe2]x納米多層復(fù)合相變薄膜材料及用于對(duì)比的單層SnSe2薄膜材料原位電阻與溫度的關(guān)系曲線，其中x=4、5、6、8、ll ；圖2為本發(fā)明的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜材料在250° C的環(huán)境中退火600s之后的X射線衍射圖(XRD)。圖3為基于本發(fā)明的[31(12]11]1)/511562(5111]1)]6納米多層復(fù)合相變薄膜材料及用于對(duì)比的單層Ge2Sb2Te5薄膜材料的失效時(shí)間與溫度倒數(shù)的關(guān)系。
具體實(shí)施例方式以下通過(guò)特定的具體實(shí)例說(shuō)明本發(fā)明的實(shí)施方式，本領(lǐng)域技術(shù)人員可由本說(shuō)明書(shū)所揭露的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。本發(fā)明還可以通過(guò)另外不同的具體實(shí)施方式
加以實(shí)施或應(yīng)用，本說(shuō)明書(shū)中的各項(xiàng)細(xì)節(jié)也可以基于不同觀點(diǎn)與應(yīng)用，在沒(méi)有背離本發(fā)明的精神下進(jìn)行各種修飾或改變。實(shí)施例I本實(shí)施例中制備的Si/SnSe2納米復(fù)合多層相變薄膜材料的總厚度為IOOnm左右，具體結(jié)構(gòu)分別為[Si (4nm) /SnSe2 (5nm) ] n> [Si (8nm)/SnSe2 (5nm) ]8、[Si (12nm) /SnSe2 (5nm) ]6、[Si (16nm)/SnSe2 (5nm) ] 5、[Si (20nm)/SnSe2 (5nm) ]4。制備步驟為I、清洗Si02/Si(100)基片，清洗表面、背面，去除灰塵顆粒、有機(jī)和無(wú)機(jī)雜質(zhì)(a)在丙酮溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗；(b)在こ醇溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗，高純N2吹干表面和背面；(c)在120° C烘箱內(nèi)烘干水汽，約20分鐘.、
2、采用射頻濺射方法制備[Si (a)/SnSe2 (b)]x薄膜前準(zhǔn)備(a)裝好Si和SnSe2濺射靶材，并將本底真空抽至I X 10_4Pa ；(b)設(shè)定射頻功率為20W ；(c)使用高純Ar作為濺射氣體，設(shè)定濺射氣體流量為30SCCM，并將濺射氣壓調(diào)節(jié)至 O. 2Pa。3、采用磁控交替濺射方法制備[Si (a)/SnSe2 (b)]x_米多層復(fù)合相變薄膜材料a)將空基托旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間(300s)，開(kāi)始對(duì)
Si靶材進(jìn)行濺射，清潔Si靶材表面；b)Si靶材表面清潔完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始對(duì)SnSe2靶材進(jìn)行濺射，清潔SnSe2靶材表面；c) SnSe2靶材表面清潔完成后將基片旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射Si薄膜；d) Si薄膜濺射完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射SnSe2薄膜。e)重復(fù)c)和d)兩步，即在Si02/Si (100)基片上分別制備出[Si (4nm) /SnSe2(5nm)]u、[Si(8nm)/SnSe2(5nm)]8、[Si (12nm)/SnSe2(5nm)]6、[Si(16nm)/SnSe2 (5nm)]5、[Si (20nm)/SnSe2 (5nm) ]4納米多層復(fù)合相變薄膜材料。最終所得的[Si (a)/SnSe2 (b)]x納米復(fù)合多層相變薄膜總厚度為IOOnm左右，其中Si與SnSe2的單層薄膜厚度均通過(guò)濺射時(shí)間的不同來(lái)控制，其中Si的濺射速率為24s/nm，SnSe2的濺射速率為ls/nm。實(shí)施例2本實(shí)施例中制備的Si/SnSe2納米復(fù)合多層相變薄膜材料的總厚度為80nm左右，具體結(jié)構(gòu)分另1J 為[Si (3nm)/SnSe2 (4nm) ] n、[Si (6nm)/SnSe2 (4nm) ]8、[Si (IOnm) /SnSe2 (4nm) ]6、[Si (13nm)/SnSe2 (4nm) ] 5、[Si (16nm)/SnSe2 (4nm) ]4。制備步驟為I、清洗Si02/Si (100)基片，清洗表面、背面，去除灰塵顆粒、有機(jī)和無(wú)機(jī)雜質(zhì)(a)在丙酮溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗；(b)在こ醇溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗，高純N2吹干表面和背面；(c)在120° C烘箱內(nèi)烘干水汽，約20分鐘。2、采用磁控濺射方法制備[Si (a)/SnSe2 (b)]x薄膜前準(zhǔn)備(a)裝好Si和SnSe2濺射靶材，并將本底真空抽至I X 10_4Pa ；(b)設(shè)定射頻功率為20W ；(c)使用高純Ar作為濺射氣體，設(shè)定濺射氣體流量為30SCCM，并將濺射氣壓調(diào)節(jié)至 O. 2Pa。3、采用磁控濺射方法制備[Si (a)/SnSe2 (b)]x_米多層復(fù)合相變薄膜材料a)將空基托旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間(300s)，開(kāi)始對(duì)Si靶材進(jìn)行濺射，清潔Si靶材表面；b)Si靶材表面清潔完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間，開(kāi)始對(duì)SnSe2靶材進(jìn)行濺射，清潔SnSe2靶材表面；c) SnSe2靶材表面清潔完成后將基片旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射Si薄膜；d) Si薄膜濺射完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射SnSe2薄膜。e)重復(fù)c)和d)兩步，即在Si02/Si (100)基片上分別制備出為[Si (3nm) /SnSe2(4nm)]u、[Si(6nm)/SnSe2(4nm)]8、[Si (IOnm)/SnSe2(4nm)]6、[Si(13nm)/SnSe2 (4nm)]5、[Si (16nm)/SnSe2 (4nm) ]4納米多層復(fù)合相變薄膜材料。最終所得的[Si (a)/SnSe2 (b)]x納米復(fù)合多層相變薄膜總厚度為80nm左右，其中Si與SnSe2的單層薄膜厚度均通過(guò)濺射時(shí)間的不同來(lái)控制，其中Si的濺射速率為24s/nm，SnSe2的濺射速率為ls/nm。實(shí)施例3本實(shí)施例中制備的Si/SnSe2納米復(fù)合多層相變薄膜材料的總厚度為200nm左右，具體結(jié)構(gòu)分別為[Si (8nm)/SnSe2 (IOnm) ] n、[Si (16nm)/SnSe2 (IOnm) ]8、[Si (24nm) /SnSe2 (IOnm) ]6、[Si (32nm) /SnSe2 (IOnm) ] 5、[Si (40nm) /SnSe2 (IOnm) ] 4。制備步驟為I、清洗Si02/Si (100)基片，清洗表面、背面，去除灰塵顆粒、有機(jī)和無(wú)機(jī)雜質(zhì)(a)在丙酮溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗；(b)在こ醇溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗，高純N2吹干表面和背面；(c)在120° C烘箱內(nèi)烘干水汽，約20分鐘.2、采用射頻濺射方法制備[Si (a)/SnSe2 (b)]x薄膜前準(zhǔn)備(a)裝好Si和SnSe2濺射靶材，并將本底真空抽至I X 10_4Pa ；(b)設(shè)定射頻功率為20W ；(c)使用高純Ar作為濺射氣體，設(shè)定濺射氣體流量為30SCCM，并將濺射氣壓調(diào)節(jié)至 O. 2Pa。3、采用磁控交替濺射方法制備[Si (a)/SnSe2 (b)]x_米多層復(fù)合相變薄膜材料a)將空基托旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間(300s)，開(kāi)始對(duì)Si靶材進(jìn)行濺射，清潔Si靶材表面； b) Si靶材表面清潔完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始對(duì)SnSe2靶材進(jìn)行濺射，清潔SnSe2靶材表面；c) SnSe2靶材表面清潔完成后將基片旋轉(zhuǎn)到Si靶位，打開(kāi)Si靶上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射Si薄膜；d) Si薄膜濺射完成后，關(guān)閉Si靶上所施加的射頻電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶上的直流電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射SnSe2薄膜。
e)重復(fù)c)和d)兩步，即在Si02/Si (100)基片上分別制備出[Si (8nm) /SnSe2(IOnm)]u、 [Si(16nm)/SnSe2(IOnm)]8、 [Si(24nm)/SnSe2(IOnm)]6、 [Si(32nm)/SnSe2 (IOnm) ]5、[Si (40nm) /SnSe2 (IOnm) ]4 納米多層復(fù)合相變薄膜材。最終所得的[Si (a)/SnSe2 (b)]x納米復(fù)合多層相變薄膜總厚度為200nm左右，其中Si與SnSe2的單層薄膜厚度均通過(guò)濺射時(shí)間的不同來(lái)控制，其中Si的濺射速率為24s/nm，SnSe2的濺射速率為ls/nm。對(duì)比例I本對(duì)比例中制備單層SnSe2相變薄膜材料，厚度為lOOnm。
制備步驟為I、清洗Si02/Si (100)基片，清洗表面、背面，去除灰塵顆粒、有機(jī)和無(wú)機(jī)雜質(zhì)(a)在丙酮溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗；(b)在こ醇溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗，高純N2吹干表面和背面；(c)在120° C烘箱內(nèi)烘干水汽，約20分鐘.2、采用射頻濺射方法制備Si薄膜前準(zhǔn)備(a)裝好SnSe2濺射靶材，并將本底真空抽至I X 10_4Pa ；(b)設(shè)定射頻功率為20W ；(c)使用高純Ar作為濺射氣體，設(shè)定濺射氣體流量為30SCCM，并將濺射氣壓調(diào)節(jié)至 O. 2Pa。3、采用磁控濺射方法制備SnSe2相變薄膜材料a)將空基托旋轉(zhuǎn)到SnSe2革巴位,打開(kāi)SnSe2革巴上的直流電源,依照設(shè)定的派射時(shí)間(300s)，開(kāi)始對(duì)SnSe2靶材進(jìn)行濺射，清潔SnSe2靶材表面；b) SnSe2靶材表面清潔完成后，關(guān)閉靶上所施加的直流電源，將基片旋轉(zhuǎn)到SnSe2靶位，開(kāi)啟SnSe2靶位上的射頻電源，依照設(shè)定的濺射時(shí)間，開(kāi)始濺射SnSe2薄膜。即在SiO2/Si (100)基片上制備了厚度為IOOnm的SnSe2薄膜。其中SnSe2的濺射速率為ls/nm。對(duì)比例2本對(duì)比例中制備單層Ge2Sb2Te5相變薄膜材料，厚度為lOOnm。制備步驟為I、清洗Si02/Si(100)基片，清洗表面、背面，去除灰塵顆粒、有機(jī)和無(wú)機(jī)雜質(zhì)(a)在丙酮溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗；(b)在こ醇溶液中強(qiáng)超聲清洗3-5分鐘，再去離子水沖洗，高純N2吹干表面和背面；(c)在120° C烘箱內(nèi)烘干水汽，約20分鐘.2、采用射頻濺射方法制備Ge2Sb2Te5薄膜前準(zhǔn)備(a)裝好Ge2Sb2Te5濺射靶材，并將本底真空抽至I X 10_4Pa ；(b)設(shè)定射頻功率為20W ；(c)使用高純Ar作為濺射氣體，設(shè)定濺射氣體流量為30SCCM，并將濺射氣壓調(diào)節(jié)至 O. 2Pa。3、采用磁控濺射方法制備Ge2Sb2Te5相變薄膜材料
a)將空基托旋轉(zhuǎn)到Ge2Sb2Te5祀位，打開(kāi)Ge2Sb2Te5祀上的射頻電源，依照設(shè)定的派射時(shí)間(300s)，開(kāi)始對(duì)Ge2Sb2Te5靶材進(jìn)行濺射，清潔Ge2Sb2Te5靶材表面；WGe2Sb2Te5靶材表面清潔完成后，關(guān)閉靶上所施加的射頻電源，將基片旋轉(zhuǎn)到Ge2Sb2Te5^l位，開(kāi)啟Ge2Sb2Te5^l位上的射頻電源，依照設(shè)定的派射時(shí)間，開(kāi)始派射Ge2Sb2Te5薄膜。即在Si02/Si(100)基片上制備了厚度為IOOnm的Ge2Sb2Te5薄膜。其中Ge2Sb2Te5革巴的濺射速率為2. 8s/nm。將上述實(shí)施例I的[Si (a) /SnSe2 (b)]x納米多層復(fù)合相變薄膜材料和對(duì)比例I的單層SnSe2相變薄膜材料進(jìn)行測(cè)試得到各相變薄膜材料的原位電阻與溫度的關(guān)系曲線圖，如圖I所示；將上述實(shí)施例I的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜材料和對(duì)比例I的單層SnSe2相變薄膜材料分別在250° C中退火600s后進(jìn)行測(cè)試得到各相變薄膜材料的X射線衍射譜圖，如圖2所示；將上述實(shí)施例I的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜材料和對(duì)比例I的單層SnSe2相變薄膜材料及對(duì)比例2的單層Ge2Sb2Te5相 變薄膜材料進(jìn)行測(cè)試得到各相變薄膜材料的失效時(shí)間與溫度倒數(shù)的對(duì)應(yīng)關(guān)系曲線圖，如圖3所示。上述圖I-圖3的檢測(cè)結(jié)果如下圖I為本發(fā)明的[Si/SnSe2] x納米多層復(fù)合相變薄膜材料及用于對(duì)比的單層SnSe2薄膜材料原位電阻與溫度的關(guān)系曲線，測(cè)試過(guò)程中的升溫速率為10° C/min，降溫過(guò)程為自然冷卻。在低溫下，所有薄膜處于高電阻的非晶態(tài)，隨著溫度的不斷升高，薄膜電阻緩慢降低，達(dá)到相變溫度時(shí)，薄膜開(kāi)始晶化，相應(yīng)的電阻開(kāi)始快速下降，相變過(guò)程結(jié)束后，隨著溫度的升高電阻基本保持不變。在溫度降低的過(guò)程中，電阻有少量的上升，是基于半導(dǎo)體材料的基本特性。可以看出，與單層SnSe2薄膜材料相比，Si的加入極大的提高了晶態(tài)電阻，且隨著Si含量的増加呈現(xiàn)出非晶電阻下降，晶態(tài)電阻上升的趨勢(shì)，但非晶電阻與晶態(tài)電阻的比值始終維持在1000倍以上，也就保證了相應(yīng)的相變存儲(chǔ)器足夠的開(kāi)關(guān)比。根據(jù)公式P=I2R,在RESET過(guò)程中，相同的產(chǎn)熱功率下，可以極大的減小相應(yīng)器件的操作電流。圖2為本發(fā)明的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜材料與單層SnSe2薄膜材料在250° C中退火600s使其充分晶化后得到的XRD譜圖。由圖2(a)可以看至IJ，單層SnSe2薄膜材料在相變之后，X射線衍射峰較多且強(qiáng)度較大，證明其結(jié)晶比較完善，而圖2(b)中只有兩個(gè)微弱的衍射峰，證明Si的加入一定程度上抑制了 SnSe2的晶化，也就從相結(jié)構(gòu)上解釋了本發(fā)明的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜具有極高晶 態(tài)電阻的原因。圖3為本發(fā)明的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜材料與單層SnSe2薄膜材料及單層Ge2Sb2Te5相變薄膜材料失效時(shí)間與溫度倒數(shù)的對(duì)應(yīng)關(guān)系曲線。根據(jù)業(yè)內(nèi)的統(tǒng)ー評(píng)判標(biāo)準(zhǔn)之一，利用相變材料將數(shù)據(jù)保持10年時(shí)對(duì)應(yīng)的溫度來(lái)評(píng)判材料的數(shù)據(jù)保持能力?？梢钥闯觯琒i的加入雖然降低了 SnSe2薄膜材料對(duì)數(shù)據(jù)的保持能力，但其對(duì)數(shù)據(jù)的保持能力仍然能夠與當(dāng)前公認(rèn)的研究最成熟綜合性能最優(yōu)異的Ge2Sb2Te5相變薄膜材料相近，即Si/SnSe2_米多層復(fù)合相變薄膜材料能夠?qū)?shù)據(jù)在80° C以上的環(huán)境中保持10年以上。因此，本發(fā)明的[Si (a)/SnSe2 (b)]x_米多層復(fù)合相變薄膜材料在極大的提高晶態(tài)電阻降低相應(yīng)器件操作電流的同時(shí)仍然具有優(yōu)異的數(shù)據(jù)保持能力。上述實(shí)施例2和3中的[Si/SnSe2]x納米多層復(fù)合相變薄膜材料經(jīng)原位電阻與溫度的關(guān)系曲線檢測(cè)可知在低溫下，所有薄膜處于高電阻的非晶態(tài)，隨著溫度的不斷升高，薄膜電阻緩慢降低，達(dá)到相變溫度時(shí)，薄膜開(kāi)始晶化，相應(yīng)的電阻開(kāi)始快速下降，相變過(guò)程結(jié)束后，隨著溫度的升高電阻基本保持不變。在溫度降低的過(guò)程中，電阻有少量的上升，是基于半導(dǎo)體材料的基本特性。與單層SnSe2薄膜材料相比，Si的加入極大的提高了晶態(tài)電阻，且隨著Si含量的増加呈現(xiàn)出非晶電阻下降，晶態(tài)電阻上升的趨勢(shì)，但非晶電阻與晶態(tài)電阻的比值始終維持在1000倍以上，也就保證了相應(yīng)的相變存儲(chǔ)器足夠的開(kāi)關(guān)比。根據(jù)公式P=I2R,在RESET過(guò)程中，相同的產(chǎn)熱功率下，可以極大的減小相應(yīng)器件的操作電流。上述實(shí)施例2和3中的[Si/SnSe2]x納米多層復(fù)合相變薄膜材料在250° C中退火600s使其充分晶化后得到的XRD譜圖可知單層SnSe2薄膜材料在相變之后，X射線衍射峰較多且強(qiáng)度較大，證明其結(jié)晶比較完善，Si的加入一定程度上抑制了 SnSe2的晶化，也就從相結(jié)構(gòu)上解釋了本發(fā)明的[Si (12nm)/SnSe2(5nm)]6納米多層復(fù)合相變薄膜具有極高晶態(tài)電阻的原因。上述實(shí)施例2和3中的[Si/SnSe2]x納米多層復(fù)合相變薄膜材料的失效時(shí)間與溫度倒數(shù)的對(duì)應(yīng)關(guān)系曲線可知。根據(jù)業(yè)內(nèi)的統(tǒng)ー評(píng)判標(biāo)準(zhǔn)之一，利用相變材料將數(shù)據(jù)保持10年時(shí)對(duì)應(yīng)的溫度來(lái)評(píng)判材料的數(shù)據(jù)保持能力?？梢钥闯?，Si的加入雖然降低了 SnSe2薄膜材料對(duì)數(shù)據(jù)的保持能力，但其對(duì)數(shù)據(jù)的保持能力仍然能夠與當(dāng)前公認(rèn)的研究最成熟綜合性能最優(yōu)異的Ge2Sb2Te5相變薄膜材料相近，即Si/SnSe2納米多層復(fù)合相變薄膜材料能夠?qū)?shù)據(jù)在80° C以上的環(huán)境中保持10年以上。因此，本發(fā)明的[Si(a)/SnSe2(b)]x_米多層復(fù)合相變薄膜材料在極大的提高晶態(tài)電阻降低相應(yīng)器件操作電流的同時(shí)仍然具有優(yōu)異的數(shù)據(jù)保持能力。上述實(shí)施例僅例示性說(shuō)明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何熟悉此技術(shù)的人士皆可在不違背本發(fā)明的精神及范疇下，對(duì)上述實(shí)施例進(jìn)行修飾或改變。因此，舉凡所屬技術(shù)領(lǐng)域中具有通常知識(shí)者在未脫離本發(fā)明所掲示的精神與技術(shù)思想下所完成的一切等效修飾或改變，仍應(yīng)由本發(fā)明的權(quán)利要求所涵蓋。權(quán)利要求
1.一種Si/SnSe2納米多層復(fù)合相變薄膜材料,其特征在于，所述Si/SnSe2納米多層復(fù)合相變薄膜材料中單層Si薄膜和單層SnSe2薄膜交替排列成多層膜結(jié)構(gòu)；單層Si薄膜的厚度為3 40nm，單層SnSe2薄膜的厚度為Γ Οηπι ;所述Si/SnSe2納米多層復(fù)合相變薄膜材料的總厚度為75 210nm。
2.如權(quán)利要求I所述的Si/SnSe2納米多層復(fù)合相變薄膜材料,其特征在于,所述Si/SnSe2納米多層復(fù)合相變薄膜材料的結(jié)構(gòu)符合下列通式[Si(a)/SnSe2(b)]x ； 式中，a、b分別表示所述單層Si薄膜及單層SnSe2薄膜的厚度，3nm彡a彡40nm,4nm彡b彡IOnm,且a/b的取值范圍為O. 75^4 ；x表示單層Si薄膜和單層SnSe2薄膜的交替周期數(shù)或者交替層數(shù)，且X為正整數(shù)，X通過(guò)相變薄膜的總厚度N與所述單層Si薄膜和單層SnSe2薄膜的厚度和計(jì)算所得，即a+b=N/x(nm)。
3.如權(quán)利要求2所述的Si/SnSe2納米多層復(fù)合相變薄膜材料,其特征在于,所述Si/SnSe2納米多層復(fù)合相變薄膜的總厚度為90 105nm。
4.如權(quán)利要求2所述的Si/SnSe2納米多層復(fù)合相變薄膜材料,其特征在于,所述Si/SnSe2納米多層復(fù)合相變薄膜材料具有比SnSe2更高的晶態(tài)電阻，且隨著a/b比值的增加，所述Si/SnSe2納米多層復(fù)合相變薄膜的晶態(tài)電阻不斷上升。
5.如權(quán)利要求1-4任一項(xiàng)所述的Si/SnSe2納米多層復(fù)合相變薄膜材料,其特征在于，所述Si/SnSe2納米多層復(fù)合相變薄膜的高低電阻比值不小于三個(gè)數(shù)量級(jí)。
6.如權(quán)利要求1-5任一項(xiàng)所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的制備方法，其特征在于，采用磁控濺射方法制備所述Si/SnSe2納米多層復(fù)合相變薄膜材料，襯底采用Si02/Si (100)基片，濺射靶材為Si和SnSe2，濺射氣體為Ar氣。
7.如權(quán)利要求6所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的制備方法，其特征在于，所述Si靶材的純度在原子百分比99. 99%以上，所述SnSe2靶材的純度在原子百分比99. 999%以上，本底真空度不大于IX KT4Pa ;所述Ar氣的純度為體積百分比99. 999%以上。
8.如權(quán)利要求6所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的制備方法，其特征在于，所述Si和SnSe2靶材濺射分別采用射頻和直流電源，且濺射功率均為15-25W ;所述Ar氣的氣體流量為25-35SCCM ;濺射氣壓為O. 15-0. 25Pa。
9.如權(quán)利要求6所述的Si/SnSe2納米多層復(fù)合相變薄膜材料的制備方法，其特征在于，所述單層Si薄膜和單層SnSe2薄膜的厚度通過(guò)濺射時(shí)間來(lái)調(diào)控。
10.如權(quán)利要求1-5任一項(xiàng)所述的Si/SnSe2納米多層復(fù)合相變薄膜材料在低操作電流相變存儲(chǔ)器中的應(yīng)用。
全文摘要
本發(fā)明涉及一種用于低操作電流相變存儲(chǔ)器的Si/SnSe2納米多層復(fù)合相變薄膜材料。本發(fā)明的Si/SnSe2納米多層復(fù)合相變薄膜材料中單層Si薄膜和單層SnSe2薄膜交替排列成多層膜結(jié)構(gòu)，且單層Si薄膜的厚度為3~40nm，單層SnSe2薄膜的厚度為4~10nm；所述Si/SnSe2納米多層復(fù)合相變薄膜材料的總厚度為75～210nm?；诒景l(fā)明Si/SnSe2納米多層復(fù)合相變薄膜材料的相變存儲(chǔ)器具有操作電流極低的優(yōu)勢(shì)，同時(shí)對(duì)數(shù)據(jù)的保持能力較強(qiáng)，可用于低操作電流相變存儲(chǔ)器。
文檔編號(hào)H01L45/00GK102683587SQ20121015866
公開(kāi)日2012年9月19日 申請(qǐng)日期2012年5月21日 優(yōu)先權(quán)日2012年5月21日
發(fā)明者孫明成, 沈波, 翟繼衛(wèi) 申請(qǐng)人:同濟(jì)大學(xué)