半導(dǎo)體盲孔的檢測(cè)方法
【專利摘要】本發(fā)明公開了一種半導(dǎo)體盲孔的檢測(cè)方法，包括提供具有導(dǎo)電區(qū)的半導(dǎo)體基底；形成多個(gè)暴露出所述導(dǎo)電區(qū)的盲孔，其中至少一個(gè)盲孔的底部區(qū)域具有電阻率大于導(dǎo)電區(qū)的高電阻層，且高電阻層和導(dǎo)電區(qū)間沒有歐姆接觸;在各個(gè)盲孔的側(cè)壁上形成一層阻檔層，其中阻檔層的電阻率大于導(dǎo)電區(qū)的電阻率;在多個(gè)盲孔內(nèi)填入導(dǎo)電材料，且導(dǎo)電材料位在阻檔層上；進(jìn)行一熱工藝，使導(dǎo)電材料和半導(dǎo)體基底間的部分區(qū)域形成歐姆接觸；及利用帶電射線照射填滿有導(dǎo)電材料的多個(gè)盲孔。
【專利說明】半導(dǎo)體盲孔的檢測(cè)方法【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種檢測(cè)方法，特別是涉及一種半導(dǎo)體盲孔的檢測(cè)方法。
【背景技術(shù)】
[0002]隨著芯片和封裝器件的不斷微縮及元件集成度的逐漸提升，封裝技術(shù)從最初的針腳插入式封裝、球柵陣列端子型封裝(Ball Grid Array, BGA)而發(fā)展到最新的三維封裝技術(shù)(3D Package)ο由于三維封裝可以提高互連線的密度、降低封裝尺寸(form factor),因此具有很好的應(yīng)用前景。一般來說，在晶圓級(jí)(wafer-level)三維封裝技術(shù)中，是利用穿硅通孔(TSV, Through-Silicon-Via)當(dāng)作芯片間的內(nèi)連接路徑。由于各娃通孔垂直于芯片，所以各芯片能夠?qū)崿F(xiàn)路徑最短和集成度最高的互連.并且能夠減少芯片面積、緩解互連延遲問題、并使邏輯電路的性能大大提高。
[0003]對(duì)于前通孔(via first)的硅通孔制作工藝，工藝通常包括盲孔的形成(viaformation)、盲孔的填充(via filling)、晶圓接合(wafer bonding)等等步驟。舉例來說，盲孔會(huì)先形成于芯片中，并被填充導(dǎo)電材料，然后再經(jīng)過硅晶圓減薄(拋光)工藝，使盲孔的另一段被暴露出而成為一通孔。此通孔可以在之后的工藝中和另一芯片連接。為了判斷盲孔的深度和良率，一 般可以利用光學(xué)顯微鏡或電子束測(cè)試設(shè)備的電壓對(duì)比模式(electronbeam voltage contrast mode)等檢測(cè)設(shè)備來判斷。但是，當(dāng)半導(dǎo)體盲孔的深寬比不斷提高，使其深度超過80微米(ym)時(shí)，光學(xué)顯微鏡就沒有辦法清楚觀察到盲孔底部。且由于各盲孔的底部都會(huì)電連接具有導(dǎo)電性的硅材料，因此也無法利用電子束測(cè)試設(shè)備的電壓對(duì)比模式準(zhǔn)確分辨盲孔的深度和盲孔底部是否有殘?jiān)嬖凇?br>
【發(fā)明內(nèi)容】

[0004]本發(fā)明提供了一種半導(dǎo)體盲孔的檢測(cè)方法，以解決現(xiàn)有技術(shù)的檢測(cè)缺陷。
[0005]為解決上述問題，本發(fā)明提供了一種一種半導(dǎo)體盲孔的檢測(cè)方法，包括提供一包括導(dǎo)電區(qū)的半導(dǎo)體基底；形成多個(gè)暴露出所述導(dǎo)電區(qū)的盲孔，其中至少一盲孔的底部區(qū)域具有電阻率大于導(dǎo)電區(qū)的高電阻層，且高電阻層和導(dǎo)電區(qū)間沒有歐姆接觸；于各個(gè)盲孔的側(cè)壁上形成一層阻檔層，其中阻檔層的電阻率大于導(dǎo)電區(qū)的電阻率；于多個(gè)盲孔內(nèi)填入導(dǎo)電材料，且導(dǎo)電材料位在阻檔層上；進(jìn)行一熱工藝，使導(dǎo)電材料和半導(dǎo)體基底間的部分區(qū)域形成歐姆接觸；及利用帶電射線照射填滿有導(dǎo)電材料的多個(gè)盲孔。
【專利附圖】

【附圖說明】
[0006]圖1是本發(fā)明半導(dǎo)體基底中具有多個(gè)盲孔的上視示意圖。
[0007]圖2是沿著圖1中切線2-2’的半導(dǎo)體基底剖面示意圖。
[0008]圖3是多個(gè)盲孔中填滿有導(dǎo)電物質(zhì)的半導(dǎo)體基底剖面示意圖。
[0009]圖4是多個(gè)盲孔中填滿有導(dǎo)電物質(zhì)的上視示意圖。
[0010]圖5是沿著圖4中切線5-5’的半導(dǎo)體基底剖面示意圖。[0011]圖6是類似沿著圖4中切線5-5’的半導(dǎo)體基底剖面示意圖。
[0012]其中，附圖標(biāo)記說明如下:
[0013]I 半導(dǎo)體基底 10盲孔
[0014]IOa第一盲孔IOb第二盲孔
[0015]IOc第三盲孔IOd第四盲孔
[0016]12 絕緣層 16導(dǎo)電區(qū)
[0017]20 殘?jiān)?0a殘?jiān)?br> [0018]20b殘?jiān)?21熱處理工藝
[0019]30 導(dǎo)電材料 31電子束
[0020]40a接面40b接面
[0021]40c接面50 阻檔層
【具體實(shí)施方式】
[0022]雖然本發(fā)明以優(yōu)選實(shí)施例公開如下，然而其并非用來限定本發(fā)明，任何本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的更動(dòng)與潤(rùn)飾，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書所界定的為標(biāo)準(zhǔn)，為了不使本發(fā)明的精神難懂，部分公知結(jié)構(gòu)和工藝步驟的細(xì)節(jié)將不在此揭露。
[0023]同樣地，附圖所表示為優(yōu)選實(shí)施例中的裝置示意圖，但并非用來限定裝置的尺寸，特別是，為使本發(fā)明可更清晰地呈現(xiàn)，部分元件的尺寸可能放大呈現(xiàn)在圖中。而且，多個(gè)優(yōu)選實(shí)施例中所公開相同的元件將標(biāo)示相同或相似的符號(hào)，以使說明更容易且清晰。
[0024]請(qǐng)參照?qǐng)D1及圖2，其中圖2是沿著圖1中切線2-2’的剖面示意圖。首先，如圖1，在一個(gè)半導(dǎo)體基底I內(nèi)，例如硅基底或絕緣層上覆硅(silicon-on-1nsulator，SOI)基底形成多個(gè)盲孔10。其中，所述盲孔10的形成方式可以利用激光鉆孔(Laser Drilling),等離子體蝕刻或各種濕蝕刻(各向同性或各向異性蝕刻)技術(shù)，使得各盲孔10a，10b, 10c, IOd大體上均具有垂直的側(cè)壁，但不限于此。而半導(dǎo)體基底I除了是硅基底外，也可以包括其它具有導(dǎo)電性的半導(dǎo)體材料，例如包括I1-VI族、II1-V族、及IV族元素。在這邊需注意的是，本發(fā)明可以應(yīng)用在硅通孔制作工藝的前通孔(via first)或后通孔(via last)制作工藝。對(duì)于前通孔制作工藝來說，半導(dǎo)體基底I上可以具有一層絕緣層12，例如蝕刻停止層或保護(hù)層，用來保護(hù)半導(dǎo)體基底I ;另一方面，對(duì)于后通孔(via last)制作工藝，絕緣層12可以是層間介電層(inter layer dielectric, ILD)或金屬層間介電層(inter metaldielectric, I MD),但不限于此。
[0025]由于各盲孔10a，10b, 10c, IOd的深度較佳會(huì)超過80微米(μ m)，因此其底部通常會(huì)位在半導(dǎo)體基底I內(nèi)的導(dǎo)電區(qū)16內(nèi)，使得所述導(dǎo)電區(qū)16被暴露出。其中，所述的導(dǎo)電區(qū)16具有N型或P型的導(dǎo)電型態(tài)，其可以占半導(dǎo)體基底I的一部份或全部，較佳來說，導(dǎo)電區(qū)16占半導(dǎo)體基底I的全部。在此情形下，由于盲孔10底部均位在導(dǎo)電區(qū)16內(nèi)，所以若導(dǎo)電區(qū)16具有特定電位時(shí)，例如O電位，各盲孔10a，10b, 10c, IOd的底部也會(huì)具有所述電位。
[0026]仍如圖2所示。由于制作工藝的技術(shù)，盲孔10深度會(huì)隨著所存在的區(qū)域而改變，也就是說，各盲孔10a，10b, 10c, IOd底部的深度并非完全相同。舉例來說，第一盲孔10a，第二盲孔IOb和第三盲孔IOc均具有相同深度；第四盲孔IOd的深度則是淺于其它上述盲孔10a，10b, IOc0另外，因?yàn)樵诿た?0制作過程中會(huì)有殘?jiān)?，例如高分子，介電材料或其它非?dǎo)電物質(zhì)，或缺陷，例如晶格缺陷區(qū)域，形成在盲孔10底部。舉例來說，殘?jiān)?0a會(huì)覆蓋住第三盲孔IOc的部分底部，而殘?jiān)?0b會(huì)覆蓋住第四盲孔IOd的全部底部。因此，這些在盲孔10底部的高電阻層20 (包括殘?jiān)蛉毕?會(huì)降低后續(xù)制作工藝的良率。
[0027]為了檢測(cè)各盲孔10是否殘留有高電阻層20，例如殘?jiān)?，或者檢測(cè)各盲孔10的在半導(dǎo)體基底I內(nèi)的深度，本發(fā)明采用電子束掃貓的方式，利用電子束31 (primary beam)轟擊各盲孔10和其鄰近區(qū)域，并檢測(cè)各盲孔10產(chǎn)生的二次電子數(shù)量或強(qiáng)度，或檢測(cè)各個(gè)盲孔10的電位。為了讓各盲孔10所產(chǎn)生的二次電子數(shù)量有明顯的差異，本發(fā)明的特點(diǎn)是在進(jìn)行檢測(cè)前，先在各盲孔10內(nèi)填入阻檔層及/或?qū)щ姴牧?0后，再進(jìn)行熱處理工藝，使得各盲孔10內(nèi)的導(dǎo)電材料30直接接觸對(duì)應(yīng)的導(dǎo)電區(qū)16并產(chǎn)生歐姆接觸。在下文中，會(huì)分別對(duì)盲孔10內(nèi)只填入導(dǎo)電材料30及盲孔10內(nèi)填入導(dǎo)電材料30和阻檔層的兩種優(yōu)選實(shí)施例加以描述。
[0028]第一優(yōu)詵實(shí)施例
[0029]在形成上述各盲孔10a，10b, 10c, IOd之后，接著會(huì)在各盲孔10內(nèi)填入導(dǎo)電材料30，使得各盲孔10內(nèi)的導(dǎo)電材料30直接接觸對(duì)應(yīng)的導(dǎo)電區(qū)16。如圖3所示，圖3是多個(gè)盲孔中填滿有導(dǎo)電物質(zhì)的半導(dǎo)體基底剖面示意圖。較佳來說，導(dǎo)電材料30的電阻率會(huì)小于導(dǎo)電區(qū)16的電阻率，其中，導(dǎo)電材料30可以包括鎢(W)、招(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、銀(Nb)、鉺(Er)、鑰(Mo)、鈷(Co)、鎳(Ni)、鉬(Pt)或其合金，但不限于此。在這邊要注意的是，若沒有進(jìn)行適當(dāng)?shù)奶幚?，此時(shí)導(dǎo)電材料30和半導(dǎo)體基底16間通常是肖特基接觸。為了增加之后檢測(cè)時(shí)各盲孔間的對(duì)比強(qiáng)度差異，本優(yōu)選實(shí)施例的特點(diǎn)是在填入導(dǎo)電材料30后，再進(jìn)行一熱處理工藝，使得導(dǎo)電材料30和半導(dǎo)體基底16間具有歐姆接觸的接面。仍如圖3所示，在進(jìn)行熱處理工藝21后，導(dǎo)電材料30和半導(dǎo)體基底16間的接面40a會(huì)具有歐姆接觸性質(zhì)；而對(duì)于殘?jiān)?0來說，在熱處理工藝21前后，殘?jiān)?0和半導(dǎo)體基底16間的接面40b都不會(huì)具有歐姆接觸性質(zhì)，舉例來說，是具有肖特基接觸性質(zhì)。
[0030]接著如圖4和圖5所示，其中圖5是沿著圖4中切線5-5’的半導(dǎo)體基底I剖面示意圖。如圖4所示，根據(jù)本發(fā)明的第一優(yōu)選實(shí)施例，可以將半導(dǎo)體基底I接地，使得導(dǎo)電區(qū)16具有O電位。接著，如圖5所示，利用一檢測(cè)機(jī)臺(tái)，例如電子束芯片缺陷檢測(cè)機(jī)臺(tái)(例如KLA-Tencor公司推出的2900系列或Puma系列)所產(chǎn)生的電子束31，照射填滿有導(dǎo)電材料30的多個(gè)盲孔10。舉例來說，當(dāng)能量小于2千伏特(kV)的電子束31轟擊各盲孔10時(shí)，各盲孔10產(chǎn)生的二次電子數(shù)量會(huì)比電子束31的電子數(shù)量還多，因此各盲孔10內(nèi)的導(dǎo)電材料30會(huì)累積有正電荷。所述正電荷會(huì)吸引或局限住二次電子而減弱二次電子被偵測(cè)到的數(shù)量。此外，在導(dǎo)電區(qū)16帶有負(fù)電荷的電子受到導(dǎo)電材料30內(nèi)的累積正電荷的電荷吸引，也會(huì)從導(dǎo)電區(qū)16往各盲孔10移動(dòng)，最后進(jìn)入導(dǎo)電材料30內(nèi)。
[0031]在本優(yōu)選實(shí)施例中，由于只有導(dǎo)電材料30和導(dǎo)電區(qū)16的接面40a具有歐姆接觸的性質(zhì)；而高電阻層20和導(dǎo)電區(qū)16的接面40b則沒有歐姆接觸性質(zhì)。在檢測(cè)時(shí)，從導(dǎo)電區(qū)16內(nèi)進(jìn)入各通孔10的電子數(shù)量不會(huì)完全相同。精確來說，第一盲孔IOa和第二盲孔IOb具有最大的歐姆接觸接面40a，所以可以產(chǎn)生最多的二次電子數(shù)量；至于第三盲孔IOc和第四盲孔10d，因?yàn)榈谌た譏Oc的部分底部會(huì)被高電阻層20a覆蓋住，而第四盲孔IOd的底部會(huì)完全被高電阻層20b覆蓋，所以這兩個(gè)盲孔10c，IOd產(chǎn)生的二次電子信號(hào)強(qiáng)度會(huì)低于第一盲孔IOa和第二盲孔IOb的二次電子信號(hào)強(qiáng)度。另外，因?yàn)榇蟛糠值牡谌た譏Oc和第四盲孔IOd的側(cè)壁和底部都有歐姆接觸性質(zhì)，所以第三盲孔IOc和第四盲孔IOd產(chǎn)生的二次電子信號(hào)強(qiáng)度通常很相近，造成很難分辨兩者的差異。
[0032]為了加強(qiáng)第三盲孔IOc和第四盲孔IOd產(chǎn)生的二次電子信號(hào)強(qiáng)度的差別，本發(fā)明另外提出一個(gè)第二優(yōu)選實(shí)施例，用來解決這個(gè)缺陷。
[0033]第二優(yōu)詵實(shí)施例
[0034]請(qǐng)參考圖6，其中圖6類似是沿著圖4中切線5-5’的半導(dǎo)體基底I剖面示意圖。圖6的結(jié)構(gòu)和形成方式大部分類似如圖5的結(jié)構(gòu)和形成方式，也就是說，各盲孔10a, 10b, 10c, IOd中同樣有導(dǎo)電材料30，其中，導(dǎo)電材料30可以包括鎢(W)、鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、銀(Nb)、鉺(Er)、鑰(Mo)、鈷(Co)、鎳(Ni)、鉬(Pt)或其合金，但不限于此。而且在填入導(dǎo)電材料30后，也可以進(jìn)行一熱處理工藝。但是，和第一優(yōu)選實(shí)施例不同的地方是，圖6中的各盲孔10a，10b, 10c, IOd側(cè)壁進(jìn)一步包括一層阻檔層50，例如絕緣層，其中阻檔層50的電阻率會(huì)大于導(dǎo)電區(qū)16的電阻率，所以電子沒有辦法通過絕緣接面40c而從導(dǎo)電區(qū)16進(jìn)入導(dǎo)電材料30。在之后的檢測(cè)中，只有鄰近各盲孔10a, 10b, 10c, IOd底部的導(dǎo)電區(qū)16才有可能和導(dǎo)電材料30直接接觸，而具有歐姆接觸性質(zhì)。
[0035]在這樣的情況下，類似第一優(yōu)選實(shí)施例，當(dāng)檢測(cè)機(jī)臺(tái)，例如電子束芯片缺陷檢測(cè)機(jī)臺(tái)，利用能量小于2千伏特(kV)的電子束照射填滿有導(dǎo)電材料30的多個(gè)盲孔10時(shí)。各盲孔10內(nèi)的導(dǎo)電材料30會(huì)累積有不同程度的正電荷，也就是說，從導(dǎo)電區(qū)16內(nèi)進(jìn)入各盲孔10的電子數(shù)量不會(huì)完全相同。精確來說，在第二優(yōu)選實(shí)施例中，第一盲孔IOa和第二盲孔IOb的底部具有最大的歐姆接觸接面40a，所以可以產(chǎn)生最多的二次電子數(shù)量；第三盲孔IOc的部分底部被高電阻層20覆蓋住，所以導(dǎo)電區(qū)16內(nèi)的電子較不容易進(jìn)入和消除第三盲孔IOc內(nèi)的累積正電荷，使得二次電子數(shù)量少于第一盲孔IOa和第二盲孔IOb產(chǎn)生的二次電子數(shù)量；第四盲孔IOd的底部完全被高電阻層20b覆蓋，所以導(dǎo)電區(qū)16內(nèi)的電子不會(huì)進(jìn)入第四盲孔IOd內(nèi)，使其產(chǎn)生最少的二次電子數(shù)量。若采用電壓對(duì)比模式(Voltage Contrast)比較各盲孔10所產(chǎn)生的二次電子數(shù)量，則第一盲孔IOa和第二盲孔IOb具有最強(qiáng)的二次電子信號(hào)強(qiáng)度；第三盲孔IOc居次；而第四盲孔IOd則是具有最弱的二次電子信號(hào)強(qiáng)度。
[0036]比較于現(xiàn)行的技術(shù)，由于現(xiàn)行的檢測(cè)技術(shù)不會(huì)在各盲孔10內(nèi)填入導(dǎo)電材料30后再進(jìn)行熱處理工藝21，也不會(huì)在各盲孔10a，10b, 10c, IOd的側(cè)壁形成一層阻檔層50。所以造成各盲孔10會(huì)產(chǎn)生相近強(qiáng)度或數(shù)量的二次電子，使得檢測(cè)機(jī)臺(tái)無法明確分辨正常盲孔10a, IOb和異常盲孔10c，IOd0相對(duì)照下，本發(fā)明的檢測(cè)技術(shù)可以明確且輕易的分辨出正常盲孔10a，IOb和異常盲孔10c，IOd間的差別。此外，本發(fā)明的檢測(cè)技術(shù)也可以用來辨別異常盲孔10c，IOd內(nèi)高電阻層20的殘留程度。
[0037]上述的各個(gè)盲孔10的俯視外形除了是圓孔外，在其它優(yōu)選實(shí)施例中，其也可以是橢圓或條狀。此外，上述的檢測(cè)方法是采用被動(dòng)(passive)電壓對(duì)比模式(半導(dǎo)體基底I接地)。但是，根據(jù)其它優(yōu)選實(shí)施例，檢測(cè)方法也可以采用有源(active)電壓對(duì)比模式的檢測(cè)方法，也就是說，半導(dǎo)體基底I會(huì)被施加電壓，使得導(dǎo)電區(qū)16具有正電位或負(fù)電位。更進(jìn)一步來說，上述的檢測(cè)機(jī)臺(tái)不限定是電子束芯片缺陷檢測(cè)機(jī)臺(tái)，也可以被替代成聚焦離子束(focused ion beam, FIB)芯片缺陷檢測(cè)機(jī)臺(tái)。也就是說，在檢測(cè)時(shí)不一定要利用電子束轟擊半導(dǎo)體基底1，電子束也可以被替代成正電荷束，例如鎵離子束或其它離子束，但不限于此。因此在不違背本發(fā)明的精神下，也可以利用聚焦離子束芯片缺陷檢測(cè)機(jī)臺(tái)檢測(cè)盲孔中的缺陷。
[0038]以上所述僅為本發(fā)明的優(yōu)選實(shí)施例而已，并不用于限制本發(fā)明，對(duì)于本領(lǐng)域的技術(shù)人員來說，本發(fā)明可以有各種更改和變化。凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，包括: 提供一包括導(dǎo)電區(qū)的半導(dǎo)體基底； 形成多個(gè)暴露出所述導(dǎo)電區(qū)的盲孔，其特征在于至少一所述盲孔的底部區(qū)域具有電阻率大于所述導(dǎo)電區(qū)的高電阻層，且所述高電阻層和所述導(dǎo)電區(qū)間沒有歐姆接觸； 于所述各個(gè)盲孔的側(cè)壁上形成一層阻檔層，其特征在于所述阻檔層的電阻率大于所述導(dǎo)電區(qū)的電阻率； 于所述多個(gè)盲孔內(nèi)填入導(dǎo)電材料，且所述導(dǎo)電材料位在所述阻檔層上； 進(jìn)行一熱工藝，使所述導(dǎo)電材料和所述半導(dǎo)體基底間的部分區(qū)域形成歐姆接觸；及 利用帶電射線照射填滿有所述導(dǎo)電材料的所述多個(gè)盲孔。
2.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述阻檔層是一絕緣層。
3.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述歐姆接觸位在所述各個(gè)盲孔的底部區(qū)域。
4.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述歐姆接觸的組成包括金屬娃化物。
5.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，在利用所述帶電射線照射填滿有所述導(dǎo)電材料的所述多個(gè)盲孔后，還包括下列步驟之一: 檢測(cè)所述各個(gè)盲孔產(chǎn)生的二次電子強(qiáng)度；及 檢測(cè)所述各個(gè)盲孔的電位。
6.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述盲孔的全部或部分底部會(huì)被所述高電阻層覆蓋。
7.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述高電阻層是一晶格缺陷區(qū)域。
8.根據(jù)權(quán)利要求1所述盲孔的檢測(cè)方法，其特征在于，所述高電阻層的組成包括半導(dǎo)體材料或高分子材料。
9.根據(jù)權(quán)利要求1所述半導(dǎo)體盲孔的檢測(cè)方法，其特征在于，所述帶電射線包含電子束或離子束。
【文檔編號(hào)】H01L21/768GK103456653SQ201210174089
【公開日】2013年12月18日 申請(qǐng)日期:2012年5月30日 優(yōu)先權(quán)日:2012年5月30日
【發(fā)明者】陳逸男, 徐文吉, 葉紹文, 劉獻(xiàn)文 申請(qǐng)人:南亞科技股份有限公司