專利名稱：半導(dǎo)體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用樹脂對半導(dǎo)體芯片進(jìn)行了密封的樹脂密封型的半導(dǎo)體裝置的制造方法。
背景技術(shù)：
用樹脂對半導(dǎo)體芯片進(jìn)行了密封的樹脂密封型的半導(dǎo)體裝置被廣泛使用。在這樣的半導(dǎo)體裝置中，由于樹脂和半導(dǎo)體芯片的熱膨脹系數(shù)的不同而產(chǎn)生熱應(yīng)力。此外，電流在導(dǎo)線或引線框和半導(dǎo)體芯片的接合面集中而發(fā)熱。因此，存在密封后的半導(dǎo)體芯片的應(yīng)力分布或溫度分布不均勻并且密封后的半導(dǎo)體芯片的電特性的面內(nèi)分布產(chǎn)生偏差的問題。近年來，為了高性能化、低成本化，將半導(dǎo)體芯片厚度作成200 μ m以下的超薄化或使電流密度為lOOA/cm2以上的大電流密度化正在發(fā)展，所以，上述的問題特別地顯著。
對于該問題，提出了如下方法基于施加到密封后的半導(dǎo)體芯片的應(yīng)力分布，改變雜質(zhì)濃度的分布，由此，使半導(dǎo)體芯片在導(dǎo)通狀態(tài)下的電特性的面內(nèi)分布均勻(例如，參照專利文獻(xiàn)I)。專利文獻(xiàn)I :日本特開平2-14575號(hào)公報(bào)。但是，在現(xiàn)有技術(shù)中，不能夠使密封后的半導(dǎo)體芯片在截止?fàn)顟B(tài)下的電特性即耐壓以及漏電流的面內(nèi)分布均勻。因此，存在可靠性下降的問題。

發(fā)明內(nèi)容
本發(fā)明是為了解決上述那樣的課題而提出的，其目的在于得到一種能夠使密封后的半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布均勻的半導(dǎo)體裝置的制造方法。本發(fā)明提供一種用樹脂對半導(dǎo)體芯片進(jìn)行密封的半導(dǎo)體裝置的制造方法，其特征在于，具備如下工序求取密封前后的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布的變化；基于該計(jì)算結(jié)果，對密封前的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布進(jìn)行調(diào)整，使得密封后的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布變得均勻。根據(jù)本發(fā)明，能夠使密封后的半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布均勻。


圖I是示出本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的剖面圖。圖2是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖3是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖4是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖5是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖6是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖7是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。圖8是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。
圖9是求取PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布的方法的流程圖。圖10是示出求取半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布和應(yīng)力分布或溫度分布的相關(guān)關(guān)系的方法的平面圖。圖11是從表面?zhèn)扔^察密封前的半導(dǎo)體芯片的平面圖。圖12是示出求取出在圖11的I 一 II所施加的應(yīng)力的結(jié)果的圖。圖13是示出耐壓以及漏電流相對于N型緩沖區(qū)域的N型雜質(zhì)濃度、P型集電極區(qū)域的P型雜質(zhì)濃度以及半導(dǎo)體芯片的溫度的關(guān)系的圖。圖14是從背面?zhèn)扔^察密封后的半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片的N型緩沖區(qū)域的雜質(zhì)濃度的面內(nèi)分布的平面圖。
具體實(shí)施方式
圖I是示出本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的剖面圖。半導(dǎo)體芯片I的背面利用導(dǎo)電性接合材料2接合到電極基板3。導(dǎo)電性接合材料2是焊料、Ag膏、導(dǎo)電性粘結(jié)劑等。電極基板3經(jīng)由熱導(dǎo)率優(yōu)良的絕緣片材4安裝在散熱板5上。半導(dǎo)體芯片I的表面利用Al或Cu等的導(dǎo)線6而與外部布線端子7連接。半導(dǎo)體芯片I、電極基板3的一部分、絕緣片材4、散熱板5的一部分、導(dǎo)線6、以及外部布線端子7的一部分被絕緣性的樹脂8密封。接著，參照附圖對半導(dǎo)體芯片I的制造工序進(jìn)行說明。圖2 圖8是示出本發(fā)明的實(shí)施方式的半導(dǎo)體芯片的制造工序的剖面圖。此處，半導(dǎo)體芯片I是IGBT (InsulatedGate Bipolar Transistor :絕緣柵雙極晶體管)。但是,半導(dǎo)體芯片I不限于IGBT,也可以是 MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor :金屬氧化物半導(dǎo)體場效應(yīng)晶體管)或二極管。首先，如圖2所示，在N—型半導(dǎo)體襯底9的表面?zhèn)茸⑷隤型雜質(zhì)離子并使其擴(kuò)散，形成P型基極區(qū)域10。N—型半導(dǎo)體襯底9由Si、GaAs、GaN、SiC等構(gòu)成。然后，如圖3所示，在P型基極區(qū)域10的一部分注入N型雜質(zhì)離子并使其擴(kuò)散，形成N+型源極區(qū)域11。然后，如圖4所示，形成貫通N+型源極區(qū)域11以及P型基極區(qū)域10的溝槽，在溝槽內(nèi)隔著柵極絕緣膜12埋入柵極電極13。在柵極電極13上形成層間絕緣膜14，在整個(gè)表面形成發(fā)射極電極15。然后，如圖5所示，從背面?zhèn)葘—型半導(dǎo)體襯底9研磨到預(yù)定的厚度。然后，如圖6所示，在N —型半導(dǎo)體襯底9的整個(gè)背面注入N型雜質(zhì)離子并使其擴(kuò)散，形成N+型緩沖區(qū)域16。然后，如圖7所示，在N —型半導(dǎo)體襯底9的整個(gè)背面?zhèn)茸⑷隤型雜質(zhì)離子并使其擴(kuò)散，形成P+型集電極區(qū)域17。最后，如圖8所示，在N—型半導(dǎo)體襯底9的整個(gè)背面形成集電極電極18。利用以上的工序制造半導(dǎo)體芯片I。此處，在半導(dǎo)體芯片I的表面?zhèn)仍O(shè)置有MOS結(jié)構(gòu)19，在半導(dǎo)體芯片I的背面?zhèn)仍O(shè)置有PN結(jié)部20。接著，說明本發(fā)明的實(shí)施方式的半導(dǎo)體裝置的制造方法。首先，在用樹脂8對半導(dǎo)體芯片I進(jìn)行密封之前，求取密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片I的PN結(jié)部20 (N+型緩沖區(qū)域16以及P+型集電極區(qū)域17)的雜質(zhì)濃度的面內(nèi)分布。然后，在半導(dǎo)體芯片I的背面?zhèn)刃纬删哂性撉笕〕龅碾s質(zhì)濃度的面內(nèi)分布的PN結(jié)部20。之后，利用導(dǎo)線6將半導(dǎo)體芯片I連接于外部布線端子7，用樹脂8對半導(dǎo)體芯片I進(jìn)行密封。并且，作為形成雜質(zhì)濃度分布的方法，存在例如使離子注入裝置的掃描速度發(fā)生變動(dòng)的方法。由此，僅變更離子注入裝置的工藝條件而不追加新的工序，就能夠形成雜質(zhì)濃度分布?；蛘撸部梢允褂门c雜質(zhì)濃度分布對應(yīng)的光致抗蝕劑掩?；蚰０逖谀?stencilmask)向半導(dǎo)體襯底注入雜質(zhì)離子。在該情況下,使用現(xiàn)有的照相制版工藝,所以，能夠形成微細(xì)的雜質(zhì)濃度分布。接著，關(guān)于求取PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布的方法，參照圖9的流程圖詳細(xì)地進(jìn)行說明。首先，基于封裝形狀或樹脂8的材質(zhì)，求取施加于密封后的半導(dǎo)體芯片I的應(yīng)力分布(步驟SI)。例如，使用FEM解析并通過模擬來計(jì)算應(yīng)力分布?；蛘?，在半導(dǎo)體芯片I的面內(nèi)配置壓電元件或者應(yīng)變儀(strain gauge)等應(yīng)力測定元件來實(shí)際測量應(yīng)力分布。 此外，基于導(dǎo)線6的位置，求取流過密封后的半導(dǎo)體芯片I的電流的密度分布，根據(jù)該電流的密度分布求取密封后的半導(dǎo)體芯片I的溫度分布(步驟S2)。例如，通過模擬來計(jì)算半導(dǎo)體芯片I的溫度分布?；蛘?，使用熱圖像儀(thermo-viewer)等來實(shí)際測量半導(dǎo)體芯片I的溫度分布。然后，求取半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布和應(yīng)力分布或溫度分布的相關(guān)關(guān)系(步驟S3)。例如，如圖10所示，在半導(dǎo)體芯片I的面內(nèi)的各區(qū)域，配置壓電元件等的應(yīng)力測定元件21、溫度測定元件22、以及遠(yuǎn)小于半導(dǎo)體芯片I的半導(dǎo)體元件23。并且，在對半導(dǎo)體芯片I施加了應(yīng)力的狀態(tài)下，利用應(yīng)力測定元件21測定應(yīng)力，利用溫度測定元件22測定溫度，同時(shí)，對半導(dǎo)體元件23的耐壓以及漏電流進(jìn)行測定。由此，能夠計(jì)算出半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布和應(yīng)力分布或溫度分布的相關(guān)關(guān)系。并且，代替使用溫度測定元件22，也可以使用熱電偶或熱圖像儀等測定半導(dǎo)體芯片I的溫度。然后，根據(jù)半導(dǎo)體芯片I的耐壓以及漏電流和應(yīng)力分布或者溫度分布的相關(guān)關(guān)系，求取密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布(步驟S4)。最后，求取密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片I的PN結(jié)部20的雜質(zhì)濃度的面內(nèi)分布(步驟S5)。圖11是從表面?zhèn)扔^察密封前的半導(dǎo)體芯片的平面圖。在終端區(qū)域24內(nèi)配置有發(fā)射極電極15和柵極焊盤25。在發(fā)射極電極15接合有導(dǎo)線6。圖12是示出求取出在圖11的I 一 II所施加的應(yīng)力的結(jié)果的圖。在圖12中還示出了將A、B、C的應(yīng)力施加于半導(dǎo)體芯片I的情況下的耐壓的變動(dòng)值。在密封后，對半導(dǎo)體芯片I的中央部I施加比角部II大的壓縮應(yīng)力，耐壓的變化幅度也與應(yīng)力成比例地變大。此夕卜，對于半導(dǎo)體芯片I的接合有導(dǎo)線6的區(qū)域來說，在晶體管工作時(shí)，電流從周邊的區(qū)域集中，所以，與周邊的區(qū)域相比，溫度上升。圖13是示出耐壓以及漏電流相對于N+型緩沖區(qū)域16的N型雜質(zhì)濃度、P+型集電極區(qū)域17的P型雜質(zhì)濃度、以及半導(dǎo)體芯片I的溫度的關(guān)系的圖。N型雜質(zhì)濃度越下降或者溫度越上升，耐壓越下降，漏電流越上升。圖14是從背面?zhèn)扔^察密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片I的N+型緩沖區(qū)域16的雜質(zhì)濃度的面內(nèi)分布的平面圖。中央的區(qū)域26的雜質(zhì)濃度大。區(qū)域27的雜質(zhì)濃度比區(qū)域26小，區(qū)域28的雜質(zhì)濃度比區(qū)域27更小。區(qū)域29是接合有導(dǎo)線6的區(qū)域，雜質(zhì)濃度大。并且，此處對N+型緩沖區(qū)域16進(jìn)行了說明，但是，P+型集電極區(qū)域17也是同樣的。當(dāng)對半導(dǎo)體芯片I的N —型半導(dǎo)體襯底9施加應(yīng)力時(shí)，耐壓下降，漏電流上升。因此，使在密封后施加應(yīng)力的區(qū)域26的N+型緩沖區(qū)域16的雜質(zhì)濃度相對地上升。由此，區(qū)域26的密封前的耐壓相對地上升，所以，密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布變得均勻。此外，對于半導(dǎo)體芯片I的接合有導(dǎo)線6的區(qū)域29來說，在晶體管工作時(shí)，電流從周邊的區(qū)域朝向?qū)Ь€6集中，所以，與周邊的區(qū)域相比，溫度上升、耐壓下降、漏電流上升。因此，使區(qū)域29的N+型緩沖區(qū)域16的雜質(zhì)濃度相對地上升。由此，即使在電流流過導(dǎo)線6、溫度上升了的情況下，密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布也變得均勻。如以上說明的那樣，在本實(shí)施方式中，預(yù)先求取密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片I的PN結(jié)部20的雜質(zhì)濃度的面內(nèi)分 布。并且，在半導(dǎo)體芯片I的背面?zhèn)刃纬删哂性撉笕〕龅碾s質(zhì)濃度的面內(nèi)分布的PN結(jié)部20。之后，用樹脂8對半導(dǎo)體芯片I進(jìn)行密封。由此，能夠使密封后的半導(dǎo)體芯片I的耐壓以及漏電流的面內(nèi)分布均勻。因此，能夠使半導(dǎo)體裝置的可靠性提高。附圖標(biāo)記的說明
I半導(dǎo)體芯片
8樹脂
19MOS結(jié)構(gòu)
20PN結(jié)部。
權(quán)利要求
1.一種用樹脂對在表面?zhèn)仍O(shè)置有MOS結(jié)構(gòu)并且在背面?zhèn)仍O(shè)置有PN結(jié)部的半導(dǎo)體芯片進(jìn)行密封的半導(dǎo)體裝置的制造方法，其特征在于，具備如下工序 求取密封后的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的所述半導(dǎo)體芯片的所述PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布； 在所述半導(dǎo)體芯片的背面?zhèn)刃纬删哂性撉笕〕龅碾s質(zhì)濃度的面內(nèi)分布的所述PN結(jié)部; 在形成了所述PN結(jié)部之后，用所述樹脂對所述半導(dǎo)體芯片進(jìn)行密封。
2.如權(quán)利要求I所述的半導(dǎo)體裝置的制造方法，其特征在于， 求取所述PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布的工序具有如下工序 求取施加于密封后的所述半導(dǎo)體芯片的應(yīng)力分布； 根據(jù)所述半導(dǎo)體芯片的耐壓以及漏電流和所述應(yīng)力分布的相關(guān)關(guān)系，求取密封后的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布。
3.如權(quán)利要求I或2所述的半導(dǎo)體裝置的制造方法，其特征在于， 求取所述PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布的工序具有如下工序 根據(jù)在密封后的所述半導(dǎo)體芯片中流過的電流的密度分布求取密封后的所述半導(dǎo)體芯片的溫度分布； 根據(jù)所述半導(dǎo)體芯片的耐壓以及漏電流和所述溫度分布的相關(guān)關(guān)系，求取密封后的所述半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布。
全文摘要
本發(fā)明得到一種能夠使密封后的半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布均勻的半導(dǎo)體裝置的制造方法。求取密封后的半導(dǎo)體芯片的耐壓以及漏電流的面內(nèi)分布變得均勻的密封前的半導(dǎo)體芯片的PN結(jié)部的雜質(zhì)濃度的面內(nèi)分布。在半導(dǎo)體芯片的背面?zhèn)刃纬删哂性撉笕〕龅碾s質(zhì)濃度的面內(nèi)分布的PN結(jié)部。在形成了該P(yáng)N結(jié)部之后，用樹脂對半導(dǎo)體芯片進(jìn)行密封。
文檔編號(hào)H01L21/336GK102810486SQ20121017536
公開日2012年12月5日 申請日期2012年5月31日 優(yōu)先權(quán)日2011年6月1日
發(fā)明者鈴木裕一郎, 楢崎敦司, 寺崎芳明 申請人:三菱電機(jī)株式會(huì)社