自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法
【專利摘要】本發(fā)明提供一種自對準(zhǔn)GaAs?FinFET結(jié)構(gòu)及其制造方法，通過對硅襯底中已有的FinFET的鰭形溝道區(qū)進(jìn)行Ga、As離子注入，形成自對準(zhǔn)GaAs?FinFET，利用GaAs本身比Si或SiGe大的電子遷移率，提高FinFET器件的驅(qū)動電流；同時利用鰭形GaAs溝道區(qū)與源區(qū)、漏區(qū)以及其底部襯底的晶格失配，向鰭形GaAs溝道區(qū)中引入應(yīng)力，進(jìn)一步增大電子遷移率，提高FinFET器件的驅(qū)動電流；進(jìn)一步的，在柵極堆疊結(jié)構(gòu)表面形成應(yīng)力層，將應(yīng)力層的機(jī)械應(yīng)力通過柵極轉(zhuǎn)移到GaAs溝道區(qū)，提高FinFET器件的驅(qū)動電流。
【專利說明】自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法。
【背景技術(shù)】
[0002]MOSFET (金屬氧化半導(dǎo)體場效應(yīng)晶體管)是大部分半導(dǎo)體器件的主要構(gòu)件，當(dāng)溝道長度小于IOOnm時，傳統(tǒng)的MOSFET中，由于圍繞有源區(qū)的半導(dǎo)體襯底的半導(dǎo)體材料使源極和漏極區(qū)間互動，漏極與源極的距離也隨之縮短，產(chǎn)生短溝道效應(yīng)，這樣一來柵極對溝道的控制能力變差，柵極電壓夾斷(Pinch off)溝道的難度也越來越大，如此便使亞閥值漏電(Subthrehhold leakage)現(xiàn)象更容易發(fā)生。
[0003]鰭式場效晶體管(Fin Field effect transistor, FinFET)是一種新的金屬氧化半導(dǎo)體場效應(yīng)晶體管，其結(jié)構(gòu)通常在絕緣體上硅(SOI)基片上形成，包括狹窄而孤立的硅條(即垂直型的溝道結(jié)構(gòu)，也稱鰭片)，鰭片兩側(cè)帶有柵極結(jié)構(gòu)。FinFET結(jié)構(gòu)使得器件更小，性倉泛。
[0004]如圖1所示，現(xiàn)有技術(shù)中一種FinFET器件的結(jié)構(gòu)，包括:襯底10、源極11、漏極12、鰭形溝道區(qū)13、以及圍繞在鰭形溝道區(qū)13兩側(cè)及上方的導(dǎo)電柵極結(jié)構(gòu)14。其中，所述襯底10為絕緣體上硅(SOI)襯底、絕緣體上硅鍺襯底或體硅襯底，源極11、漏極12與鰭形溝道區(qū)13是通過圖案化覆蓋于襯底上的應(yīng)變硅層以及離子注入工藝獲得，所述鰭形溝道區(qū)13通常呈長方體狀，即其與源極11區(qū)和漏極12區(qū)呈“H”字形。所述鰭形溝道區(qū)13的厚度極薄，且其與柵極接觸的三個面均為受控面，受到柵極的控制，可以構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。
[0005]隨著半導(dǎo)體業(yè)界向22nm技術(shù)節(jié)點(diǎn)挺進(jìn)，要求制造的FinFET器件具有更小尺寸和更高驅(qū)動電流，但是現(xiàn)有技術(shù)中這種使用絕緣體上硅襯底、絕緣體上硅鍺襯底或體硅襯底形成具有硅或鍺硅源/漏區(qū)以及鰭形溝道區(qū)的FinFET器件結(jié)構(gòu)限制了 FinFET器件性能的提高，已經(jīng)不能滿足制造更小尺寸和更高驅(qū)動電流的FinFET器件的要求。

【發(fā)明內(nèi)容】

[0006]本發(fā)明的目的在于提供一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法，增大電子遷移率，提高FinFET器件的驅(qū)動電流。
[0007]為解決上述問題，本發(fā)明提出一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)的制造方法，包括以下步驟:
[0008]提供襯底；
[0009]刻蝕所述襯底形成源區(qū)、漏區(qū)以及位于源區(qū)和漏區(qū)之間的鰭形溝道區(qū)；
[0010]形成圍繞在所述鰭形溝道區(qū)兩側(cè)和上方的虛擬柵極結(jié)構(gòu)；
[0011 ] 在所述虛擬柵極結(jié)構(gòu)以及所述襯底表面沉積掩膜層；
[0012]平坦化所述掩膜層，以暴露出所述虛擬柵極頂部；[0013]以所述掩膜層為掩膜，去除所述虛擬柵極結(jié)構(gòu)，形成暴露出所述鰭形溝道區(qū)的開Π ；
[0014]以所述掩膜層為掩膜，向所述開口底部的鰭形溝道區(qū)中進(jìn)行Ga、As離子注入，形成鰭形GaAs溝道區(qū)；
[0015]以所述掩膜層為掩膜，形成圍繞在所述鰭形GaAs溝道區(qū)兩側(cè)和上方的柵極堆疊結(jié)構(gòu)。
[0016]進(jìn)一步的，所述襯底為絕緣體上硅襯底、絕緣體上硅鍺襯底或體硅襯底。
[0017]進(jìn)一步的，進(jìn)行Ga、As離子注入之后進(jìn)行快速退火或者激光退火。
[0018]進(jìn)一步的，所述Ga、As離子注入的次數(shù)為多次，每次的注入劑量和能量不同。
[0019]進(jìn)一步的，所述Ga、As離子注入的次數(shù)為兩次；第一次Ga、As離子注入的能量為IOOKeV-200KeV，劑量為1.0E13/cnTl.0E15/cm2 ;第二次Ga、As離子注入的能量為IOKeV -IOOKeV,劑量為 1.0E12/cm2 -1.0E13/cm2 ?
[0020]進(jìn)一步的，在形成鰭形GaAs溝道區(qū)之后，形成所述柵極堆疊結(jié)構(gòu)之前，對所述鰭形GaAs溝道區(qū)進(jìn)行溝道離子注入并退火。
[0021]進(jìn)一步的，所述鰭形溝道區(qū)和鰭形GaAs溝道區(qū)呈長條狀或沙漏狀。
[0022]進(jìn)一步的，在形成柵極堆疊結(jié)構(gòu)之后，還包括:
[0023]移除所述掩膜層；
[0024]以所述柵極堆疊結(jié)構(gòu)為掩膜，對所述源區(qū)和漏區(qū)進(jìn)行輕摻雜離子注入；
`[0025]在所述柵極堆疊結(jié)構(gòu)的側(cè)壁形成側(cè)墻；
[0026]以所述柵極堆疊結(jié)構(gòu)和側(cè)墻為掩膜，對所述源區(qū)和漏區(qū)進(jìn)行重?fù)诫s離子注入；
[0027]在所述源區(qū)、漏區(qū)、鰭形GaAs溝道區(qū)、側(cè)墻以及硅襯底表面沉積應(yīng)力層。
[0028]進(jìn)一步的，所述柵極堆疊結(jié)構(gòu)包括依次形成的柵介質(zhì)層和柵極層。
[0029]本發(fā)明還提供一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)，包括:
[0030]襯底，所述圖案化的硅襯底中形成有FinFET區(qū)；
[0031]形成于所述FinFET區(qū)的GaAs FinFET基體，所述GaAs FinFET基體包括源區(qū)、漏區(qū)和鰭形GaAs溝道區(qū)；以及
[0032]形成于所述FinFET區(qū)并圍繞在所述鰭形GaAs溝道區(qū)兩側(cè)和上方的柵極堆疊結(jié)構(gòu)。
[0033]進(jìn)一步的，所述鰭形GaAs溝道區(qū)呈長條狀或沙漏狀。
[0034]進(jìn)一步的,所述自對準(zhǔn)GaAs FinFET結(jié)構(gòu)還包括:位于所述柵極堆疊結(jié)構(gòu)側(cè)壁的側(cè)墻；以及
[0035]覆蓋所述襯底、GaAs FinFET基體、多晶硅柵極結(jié)構(gòu)以及側(cè)墻表面的應(yīng)力層。
[0036]進(jìn)一步的，所述多柵極堆疊結(jié)構(gòu)包括依次形成的柵介質(zhì)層和多晶硅柵極層。
[0037]與現(xiàn)有技術(shù)相比，本發(fā)明提供的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法，通過對襯底中已有的FinFET的鰭形溝道區(qū)進(jìn)行Ga、As離子注入，形成自對準(zhǔn)鰭形GaAs溝道區(qū)，進(jìn)而形成自對準(zhǔn)GaAs FinFET，利用GaAs本身比Si或SiGe大的電子遷移率，提高FinFET器件的驅(qū)動電流；同時利用鰭形GaAs溝道區(qū)與源區(qū)、漏區(qū)以及其底部襯底的晶格失配，向鰭形GaAs溝道區(qū)中弓丨入應(yīng)力，進(jìn)一步增大電子遷移率，提高FinFET器件的驅(qū)動電流；進(jìn)一步的，在柵極堆疊結(jié)構(gòu)表面形成應(yīng)力層，將應(yīng)力層的機(jī)械應(yīng)力通過柵極轉(zhuǎn)移到鰭形GaAs溝道區(qū)， 提高FinFET器件的驅(qū)動電流。
【專利附圖】

【附圖說明】
[0038]圖1是現(xiàn)有技術(shù)的一種FinFET的立體結(jié)構(gòu)示意圖；
[0039]圖2是本發(fā)明具體實(shí)施例的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)制造方法流程圖；
[0040]圖3A?3G是本發(fā)明具體實(shí)施例的FinFET結(jié)構(gòu)制造工藝的器件結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0041]本發(fā)明FinFET結(jié)構(gòu)及其制造方法將砷化鎵應(yīng)用到提高FinFET性能上，砷化鎵是一種重要的半導(dǎo)體材料，屬III一 V族化合物半導(dǎo)體，化學(xué)式GaAs，分子量144.63，屬閃鋅礦型晶格結(jié)構(gòu)，晶格常數(shù)5.65X 10_1(lm，熔點(diǎn)1237°C，禁帶寬度1.4電子伏。砷化鎵可以制成電阻率比硅、鍺高3個數(shù)量級以上的半絕緣高阻材料，用來制作集成電路襯底、紅外探測器、Y光子探測器等。由于其電子遷移率比硅大5?6倍，故在制作微波器件和高速數(shù)字電路方面得到重要應(yīng)用。用砷化鎵制成的半導(dǎo)體器件具有高頻、高溫、低溫性能好、噪聲小、抗輻射能力強(qiáng)等優(yōu)點(diǎn)。
[0042]以下結(jié)合附圖和具體實(shí)施例對本發(fā)明提出的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法作進(jìn)一步詳細(xì)說明。
[0043]如圖2所示，所述自對準(zhǔn)GaAs FinFET結(jié)構(gòu)的制造方法，包括以下步驟:
[0044]S21，提供襯底，刻蝕所述襯底，形成源區(qū)和漏區(qū)以及位于所述源區(qū)和漏區(qū)之間的鰭形溝道區(qū)；
[0045]S22，形成圍繞在所述鰭形溝道區(qū)兩側(cè)和上方的虛擬柵極結(jié)構(gòu)；
[0046]S23，在所述虛擬柵極結(jié)構(gòu)以及所述襯底表面沉積掩膜層；
[0047]S24，平坦化所述掩膜層，以暴露出所述虛擬柵極頂部；
[0048]S25，以所述掩膜層為掩膜，去除所述虛擬柵極結(jié)構(gòu)，形成暴露出所述鰭形溝道區(qū)的開口 ；
[0049]S26，以所述掩膜層為掩膜，向所述開口底部的鰭形溝道區(qū)中進(jìn)行Ga、As離子注入，形成鰭形GaAs溝道區(qū)；
[0050]S27，以所述掩膜層為掩膜，在所述開口中填充柵介質(zhì)層和柵極層，形成圍繞在所述鰭形GaAs溝道區(qū)兩側(cè)和上方的柵極堆疊結(jié)構(gòu)。
[0051]請參考圖3A，在步驟S21中，提供的襯底300優(yōu)選為絕緣體上硅襯底、絕緣體上硅鍺襯底或體硅襯底，然后刻蝕所述襯底300形成包括源區(qū)302a和漏區(qū)302b以及位于所述源區(qū)302a和漏區(qū)302b之間的鰭形溝道區(qū)301的鰭片，即刻蝕絕緣體上硅層、絕緣體上硅鍺層或體硅襯底表層，刻蝕形成的鰭形溝道區(qū)301可以是呈長條狀(如圖1所示形狀)或沙漏狀(圖3A中所示形狀)。
[0052]請參考圖3B，在步驟S22中，在包括源區(qū)302a和漏區(qū)302b以及鰭形溝道區(qū)301的襯底300表面沉積多晶硅層，并刻蝕所述多晶硅層形成圍繞在所述鰭形溝道區(qū)301兩側(cè)和上方的虛擬柵極結(jié)構(gòu)303。
[0053]請參考圖3C，在步驟S23中，在包括源區(qū)302a和漏區(qū)302b以及鰭形溝道區(qū)301的襯底300和虛擬柵極結(jié)構(gòu)303表面沉積掩膜層304。[0054]請繼續(xù)參考圖3C，化學(xué)機(jī)械平坦化所述掩膜層304頂部，至暴露出虛擬柵極結(jié)構(gòu)303頂部。
[0055]請參考圖3D，在步驟S25中，刻蝕移除虛擬柵極結(jié)構(gòu)，在掩膜層304中形成暴露出鰭形溝道區(qū)301側(cè)壁和頂部的開口 305。
[0056]請參考圖3E，圖3E是沿圖3D中XX’線的剖面結(jié)構(gòu)示意圖。在步驟S26中，對暴露出的鰭形溝道區(qū)301進(jìn)行了兩次Ga、As離子注入，第一次Ga、As離子注入的能量優(yōu)選為IOOKeV?200KeV，劑量優(yōu)選為1.0E13/cnTl.0E15/cm2 ;第二次Ga、As離子注入的能量優(yōu)選為IOKeV?IOOKeV,劑量優(yōu)選為1.0E12/cnTl.0E13/cm2。第一次Ga、As離子注入為高能量、高劑量離子注入，目的是將鰭形溝道區(qū)301轉(zhuǎn)變?yōu)轹捫蜧aAs溝道區(qū)301a，其中第一次Ga、As離子注入可以分成兩步注入完成，也可以通過四次旋轉(zhuǎn)器件完成；第二次Ga、As離子注入與第一次Ga、As離子注入相比為低能量、低劑量的離子注入，目的是改善鰭形GaAs溝道區(qū)301a的界面性能。較佳的，在Ga、As離子注入之后進(jìn)行快速退火或者激光退火，以使注入的離子擴(kuò)散均勻。本實(shí)施例的鰭形GaAs溝道區(qū)301a通過在原有鰭形溝道區(qū)301基礎(chǔ)上，通過自對準(zhǔn)Ga、As離子注入形成，因此與鰭形硅溝道301的結(jié)構(gòu)相同，例如呈長條狀或沙漏狀。
[0057]在本發(fā)明的其他實(shí)施例中，所述Ga、As離子注入的次數(shù)可以為一次，也可以為多次。多次注入時，每次的注入劑量和能量不同，以實(shí)現(xiàn)階梯狀離子濃度分布的鰭形GaAs溝道區(qū)301a,最大化地優(yōu)化鰭形GaAs溝道區(qū)301a。
[0058]在步驟S26中，形成鰭形GaAs溝道區(qū)301a之后，對所述鰭形GaAs溝道區(qū)301a進(jìn)行溝道離子注入并退火，激活溝道離子，形成鰭形GaAs溝道。
[0059]請參考圖3F，在步驟S27中，以所述掩膜層為掩膜，在所述開口中填充柵介質(zhì)層和柵極層(未圖示)，形成圍繞在所述鰭形GaAs溝道區(qū)301a兩側(cè)和上方的柵極堆疊結(jié)構(gòu)306。其中，柵極堆疊結(jié)構(gòu)306的柵極層例如為多晶硅，柵介質(zhì)層例如為氧化層。
[0060]請繼續(xù)參考圖3F，在步驟27形成柵極堆疊結(jié)構(gòu)306之后，還可以進(jìn)行:
[0061]以所述柵極堆疊結(jié)構(gòu)306為掩膜，對所述源區(qū)302a和漏區(qū)302b進(jìn)行輕摻雜(LDD)離子注入；
[0062]移除所述掩膜層304，在所述柵極堆疊結(jié)構(gòu)306的側(cè)壁形成側(cè)墻(未圖示)；
[0063]以所述柵極堆疊結(jié)構(gòu)306和側(cè)墻為掩膜，對所述源區(qū)302a和漏區(qū)302b進(jìn)行重?fù)诫s(S/D)離子注入；
[0064]在所述對所述源區(qū)302a、漏區(qū)302b、鰭形GaAs溝道區(qū)30la、側(cè)墻以及襯底300表面沉積應(yīng)力層307，應(yīng)力層307可以為氮化硅層。
[0065]其中，本實(shí)施例提供的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)制造方法,通過對娃襯底中已有的FinFET的鰭形溝道區(qū)進(jìn)行Ga、As離子注入，形成自對準(zhǔn)鰭形GaAs溝道區(qū)，進(jìn)而形成自對準(zhǔn)GaAs FinFET，利用GaAs本身比Si或SiGe大的電子遷移率，提高FinFET器件的驅(qū)動電流；同時利用鰭形GaAs溝道區(qū)與源區(qū)、漏區(qū)以及其底部硅襯底的晶格失配，向鰭形GaAs溝道區(qū)中弓I入應(yīng)力，進(jìn)一步增大電子遷移率，提高FinFET器件的驅(qū)動電流；進(jìn)一步的，在柵極堆疊結(jié)構(gòu)表面形成應(yīng)力層，將應(yīng)力層的機(jī)械應(yīng)力通過柵極轉(zhuǎn)移到鰭形GaAs溝道區(qū)，提高FinFET器件的驅(qū)動電流。
[0066]請參考圖3F和圖3G，本實(shí)施例還提供一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)，包括:[0067]襯底300，所述襯底300中形成有FinFET區(qū)；
[0068]形成于所述FinFET區(qū)的GaAs FinFET基體，所述GaAs FinFET基體包括源區(qū)302a、漏區(qū)302b和鰭形GaAs溝道區(qū)301a ；以及
[0069]形成于所述FinFET區(qū)并圍繞在所述鰭形GaAs溝道區(qū)301a兩側(cè)和上方的柵極堆疊結(jié)構(gòu)306。
[0070]本實(shí)施例中，所述鰭形GaAs溝道區(qū)301a呈沙漏狀，在其他實(shí)施例中，鰭形GaAs溝道區(qū)301a也可呈長條狀。
[0071]本實(shí)施例的所述自對準(zhǔn)GaAs FinFET結(jié)構(gòu)還包括:位于所述柵極堆疊結(jié)構(gòu)306側(cè)壁的側(cè)墻(未圖示)以及覆蓋所述襯底300、GaAs FinFET基體、柵極堆疊結(jié)構(gòu)306以及側(cè)墻表面的應(yīng)力層307。
[0072]本實(shí)施例提供的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)，其鰭形GaAs溝道區(qū)的Ga、As離子的電子遷移率比Si或SiGe的電子遷移率大，可以提高提高FinFET器件的驅(qū)動電流；同時利用鰭形GaAs溝道區(qū)與源區(qū)、漏區(qū)以及其底部襯底的晶格失配，向鰭形GaAs溝道區(qū)中引入應(yīng)力，進(jìn)一步增大電子遷移率，提高FinFET器件的驅(qū)動電流；進(jìn)一步的，在柵極堆疊結(jié)構(gòu)表面形成應(yīng)力層，將應(yīng)力層的機(jī)械應(yīng)力通過柵極轉(zhuǎn)移到GaAs溝道區(qū)，提高FinFET器件的驅(qū)動電流。
[0073]綜上所述，本發(fā)明提供的自對準(zhǔn)GaAs FinFET結(jié)構(gòu)及其制造方法，通過對硅襯底中已有的FinFET的鰭形溝道區(qū)進(jìn)行Ga、As離子注入，形成自對準(zhǔn)鰭形GaAs溝道區(qū)，進(jìn)而形成自對準(zhǔn)GaAs FinFET，利用GaAs本身比Si或SiGe大的電子遷移率，提高FinFET器件的驅(qū)動電流；同時利用鰭形GaAs溝道區(qū)與源區(qū)、漏區(qū)以及其底部襯底的晶格失配，向鰭形GaAs溝道區(qū)中引入應(yīng)力，進(jìn)一步增大電子遷移率，提高FinFET器件的驅(qū)動電流；進(jìn)一步的，在柵極堆疊結(jié)構(gòu)表面形成應(yīng)力層，將應(yīng)力層的機(jī)械應(yīng)力通過柵極轉(zhuǎn)移到GaAs溝道區(qū)，提高FinFET器件的驅(qū)動電流。
[0074]顯然，本領(lǐng)域的技術(shù)人員可以對發(fā)明進(jìn)行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權(quán)利要求】
1.一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)的制造方法，其特征在于，包括: 提供襯底； 刻蝕所述襯底形成源區(qū)、漏區(qū)以及位于源區(qū)和漏區(qū)之間的鰭形溝道區(qū)； 形成圍繞在所述鰭形溝道區(qū)兩側(cè)和上方的虛擬柵極結(jié)構(gòu)； 在所述虛擬柵極結(jié)構(gòu)以及所述襯底表面沉積掩膜層； 平坦化所述掩膜層，以暴露出所述虛擬柵極頂部； 以所述掩膜層為掩膜，去除所述虛擬柵極結(jié)構(gòu)，形成暴露出所述鰭形溝道區(qū)的開口 ；以所述掩膜層為掩膜，向所述開口底部的鰭形溝道區(qū)中進(jìn)行Ga、As離子注入，形成鰭形GaAs溝道區(qū)； 以所述掩膜層為掩膜，形成圍繞在所述鰭形GaAs溝道區(qū)兩側(cè)和上方的柵極堆疊結(jié)構(gòu)。
2.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，所述襯底為絕緣體上硅襯底、絕緣體上硅鍺襯底或體硅襯底。
3.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，進(jìn)行Ga、As離子注入之后進(jìn)行快速退火或者激光退火。
4.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，所述Ga、As離子注入的次數(shù)為多次，每次Ga、As離子注入的注入劑量和能量不同。
5.如權(quán)利要求4所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，所述Ga、As離子注入的次數(shù)為兩次；第一次Ga、As離子注入的能量為100KeV-200KeV，劑量為 1.0E13/cm2-l.0E15/cm2 ;第二次 Ga、As 離子注入的能量為 IOKeV -IOOKeV,劑量為 1.0E12/cm2-L OE13/cm2。
6.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)，其特征在于，在形成鰭形GaAs溝道區(qū)之后，形成所述柵極堆疊結(jié)構(gòu)之前，對所述鰭形GaAs溝道區(qū)進(jìn)行溝道離子注入并退火。
7.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，所述鰭形溝道區(qū)和鰭形GaAs溝道區(qū)呈長條狀或沙漏狀。
8.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，在形成柵極堆疊結(jié)構(gòu)之后，還包括: 移除所述掩膜層； 以所述柵極堆疊結(jié)構(gòu)為掩膜，對所述源區(qū)和漏區(qū)進(jìn)行輕摻雜離子注入； 在所述柵極堆疊結(jié)構(gòu)的側(cè)壁形成側(cè)墻； 以所述柵極堆疊結(jié)構(gòu)和側(cè)墻為掩膜，對所述源區(qū)和漏區(qū)進(jìn)行重?fù)诫s離子注入； 在所述源區(qū)、漏區(qū)、鰭形GaAs溝道區(qū)、側(cè)墻以及襯底表面沉積應(yīng)力層。
9.如權(quán)利要求1所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)的制造方法，其特征在于，所述柵極堆疊結(jié)構(gòu)包括依次形成的柵介質(zhì)層和柵極層。
10.一種自對準(zhǔn)GaAs FinFET結(jié)構(gòu)，其特征在于，包括: 襯底，所述襯底中形成有FinFET區(qū)； 形成于所述FinFET區(qū)的GaAs FinFET基體，所述GaAs FinFET基體包括源區(qū)、漏區(qū)和鰭形GaAs溝道區(qū)；以及 形成于所述FinFET區(qū)并圍繞在所述鰭形GaAs溝道區(qū)兩側(cè)和上方的柵極堆疊結(jié)構(gòu)。
11.如權(quán)利要求10所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)，其特征在于，所述鰭形GaAs溝道區(qū)呈長條狀或沙漏狀。
12.如權(quán)利要求10所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)，其特征在于，所述自對準(zhǔn)GaAsFinFET結(jié)構(gòu)還包括: 位于所述柵極堆疊結(jié)構(gòu)側(cè)壁的側(cè)墻；以及 覆蓋所述襯底、GaAs FinFET基體、柵極堆疊結(jié)構(gòu)以及側(cè)墻表面的應(yīng)力層。
13.如權(quán)利要求10所述的自對準(zhǔn)GaAsFinFET結(jié)構(gòu)，其特征在于，所述柵極堆疊結(jié)構(gòu)包括依次形成的柵介質(zhì) 層和柵極層。
【文檔編號】H01L29/78GK103456638SQ201210183270
【公開日】2013年12月18日 申請日期:2012年6月5日 優(yōu)先權(quán)日:2012年6月5日
【發(fā)明者】趙猛 申請人:中芯國際集成電路制造(上海)有限公司