金屬互連結(jié)構(gòu)的制作方法
【專利摘要】一種金屬互連結(jié)構(gòu)的制作方法，包括：首先提供具有目標(biāo)電連接區(qū)域的半導(dǎo)體襯底；然后在該半導(dǎo)體襯底上形成光刻膠，對(duì)光刻膠進(jìn)行曝光、顯影后至少保留目標(biāo)電連接區(qū)域上的光刻膠；接著在半導(dǎo)體襯底及保留的光刻膠上沉積低溫氧化物層；再接著在低溫氧化物層上形成高度大于保留的光刻膠與低溫氧化物層的高度之和的第一介電層；隨后去除部分高度的第一介電層及保留的光刻膠上的低溫氧化物層至第一介電層的剩余高度與保留的光刻膠齊平；之后去除所述保留的光刻膠，以在所述第一介電層內(nèi)形成溝槽；最終在該溝槽內(nèi)填入導(dǎo)電材質(zhì)并去除所述溝槽外的多余導(dǎo)電材質(zhì)。采用本發(fā)明的制作方法形成金屬互連結(jié)構(gòu)的方法，會(huì)對(duì)芯片線寬的均勻性有很大的改善。
【專利說(shuō)明】金屬互連結(jié)構(gòu)的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種金屬互連結(jié)構(gòu)的制作方法。
【背景技術(shù)】
[0002]金屬互連結(jié)構(gòu)，是半導(dǎo)體器件不可或缺的結(jié)構(gòu)。在半導(dǎo)體制造過(guò)程中，形成的金屬互連結(jié)構(gòu)的質(zhì)量對(duì)半導(dǎo)體器件的性能及半導(dǎo)體制造成本有很大影響。
[0003]現(xiàn)有的金屬互連結(jié)構(gòu)的制作方法，例如功率MOS晶體管器件，一般包括:首先在有源區(qū)結(jié)構(gòu)上沉積介電層，之后在其內(nèi)形成接觸孔圖案，接著在接觸孔內(nèi)填入金屬形成導(dǎo)電插塞，平坦化后在該導(dǎo)電插塞及介電層上形成上層介電層，之后采用光刻工藝在上層介電層上定義出條狀區(qū)域的光刻膠，隨后以該光刻膠為掩膜進(jìn)行刻蝕形成用于形成金屬互連結(jié)構(gòu)的溝槽。
[0004]然而，以光阻曝光來(lái)定義圖案，以等離子對(duì)介電層進(jìn)行刻蝕的過(guò)程中，經(jīng)常發(fā)現(xiàn)密度不同的圖案在刻蝕后的關(guān)鍵尺寸會(huì)差別很大，這會(huì)直接影響到互聯(lián)結(jié)構(gòu)與前層導(dǎo)電體的連接。中心及邊緣的區(qū)域相同的圖案也會(huì)存在關(guān)鍵尺寸不同的問(wèn)題。而這些問(wèn)題在現(xiàn)的有以光阻曝光來(lái)定義圖案，以等離子對(duì)介電層進(jìn)行刻蝕的工藝流程中是很難克服的。
[0005]有鑒于此，本發(fā)明提出一種新的金屬互連結(jié)構(gòu)的制作方法，以解決上述問(wèn)題。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問(wèn)題是提出一種新的金屬互連結(jié)構(gòu)的制作方法，以解決現(xiàn)有的制作方法形成的金屬互連結(jié)構(gòu)刻蝕后關(guān)鍵尺寸的隨圖案密度及所處晶圓位置而變化的問(wèn)題。
[0007]為解決上述問(wèn)題，本發(fā)明提供了一種金屬互連結(jié)構(gòu)的制作方法，該方法包括:
[0008]提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有目標(biāo)電連接區(qū)域；
[0009]在所述半導(dǎo)體襯底上形成光刻膠，對(duì)所述光刻膠進(jìn)行曝光、顯影后至少保留目標(biāo)電連接區(qū)域上的光刻膠；
[0010]在所述半導(dǎo)體襯底及光刻膠上沉積低溫氧化物層；
[0011 ] 在所述低溫氧化物層上形成第一介電層，所述第一介電層的高度大于所述保留的光刻膠與低溫氧化物層的高度之和；
[0012]去除部分高度的所述第一介電層及所述保留的光刻膠上的低溫氧化物層至剩余高度與保留的光刻膠齊平；
[0013]去除所述保留的光刻膠，以在所述第一介電層內(nèi)形成溝槽；
[0014]在所述溝槽內(nèi)填入導(dǎo)電材質(zhì)并去除所述溝槽外的多余導(dǎo)電材質(zhì)以形成金屬互連結(jié)構(gòu)。
[0015]可選地，目標(biāo)電連接區(qū)域?yàn)榕c晶體管的源極、柵極或漏極直接電連接的導(dǎo)電插塞。
[0016]可選地，目標(biāo)電連接區(qū)域?yàn)榍皩拥膶?dǎo)電插塞。
[0017]可選地，在所述半導(dǎo)體襯底上形成光刻膠前，還在所述半導(dǎo)體襯底上形成底部抗反射層。[0018]可選地，所提供的半導(dǎo)體襯底上還形成有刻蝕終止層；在所述半導(dǎo)體襯底上形成底部抗反射層形成前，還對(duì)所述目標(biāo)電連接區(qū)域上的刻蝕終止層進(jìn)行去除。
[0019]可選地，所述刻蝕終止層的材質(zhì)為二氧化硅、氮化硅、氮氧化硅、碳化硅、碳氮化硅中的至少一種。
[0020]可選地，所述低溫氧化物層是采用原子層沉積法形成。
[0021]可選地，去除部分高度的所述第一介電層采用干法刻蝕。
[0022]可選地，所述第一介電層的材質(zhì)的介電常數(shù)k范圍為2.0〈k〈4.0。
[0023]可選地，去除所述保留的光刻膠的方法為濕法去除，采用的液體為PGME(propylene glycol monomethyl ester)或者PGMEA(propylene glycol monomethyl esteracetate),或者這兩種有機(jī)液的混合液。
[0024]可選地，所述第一介電層的材質(zhì)的介電常數(shù)k范圍為2.7<k<4.0，去除所述保留的光刻膠的方法為干法刻蝕，采用氣體為氧基等離子體。
[0025]可選地，在所述溝槽內(nèi)填入的導(dǎo)電材質(zhì)為銅、鋁、鎢、銀、金中的至少一種。
[0026]與現(xiàn)有技術(shù)相比，本發(fā)明具有以下優(yōu)點(diǎn):
[0027]不同于現(xiàn)有技術(shù)中的在介電層中通過(guò)干法刻蝕形成金屬互連結(jié)構(gòu)，本發(fā)明采用圖案化的光刻膠作為核(core)，在所述圖案化的光刻膠周圍形成介電層，之后去除所述光刻膠后，該光刻膠根據(jù)圖案的形狀，會(huì)留下溝槽，之后在該溝槽內(nèi)填充導(dǎo)電材質(zhì)以相應(yīng)地形成金屬互連結(jié)構(gòu)。由于上述方法比傳統(tǒng)的大馬士革工藝更為簡(jiǎn)單，避免了以光阻為掩模對(duì)介電層的刻蝕過(guò)程，因而避免了顯影后定義的圖案關(guān)鍵尺寸與刻蝕后關(guān)鍵尺寸間的差異隨著圖案密度及在晶圓上所處位置的不同而不同的問(wèn)題，實(shí)現(xiàn)了改善芯片線寬的均勻性。
【專利附圖】

【附圖說(shuō)明】
[0028]圖1是本發(fā)明實(shí)施例中的金屬互連結(jié)構(gòu)的制作過(guò)程流程圖；
[0029]圖2至圖10是根據(jù)圖1中的制作方法形成的金屬互連結(jié)構(gòu)的中間結(jié)構(gòu)示意圖；
[0030]圖11是根據(jù)圖1中的制作方法形成的金屬互連結(jié)構(gòu)的最終結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0031]為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對(duì)本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說(shuō)明。由于本發(fā)明重在解釋原理，因此，未按比例制圖。
[0032]本發(fā)明提出的金屬互連結(jié)構(gòu)的制作方法，屬于半導(dǎo)體領(lǐng)域的后段制程，因而，本實(shí)施例以在金屬互連結(jié)構(gòu)的前層中的導(dǎo)電插塞上形成與之電連接的上層金屬互連結(jié)構(gòu)為例，詳細(xì)介紹本發(fā)明的制作方法。
[0033]首先結(jié)合圖1的流程圖，執(zhí)行步驟S11，提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有目標(biāo)電連接區(qū)域，其中，該目標(biāo)電連接區(qū)域?yàn)榻饘倩ミB結(jié)構(gòu)中前層的導(dǎo)電插塞。其它實(shí)施例中，該目標(biāo)電連接區(qū)域也可以為與晶體管的源極、柵極或漏極直接電連接的導(dǎo)電插塞。
[0034]參見(jiàn)圖2所示，本實(shí)施例中，基底可以為硅、鍺或硅鍺等，其上形成有多種有源、無(wú)源器件。有源器件例如為平面晶體管M0S，其結(jié)構(gòu)包括源極、漏極、源極與漏極之間的溝道區(qū)上依次形成有柵極絕緣層、柵極。其它實(shí)施例中，該MOS晶體管也可以為溝槽型MOS晶體管(Trench M0S)。MOS晶體管的源極、漏極、柵極上還可以形成有金屬硅化物以減小接觸電阻。
[0035]大部分情況下，有源、無(wú)源器件需經(jīng)過(guò)多層金屬互連結(jié)構(gòu)與其它器件或控制電路形成電連接，以實(shí)現(xiàn)各自功能。例如，MOS晶體管通過(guò)8層金屬互連結(jié)構(gòu)與位線、字線等相連，在8層金屬互連結(jié)構(gòu)之間，具體地，MOS晶體管與第一層金屬圖案(Metal I)之間、各層
金屬圖案(Metal I,Metal 2，......)之間通過(guò)導(dǎo)電插塞實(shí)現(xiàn)互連。繼續(xù)參照?qǐng)D3所示,導(dǎo)電
插塞31為本實(shí)施例的目標(biāo)電連接區(qū)域，該導(dǎo)電插塞31形成在層間介電層30中，與前層金屬圖案(未圖不)相連，因而，也稱前層的導(dǎo)電插塞31 ;包含前層的導(dǎo)電插塞31的基底為本實(shí)施例的半導(dǎo)體襯底。其它實(shí)施例中，與各種有源、無(wú)源器件直接相連的導(dǎo)電插塞，例如與MOS晶體管的源極、漏極、柵極直接相連的導(dǎo)電插塞也為本發(fā)明的目標(biāo)電連接區(qū)域，包含與各種有源、無(wú)源器件直接相連的導(dǎo)電插塞為本發(fā)明的半導(dǎo)體襯底。
[0036]接著執(zhí)行步驟S12，如圖3所示，在所述包含導(dǎo)電插塞31及對(duì)該導(dǎo)電插塞31進(jìn)行電絕緣的層間介電層30的半導(dǎo)體襯底上形成刻蝕終止層32 (Etch Stop Layer,ESL)0該刻蝕終止層32未被打開(kāi)的區(qū)域，起到對(duì)其下的區(qū)域進(jìn)行絕緣的作用。
[0037]在具體實(shí)施過(guò)程中，所述刻蝕終止層32的材質(zhì)為二氧化硅、氮化硅、氮氧化硅、碳化娃、碳氮化娃中的至少一種。
[0038]本步驟為非必要步驟。
[0039]接著執(zhí)行步驟S13，去除所述目標(biāo)電連接區(qū)域上的刻蝕終止層。
[0040]本實(shí)施例中，目標(biāo)電連接區(qū)域?yàn)閷?dǎo)電插塞31，去除其上的刻蝕終止層32的方法為光刻、刻蝕。非目標(biāo)電連接區(qū)域，即層間介電層30上的殘留光刻膠采用濕法或灰化法去除。本步驟執(zhí)行完畢后，形成的結(jié)構(gòu)截面圖如圖4所示。
[0041]本步驟為非必要步驟。
[0042]然后執(zhí)行步驟S14，在所述半導(dǎo)體襯底上形成底部抗反射層。
[0043]本步驟的底部抗反射層33形成在刻蝕終止層32上及暴露的導(dǎo)電插塞31上。本步驟執(zhí)行完畢后，形成的結(jié)構(gòu)截面圖如圖5所示。
[0044]本步驟為非必要步驟。
[0045]執(zhí)行步驟S15，在底部抗反射層33上形成光刻膠，對(duì)所述光刻膠進(jìn)行曝光、顯影后至少保留目標(biāo)電連接區(qū)域上的光刻膠。
[0046]如上述介紹，在底部抗反射層33上形成光刻膠，利用掩膜板曝光后，顯影后，通過(guò)使用等離子體刻蝕將多余的底部反射層去除，形成圖案化的光刻膠34，該圖案化的光刻膠34對(duì)應(yīng)上層金屬圖案，為在上下金屬圖案之間形成電連接，因而至少需保留導(dǎo)電插塞31上的光刻膠34。本步驟中的光刻膠可以選擇正性光刻膠，也可以選擇負(fù)性光刻膠，具體曝光顯影過(guò)程所需工藝為現(xiàn)有工藝，在此不再贅述。
[0047]在其它實(shí)施例中，若無(wú)刻蝕終止層32，底部抗反射層33，則直接在導(dǎo)電插塞31及該導(dǎo)電插塞31進(jìn)行電絕緣的層間介電層30上形成光刻膠。
[0048]由于本發(fā)明中，該保留的光刻膠34，也稱圖案化的光刻膠，目的是在后續(xù)介電層中占據(jù)金屬互連圖案的位置，因此，本步驟中，該保留的光刻膠34的圖案為上層金屬圖案，該保留的光刻膠34至少部分區(qū)域的底部完全落在目標(biāo)電電連接區(qū)域上，本實(shí)施例中為導(dǎo)電插塞31上。參照?qǐng)D6所示，保留了兩個(gè)區(qū)域的光刻膠34，其中一個(gè)對(duì)應(yīng)導(dǎo)電插塞31，另一個(gè)去除后目的為形成金屬圖案，該另一個(gè)光刻膠34不與前層導(dǎo)電插塞相連，或與對(duì)應(yīng)的另一個(gè)剖面的目標(biāo)電連接區(qū)域相連，例如與前層其它導(dǎo)電插塞相連。此外，不需保留光刻膠區(qū)域的底部抗反射層33在本步驟中基本被消耗完，若有殘留的底部抗反射層，則進(jìn)行去除，方法例如為干法刻蝕。
[0049]然后執(zhí)行步驟S16，參照?qǐng)D7所示，在刻蝕終止層32及所述保留的光刻膠34上沉積低溫氧化物層35。
[0050]本步驟中，該低溫氧化物層35 (low temperature oxide, LT0)覆蓋光刻膠圖案34，能夠避免后續(xù)需高溫條件形成第一介電層時(shí)，對(duì)光刻膠圖案34的損害，造成其變形。該低溫氧化物的材質(zhì)，例如為在100攝氏度以內(nèi)通過(guò)原子層沉積法(ALD)生成的低溫氧化物。
[0051]之后執(zhí)行步驟S17，參照?qǐng)D8所示，在低溫氧化物層35上形成第一介電層36，所述第一介電層36的高度大于所述保留的光刻膠34與其上的低溫氧化物層35兩者的高度之和。
[0052]第一介電層36的材質(zhì)可以為介電常數(shù)2.7〈k〈4.0的二氧化硅，為降低寄生電容，也可以為介電常數(shù)介于2.0-2.7之間的超低K介電材料。
[0053]接著，執(zhí)行步驟S18，參照?qǐng)D9所示，去除部分高度的所述第一介電層36及所述保留的光刻膠34上的低溫氧化物層35至所述第一介電層36的剩余高度與保留的光刻膠34齊平。
[0054]本步驟采用干法刻蝕，保留的光刻膠34上的低溫氧化物層35也被刻蝕去除，刻蝕氣體為含氟氣體，例如CF4, C4F8等。本步驟也可以采用化學(xué)機(jī)械研磨(CMP)。
[0055]步驟S15執(zhí)行完畢后，保留的光刻膠34凸出于半導(dǎo)體襯底，步驟S17與步驟S18的目的是采用第一介電層36填充保留的光刻膠34之外的區(qū)域。
[0056]其它實(shí)施例中，若無(wú)刻蝕終止層32，則在導(dǎo)電插塞31、該導(dǎo)電插塞31進(jìn)行電絕緣的層間介電層30及保留的光刻膠34上形成第一介電層36，之后去除部分高度至與所述保留的光刻膠34的高度平齊。
[0057]之后，執(zhí)行步驟S19，去除所述保留的光刻膠34，以在所述第一介電層36內(nèi)形成溝槽以暴露出目標(biāo)電連接區(qū)域。
[0058]參照?qǐng)D10所示，去除所述保留的光刻膠34時(shí)，其下的底部抗反射層33也被同時(shí)去除。另外，該去除過(guò)程中，需考慮第一介電層的材質(zhì)或介電常數(shù)，例如在步驟S17中，所述第一介電層36的材質(zhì)的介電常數(shù)k范圍為2.0〈k〈4.0，則去除所述保留的光刻膠34及其下的底部抗反射層33的方法為濕法去除,采用的液體為PGME(propylene glycol monomethylester)或者 PGMEA (propylene glycol monomethyl ester acetate),或者這兩種有機(jī)液的任意比例混合液。需要說(shuō)明的是，第一介電層36的材質(zhì)的介電常數(shù)k范圍為2.7<k<4.0時(shí)，去除所述保留的光刻膠34及其下的底部抗反射層33的方法還可以為干法刻蝕，采用氣體為氧基等離子體，例如氧氣、二氧化碳、或一氧化碳。
[0059]由于該圖案化的光刻膠34對(duì)應(yīng)需形成的金屬互連圖案，因而，本步驟執(zhí)行完畢后，之前被圖案化的光刻膠34占據(jù)的區(qū)域被暴露出來(lái)形成溝槽，該溝槽至少暴露出目標(biāo)電連接區(qū)域，本實(shí)施例中，一個(gè)溝槽暴露出導(dǎo)電插塞31，另一個(gè)溝槽為金屬圖案或與另一個(gè)剖面的目標(biāo)電連接區(qū)域相連，例如與另一個(gè)剖面的導(dǎo)電插塞相連。
[0060]最后執(zhí)行步驟S20，參照?qǐng)D11所示，在所述溝槽內(nèi)填入導(dǎo)電材質(zhì)37并去除所述溝槽外的多余導(dǎo)電材質(zhì)37以形成金屬互連結(jié)構(gòu)。[0061]本步驟在執(zhí)行過(guò)程中，在溝槽內(nèi)填入的導(dǎo)電材質(zhì)37可以為能實(shí)現(xiàn)導(dǎo)電功能的材質(zhì),例如銅、鋁、鎢、銀、金中的至少一種,但不限于上述材質(zhì)。去除溝槽外的導(dǎo)電材質(zhì)37可以采用CMP或者等離子體刻蝕方法。
[0062]經(jīng)過(guò)上述步驟，形成了一種新的金屬互連結(jié)構(gòu)。
[0063]本發(fā)明雖然已以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對(duì)本發(fā)明技術(shù)方案做出可能的變動(dòng)和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1.一種金屬互連結(jié)構(gòu)的制作方法，其特征在于，包括: 提供半導(dǎo)體襯底，所述半導(dǎo)體襯底上具有目標(biāo)電連接區(qū)域； 在所述半導(dǎo)體襯底上形成光刻膠，對(duì)所述光刻膠進(jìn)行曝光、顯影后至少保留目標(biāo)電連接區(qū)域上的光刻膠； 在所述半導(dǎo)體襯底及保留的光刻膠上沉積低溫氧化物層； 在所述低溫氧化物層上形成第一介電層，所述第一介電層的高度大于所述保留的光刻膠與低溫氧化物層的高度之和； 去除部分高度的所述第一介電層及所述保留的光刻膠上的低溫氧化物層至所述第一介電層的剩余高度與保留的光刻膠齊平； 去除所述保留的光刻膠，以在所述第一介電層內(nèi)形成溝槽； 在所述溝槽內(nèi)填入導(dǎo)電材質(zhì)并去除所述溝槽外的多余導(dǎo)電材質(zhì)以形成金屬互連結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述目標(biāo)電連接區(qū)域?yàn)榕c晶體管的源極、柵極或漏極電直接連接的導(dǎo)電插塞。
3.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述目標(biāo)電連接區(qū)域?yàn)榍皩拥膶?dǎo)電插塞。
4.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，在所述半導(dǎo)體襯底上形成光刻膠前，還在所述半導(dǎo)體襯底上形成底部抗反射層。
5.根據(jù)權(quán)利要求4所述的制作方法，其特征在于，所提供的半導(dǎo)體襯底上還形成有刻蝕終止層；在所述半導(dǎo)體襯底上形成底部抗反射層前，還對(duì)所述目標(biāo)電連接區(qū)域上的刻蝕終止層進(jìn)行去除。
6.根據(jù)權(quán)利要求5所述的制作方法，其特征在于，所述刻蝕終止層的材質(zhì)為二氧化硅、氮化娃、氮氧化娃、碳化娃、碳氮化娃中的至少一種。
7.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述低溫氧化物層是采用原子層沉積法形成。
8.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，去除部分高度的所述第一介電層采用干法刻蝕。
9.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述第一介電層的材質(zhì)的介電常數(shù)k范圍為 2.0〈k〈4.0。
10.根據(jù)權(quán)利要求9所述的制作方法，其特征在于，去除所述保留的光刻膠的方法為濕法去除，采用的液體為PGME或PGMEA，或這兩種有機(jī)液的混合液。
11.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，所述第一介電層的材質(zhì)的介電常數(shù)k范圍為2.7<k<4.0，去除所述保留的光刻膠的方法為干法刻蝕，采用氣體為氧基等離子體。
12.根據(jù)權(quán)利要求1所述的制作方法，其特征在于，在所述溝槽內(nèi)填入的導(dǎo)電材質(zhì)為銅、鋁、鎢、銀、金中的中的一種或者組合。
【文檔編號(hào)】H01L21/768GK103474389SQ201210184977
【公開(kāi)日】2013年12月25日 申請(qǐng)日期:2012年6月6日 優(yōu)先權(quán)日:2012年6月6日
【發(fā)明者】張城龍, 胡敏達(dá), 張海洋 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司