小線寬溝槽式功率mos晶體管的制備方法
【專利摘要】本發(fā)明公開了一種小線寬溝槽式功率MOS晶體管的制備方法，包括步驟：1）刻蝕倒梯形溝槽；2）在溝槽內(nèi)生長柵氧，并沉積柵極多晶硅；3）回刻柵極多晶硅，并過刻蝕至溝槽內(nèi)部；4）沉積二氧化硅層間電介質(zhì)，使溝槽上部完全填滿；5）回刻二氧化硅層間電介質(zhì)至與溝槽齊平；6）進(jìn)行阱、源注入；7）回刻二氧化硅層間電介質(zhì)至外延表層；8）自對準(zhǔn)接觸孔刻蝕；9）沉積頂層金屬，按照現(xiàn)有工藝完成MOS管的制備。本發(fā)明通過改進(jìn)柵極溝道及介質(zhì)層的結(jié)構(gòu)，利用氧化硅與硅的刻蝕速率不同的原理，進(jìn)行自對準(zhǔn)接觸孔刻蝕，從而解決了傳統(tǒng)工藝在線寬縮小過程中遇到的接觸孔套刻精度問題，使線寬的進(jìn)一步縮小成為可能。
【專利說明】小線寬溝槽式功率MOS晶體管的制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種小線寬溝槽式功率MOS晶體管的制備方法。
【背景技術(shù)】
[0002]在半導(dǎo)體集成電路中，現(xiàn)有典型的溝槽型功率MOS (金屬氧化物半導(dǎo)體)器件的結(jié)構(gòu)如圖1所示，由下至上包括硅漏極(襯底)、外延層、阱區(qū)、源區(qū)、柵極溝槽、接觸孔、層間電介質(zhì)和頂層金屬，柵極溝槽內(nèi)依次生長柵氧和多晶硅。
[0003]在線寬(溝槽與接觸孔的間距)日益縮小的工藝當(dāng)中，接觸孔與柵極溝道間的套刻精度逐漸成為影響器件的重要因素，接觸孔的偏移不僅會直接影響溝道區(qū)的摻雜濃度分布，造成閾值電壓的不可控，還可能導(dǎo)致源極與柵極短接，造成器件失效。因此，若要進(jìn)一步縮小溝槽式功率MOS晶體管的線寬，在現(xiàn)有工藝條件下必須首先解決接觸孔的套刻精度問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的技術(shù)問題是提供一種小線寬溝槽式功率MOS晶體管的制備方法，它可以提高接觸孔與柵極溝道的套刻精度，縮小溝槽式功率MOS晶體管的線寬。
[0005]為解決上述技術(shù)問題，本發(fā)明的小線寬溝槽式功率MOS晶體管的制備方法，包括以下工藝步驟:
[0006]I)刻蝕傾斜角度為87?89度的倒梯形溝槽；
[0007]2)在溝槽內(nèi)生長厚度為150?500A的柵極氧化層，然后沉積厚度為8000?12000A的柵極多晶硅；
[0008]3)回刻柵極多晶硅，并過刻蝕至溝槽內(nèi)部2000?3000埃；
[0009]4)沉積二氧化硅層間電介質(zhì)，使溝槽上部完全填滿；
[0010]5)回刻二氧化硅層間電介質(zhì)，直至二氧化硅層間電介質(zhì)與溝槽齊平，且外延層上殘留的二氧化硅層間電介質(zhì)厚度在200?300埃；
[0011]6)進(jìn)行阱區(qū)和源區(qū)的注入，所述源區(qū)的注入深度為4000?5000埃；
[0012]7)回刻二氧化硅層間電介質(zhì)至外延層的表層；
[0013]8)自對準(zhǔn)接觸孔刻蝕，形成接觸孔和接觸孔注入?yún)^(qū)；
[0014]9)沉積厚度為3.5?4微米的頂層金屬，后續(xù)按照現(xiàn)有工藝完成功率MOS晶體管的制備。
[0015]本發(fā)明在傳統(tǒng)的溝槽式功率MOS晶體管的結(jié)構(gòu)及其工藝基礎(chǔ)上，通過改進(jìn)柵極溝道及介質(zhì)層的結(jié)構(gòu)，并利用氧化硅與硅的刻蝕速率不同的原理，進(jìn)行自對準(zhǔn)接觸孔刻蝕，解決了傳統(tǒng)工藝在線寬縮小過程中遇到的接觸孔套刻精度問題，使線寬的進(jìn)一步縮小成為可倉泛?！緦＠綀D】

【附圖說明】
[0016]圖1是現(xiàn)有典型的功率MOS晶體管的結(jié)構(gòu)示意圖。
[0017]圖2是本發(fā)明的小線寬溝槽式MOS晶體管的制備工藝流程示意圖。
[0018]圖3是按照本發(fā)明的方法制備得到的小線寬溝槽式功率MOS晶體管的結(jié)構(gòu)示意圖。
[0019]圖中附圖標(biāo)記說明如下:
[0020]1:襯底(硅基板，作為MOS器件漏極)
[0021]2:外延層
[0022]3:柵極氧化層
[0023]4:柵極多晶硅
[0024]5:層間電介質(zhì)
[0025]6:阱區(qū)
[0026]7:源區(qū)
[0027]8:接觸孔
[0028]9:接觸孔注入?yún)^(qū)
[0029]10:頂層金屬
[0030]11:背面金屬
[0031]12:溝槽
【具體實(shí)施方式】
[0032]為對本發(fā)明的技術(shù)內(nèi)容、特點(diǎn)與功效有更具體的了解，現(xiàn)結(jié)合圖示的實(shí)施方式，詳述如下:
[0033]步驟1，用等離子干法刻蝕方法，在刻蝕過程中減輕側(cè)壁刻蝕保護(hù)，形成帶87?89度傾斜角度的倒梯形溝槽12，如圖2 (a)所示，以增加溝槽與接觸孔之間的間距。
[0034]步驟2，如圖2 (b)所示，在溝槽12內(nèi)通過高溫干氧工藝生長一層厚度為150?500埃(視器件要求而定)的柵極氧化層3，工藝的溫度范圍為900?1050攝氏度。然后，在生長完柵極氧化層3的溝槽12內(nèi)，用化學(xué)氣相沉積方法沉積一層?xùn)艠O多晶硅4，沉積溫度范圍為500?600攝氏度，柵極多晶硅4的厚度為8000?12000埃。
[0035]步驟3，等離子干法刻蝕柵極多晶硅4，并過刻蝕至溝槽12內(nèi)部2000?3000埃，以柵極氧化層3為刻蝕停止層，如圖2 (c)所示。
[0036]步驟4，用CVD (化學(xué)氣相沉積)方法沉積一層致密二氧化硅作為層間電介質(zhì)5，如圖2 (d)所示，層間電介質(zhì)5的厚度范圍為7000?10000埃，以確保柵極溝槽上部完全填滿。
[0037]步驟5，用CMP (化學(xué)機(jī)械研磨)方法回刻二氧化硅，使二氧化硅層間電介質(zhì)5與溝槽齊平，并且外延層2上殘留的二氧化硅層間電介質(zhì)5厚度在200?300埃，如圖2 (e)所
/Jn ο
[0038]步驟6，以殘留的二氧化硅層間電介質(zhì)5作為注入保護(hù)層，進(jìn)行阱區(qū)6、源區(qū)7注入(具體注入離子、能量、劑量視器件性能而定，源區(qū)注入深度確保在4000?5000埃)，如圖2(f)所示。[0039]步驟7，等離子干法刻蝕二氧化硅層間電介質(zhì)5至外延層2的表層，以外延層2為刻蝕停止層，如圖2 (g)所示。
[0040]步驟8，層間電介質(zhì)5曝光，完全打開元胞區(qū)，利用接觸孔刻蝕機(jī)臺對硅與氧化硅的刻蝕選擇比不同的原理，進(jìn)行自對準(zhǔn)接觸孔等離子干法刻蝕，形成接觸孔8和接觸孔注入?yún)^(qū)9,如圖2 (h)所示。
[0041]步驟9,沉積一層厚度3.5?4微米的頂層金屬10,如圖2 (i)所示。
[0042]后續(xù)按照現(xiàn)有工藝進(jìn)行背面金屬11層的刻蝕及硅片背面工藝，完成功率MOS晶體管的制備，最終得到如圖3所示的結(jié)構(gòu)。
[0043]比較圖1和圖3可以明顯看出，在本發(fā)明的小線寬溝槽式功率MOS晶體管結(jié)構(gòu)中，元胞內(nèi)的接觸孔刻蝕呈現(xiàn)自對準(zhǔn)，從而避免了傳統(tǒng)制備工藝中接觸孔的套刻精度問題，使溝槽式MOS晶體管的線寬進(jìn)一步縮小成為可能，并最終有助于實(shí)現(xiàn)芯片面積縮小的目的。
【權(quán)利要求】
1.小線寬溝槽式功率MOS晶體管的制備方法，其特征在于，包括以下步驟: 1)刻蝕傾斜角度為87?89度的倒梯形溝槽； 2)在溝槽內(nèi)生長厚度為150?OTOA的柵極氧化層，然后沉積厚度為8000?12000A的柵極多晶娃; 3)回刻柵極多晶硅，并過刻蝕至溝槽內(nèi)部2000?3000埃； 4)沉積二氧化硅層間電介質(zhì)，使溝槽上部完全填滿； 5)回刻二氧化硅層間電介質(zhì)，直至二氧化硅層間電介質(zhì)與溝槽齊平，且外延層上殘留的二氧化硅層間電介質(zhì)厚度在200?300埃； 6)進(jìn)行阱區(qū)和源區(qū)的注入，所述源區(qū)的注入深度為4000?5000埃； 7)回刻二氧化硅層間電介質(zhì)至外延層的表層； 8)自對準(zhǔn)接觸孔刻蝕，形成接觸孔和接觸孔注入?yún)^(qū)；9)沉積厚度為3.5?4微米的頂層金屬，后續(xù)按照現(xiàn)有工藝完成功率MOS晶體管的制備。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟I)，采用等離子干法刻蝕方法刻蝕所述溝槽。
3.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟2)，采用高溫干氧工藝生長所述柵極氧化層，溫度范圍為900?1050°C。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟2)，采用化學(xué)氣相沉積方法沉積所述柵極多晶硅，沉積溫度為500?600攝氏度。
5.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟3)，采用等離子干法刻蝕方法回刻柵極多晶娃。
6.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟4)，采用化學(xué)氣相沉積方法沉積二氧化硅層間電介質(zhì)。
7.根據(jù)權(quán)利要求1或6所述的方法，其特征在于，步驟4)，所述二氧化硅層間電介質(zhì)的厚度為7000?10000埃。
8.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟5)，用化學(xué)機(jī)械研磨方法回刻二氧化娃層間電介質(zhì)。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟7)，采用等離子干法刻蝕方法回刻二氧化硅層間電介質(zhì)。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，步驟8)，采用等離子干法刻蝕方法刻蝕所述接觸孔。
【文檔編號】H01L21/28GK103474335SQ201210185391
【公開日】2013年12月25日 申請日期:2012年6月7日 優(yōu)先權(quán)日:2012年6月7日
【發(fā)明者】朱熹, 邵向榮 申請人:上海華虹Nec電子有限公司