專利名稱：Nmos開關(guān)器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及本導(dǎo)體集成電路領(lǐng)域，特別是涉及一種NMOS (金屬-氧化物-半導(dǎo)體)開關(guān)器件的制作方法。
背景技術(shù)：
半導(dǎo)體產(chǎn)品具有廣闊的應(yīng)用市場，在工業(yè)、農(nóng)業(yè)、軍事和民用等領(lǐng)域，半導(dǎo)體產(chǎn)品在控制、監(jiān)測、娛樂等方面起著越來越重要的作用。因此全世界已經(jīng)形成一個(gè)規(guī)模膨大的產(chǎn)業(yè)，發(fā)達(dá)國家如歐美日首先掌握半導(dǎo)體從設(shè)計(jì)到制造的先進(jìn)技術(shù)；亞洲地區(qū)如韓國、臺(tái)灣從半導(dǎo)體制造入手，也占有一席之地；中國作為發(fā)展中國家，因?yàn)閾碛芯薮蟮氖袌鲈谧罱暌泊罅χС职雽?dǎo)體集成電路生產(chǎn)技術(shù)的研發(fā)。IC (集成電路)產(chǎn)品種類繁多，如功率器件，射頻器件，模擬和數(shù)字電路等。不同的應(yīng)用需求也引領(lǐng)IC產(chǎn)品生產(chǎn)技術(shù)朝不同的方向發(fā)展。功率和電力電子器件的發(fā)展方向是更高電壓，更強(qiáng)電流和更大功率，而對(duì)器件尺寸并不是很敏感。而數(shù)字電路的發(fā)展方向則是更低的功耗，更高的集成度(更小的器件尺寸)，更快的速度。因此數(shù)字電路產(chǎn)品的生產(chǎn)需要的是最先進(jìn)的生產(chǎn)技術(shù)，以求在產(chǎn)品的性能和成本的平衡之間取得更高的產(chǎn)品利潤。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問題是提供一種NMOS開關(guān)器件的制作方法，能有效降低源漏結(jié)電容，提高器件的閾值電壓。為解決上述技術(shù)問題，本發(fā)明的NMOS開關(guān)器件的制作方法，包括如下步驟步驟1，在P型襯底的上端利用有源區(qū)光刻打開淺槽區(qū)域，并刻蝕形成場氧區(qū)；步驟2，向所述場氧區(qū)填入氧化硅，并進(jìn)行化學(xué)機(jī)械拋光；步驟3，在所述P型襯底的上端，位于場氧區(qū)之間利用光刻打開溝道摻雜注入?yún)^(qū)域，然后注入P型雜質(zhì)形成溝道摻雜區(qū)；步驟4，在所述P型襯底的上端面，利用熱氧化形成柵氧化層；步驟5，在所述柵氧化層的上端面，通過淀積多晶硅的方式形成多晶硅柵極區(qū)域，再進(jìn)行光刻、刻蝕形成多晶硅柵極；步驟6，在所述多晶硅柵極的兩側(cè)淀積氧化硅層并對(duì)其進(jìn)行干刻，形成側(cè)墻；步驟7，選擇性的進(jìn)行源漏離子注入，形成N型源漏區(qū)域。本發(fā)明基于常規(guī)NMOS器件結(jié)構(gòu)，在P型襯底上直接進(jìn)行器件的源漏注入，改變源漏結(jié)雜質(zhì)分布，使得源漏區(qū)域與襯底之間的源漏結(jié)電容有效降低；同時(shí)，在溝道區(qū)域通過P型雜質(zhì)的注入，提高NMOS的閾值電壓，有利于交流信號(hào)時(shí)MOS開關(guān)的關(guān)斷，增加隔離度。


下面結(jié)合附圖與具體實(shí)施方式
對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明圖1是器件的耗盡區(qū)分布示意圖2是刻蝕場氧區(qū)示意圖；圖3是場氧填充示意圖；圖4是溝道摻雜注入示意圖；圖5是形成柵氧化層示意圖；圖6是多晶娃淀積不意圖；圖7是多晶硅柵極形成示意圖；圖8是側(cè)墻形成示意圖；圖9是進(jìn)行源漏離子注入，最終形成的器件結(jié)構(gòu)示意圖；圖10是所述NMOS開關(guān)器件的制作方法流程圖。
具體實(shí)施例方式結(jié)合圖10所示，在本發(fā)明的一實(shí)施例中，所述NMOS開關(guān)器件的制作方法包括如下步驟步驟1，參見圖2所示，在P型襯底101的上端利用有源區(qū)光刻，打開淺槽區(qū)域(2000A 4000A)，并刻蝕形成場氧區(qū)102。步驟2，參見圖3所示，向所述場氧區(qū)102填入氧化硅，并進(jìn)行化學(xué)機(jī)械拋光。

步驟3，參見圖4所示，在P型襯底101的上端，位于場氧區(qū)102之間利用光刻打開溝道摻雜注入?yún)^(qū)域，然后注入P型雜質(zhì)形成溝道摻雜區(qū)103。所述P型雜質(zhì)為硼，注入的劑量范圍為lel2 lel4cm_2，注入能量范圍5 IOOKeV ;通過P型雜質(zhì)的注入，提高溝道摻雜區(qū)103的摻雜濃度，從而提高NMOS開關(guān)器件的閾值電壓。步驟4，參見圖5所示，在所述P型襯底101的上端面，利用熱氧化形成柵氧化層104，該柵氧化層104的厚度由器件特性要求決定。步驟5，參見圖6、7所示，在所述柵氧化層104的上端面，通過淀積多晶硅的方式形成多晶硅柵極105區(qū)域，再進(jìn)行光刻、刻蝕形成多晶硅柵極105。步驟6，參見圖8所示，在所述多晶硅柵極105的兩側(cè)淀積并干刻氧化硅層，形成側(cè)墻 106。步驟7，參見圖9所示，在側(cè)墻106形成后，選擇性的進(jìn)行常規(guī)的源漏離子注入，形成位于場氧區(qū)102和溝道摻雜區(qū)103之間的N型源漏區(qū)域107。所述源漏離子注入的雜質(zhì)可為磷或砷，注入劑量為高水平，注入的劑量范圍為5el4"lel6cnT2,注入能量范圍20 500KeV。在上述實(shí)施例中，在N型源漏區(qū)域107的下方?jīng)]有P阱注入，能更有效的降低NMOS開關(guān)器件的源漏結(jié)電容。在上述實(shí)施例中，所述NMOS開關(guān)器件的制作方法，包括注入條件與熱過程在內(nèi)的所有其它工藝條件都可以與常規(guī)CMOS工藝完全集成；并且最終形成的器件其特性可以滿足開關(guān)器件和模擬器件的使用特性要求。開關(guān)器件作為CMOS的重要應(yīng)用，源漏結(jié)電容是衡量其性能的關(guān)鍵指標(biāo)之一。對(duì)于常規(guī)NMOS器件結(jié)構(gòu)，零偏時(shí)源漏區(qū)域與襯底之間耗盡區(qū)較窄，如圖1 (a)所示；此時(shí)器件源漏區(qū)域與襯底之間的電容值為1. 12fF，器件的閾值電壓為1. 24V。而單純在P型襯底上直接進(jìn)行器件的源漏注入，改變源漏結(jié)雜質(zhì)分布，源漏區(qū)域與襯底之間電容雖然會(huì)顯著降低，但由于溝道區(qū)摻雜濃度較淡，器件閾值電壓會(huì)發(fā)生很大改變，如圖1 (b)所示。利用本發(fā)明所述的NMOS開關(guān)器件的制作方法制作的器件，在減小源漏區(qū)域與襯底之間電容的同時(shí)在溝道區(qū)域加入P型雜質(zhì)的注入；使NMOS的閾值電壓得到提高，閾值電壓值為1. 15V，與常規(guī)NMOS器件相比基本保持不變，器件源漏區(qū)域與襯底之間電容值為O. 48fF，電容減小了約60%，如圖1 (c)所示。 以上通過具體實(shí)施方式
對(duì)本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對(duì)本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
權(quán)利要求
1.ー種NMOS開關(guān)器件的制作方法，包括如下步驟 步驟1，在P型襯底的上端利用有源區(qū)光刻打開淺槽區(qū)域，并刻蝕形成場氧區(qū)； 步驟2，向所述場氧區(qū)填入氧化硅，并進(jìn)行化學(xué)機(jī)械拋光； 其特征在于，還包括 步驟3，在所述P型襯底的上端，位于場氧區(qū)之間利用光刻打開溝道摻雜注入?yún)^(qū)域，然后注入P型雜質(zhì)形成溝道摻雜區(qū)； 步驟4，在所述P型襯底的上端面，利用熱氧化形成柵氧化層； 步驟5，在所述柵氧化層的上端面，通過淀積多晶硅的方式形成多晶硅柵極區(qū)域，再進(jìn)行光刻、刻蝕形成多晶娃柵極； 步驟6，在所述多晶硅柵極的兩側(cè)淀積氧化硅層并對(duì)其進(jìn)行干刻，形成側(cè)墻； 步驟7，選擇性的進(jìn)行源漏離子注入，形成N型源漏區(qū)域。
2.如權(quán)利要求1所述的方法，其特征在于步驟3所述的P型雜質(zhì)為硼，注入的劑量范圍為lel2 IeMcnT2，注入能量范圍為5 IOOKeV。
3.如權(quán)利要求1所述的方法，其特征在于步驟5所述的柵氧化層的厚度由器件特性要求決定。
4.如權(quán)利要求1所述的方法，其特征在干步驟7所述源漏離子注入，注入的雜質(zhì)為磷或砷，注入的劑量范圍為5el4 lel6cnT2，注入能量范圍為20 500KeV。
全文摘要
本發(fā)明公開了一種NMOS開關(guān)器件的制作方法，在P型襯底的上端利用有源區(qū)光刻打開淺槽區(qū)域，并刻蝕形成場氧區(qū)；向所述場氧區(qū)填入氧化硅，并進(jìn)行化學(xué)機(jī)械拋光；在所述P型襯底的上端，位于場氧區(qū)之間利用光刻打開溝道摻雜注入?yún)^(qū)域，然后注入P型雜質(zhì)形成溝道摻雜區(qū)；在所述P型襯底的上端面，利用熱氧化形成柵氧化層；在所述柵氧化層的上端面，通過淀積多晶硅的方式形成多晶硅柵極區(qū)域，再進(jìn)行光刻、刻蝕形成多晶硅柵極；在所述多晶硅柵極的兩側(cè)淀積氧化硅層并對(duì)其進(jìn)行干刻，形成側(cè)墻；選擇性的進(jìn)行源漏離子注入，形成N型源漏區(qū)域。本發(fā)明能有效降低源漏結(jié)電容，提高器件的閾值電壓。
文檔編號(hào)H01L21/336GK103035530SQ201210187139
公開日2013年4月10日 申請日期2012年6月8日 優(yōu)先權(quán)日2012年6月8日
發(fā)明者石晶, 錢文生, 劉冬華, 胡君, 段文婷 申請人:上海華虹Nec電子有限公司