芯片扇出封裝結(jié)構(gòu)的封裝方法
【專利摘要】本發(fā)明涉及一種芯片扇出封裝結(jié)構(gòu)的封裝方法包括如下步驟：S1：提供芯片組件，芯片組件包括芯片和包封在芯片上的塑封殼體，芯片具有相對設(shè)置的第一表面和第二表面、以及自第二表面向外暴露的電極焊盤，塑封殼體至少包封住第一表面，電極焊盤未被塑封殼體包封；S3：形成基層油墨走線，基層油墨走線形成有與電極焊盤相連接的電性連接端；及S4：形成第一薄膜介質(zhì)層，覆蓋在基層油墨走線上，第一薄膜介質(zhì)層具有使所述基層油墨走線部分裸露的第一開口部。本發(fā)明通過采用油墨引線實(shí)現(xiàn)芯片封裝，與現(xiàn)有技術(shù)相比，具有工藝簡單、制造成本低、生產(chǎn)周期短和環(huán)保的優(yōu)點(diǎn)，同時(shí)還可解決漏電流問題。
【專利說明】芯片扇出封裝結(jié)構(gòu)的封裝方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體封裝領(lǐng)域，尤其涉及一種芯片扇出封裝結(jié)構(gòu)的封裝方法。
【背景技術(shù)】
[0002]電子產(chǎn)品的小型化、多功能化以及快速的更新?lián)Q代對集成電路封裝提出了輕、薄、短、小、低價(jià)化和靈活化的要求，極大推動(dòng)了先進(jìn)封裝技術(shù)的發(fā)展。因此針對小芯片、窄間距多引腳和可適應(yīng)多種封裝形勢的封裝技術(shù)是當(dāng)前封裝領(lǐng)域的熱點(diǎn)和未來發(fā)展的趨勢。芯片扇出封裝結(jié)構(gòu)就是將小芯片上的窄間距引腳通過重新布線放大再排列，這種封裝結(jié)構(gòu)可以大大縮小芯片尺寸。而由于通過再布線可實(shí)現(xiàn)不同設(shè)計(jì)的芯片共用同一基板和引線框，因此封裝面積增加可以排列更多的引腳。而嵌入式的芯片封裝使得芯片的側(cè)面、正面和背面都受到了保護(hù)。與此同時(shí)，一些無源器件和芯片也可以這種封裝結(jié)構(gòu)緊湊封裝在一起形成一個(gè)大的球柵陣列、柵格陣列等封裝體。從而降低了封裝成本，提高封裝可靠性和實(shí)現(xiàn)封裝形勢靈活化。
[0003]當(dāng)前最典型芯片扇出型封裝結(jié)構(gòu)工藝是，采用涂布光刻顯影方法制備薄膜介質(zhì)層，電鍍、化學(xué)渡或?yàn)R射方式實(shí)現(xiàn)再布線導(dǎo)電線路，用注塑封料將整個(gè)芯片進(jìn)行封裝。
[0004]但是，上述芯片扇出型封裝結(jié)構(gòu)工藝存在如下問題:
1、工藝復(fù)雜，周期長
薄膜介質(zhì)層需要經(jīng)過涂布、光刻和顯影等濕工藝，導(dǎo)電線路需要電鍍、濺射和腐蝕等濕工藝。這些工藝復(fù)雜，流程較多，而且需要相應(yīng)配套治具，因此準(zhǔn)備周期較長。
[0005]2、浪費(fèi)材料，高污染
顯影和蝕刻工藝需要將多余的薄膜介質(zhì)層和導(dǎo)電材料去除，造成大量材料浪費(fèi)；顯影、電鍍或化學(xué)渡、腐蝕工藝中用到了大量化學(xué)試劑，造成環(huán)境污染。
[0006]3、漏電流問題
薄膜介質(zhì)層上金屬較難腐蝕，容易造成金屬殘留而存在漏電流問題。
[0007]有鑒于此，有必要對現(xiàn)有的扇出芯片封裝結(jié)構(gòu)的封裝方法予以改進(jìn)以解決上述問題。

【發(fā)明內(nèi)容】

[0008]本發(fā)明的目的在于提供一種芯片扇出封裝結(jié)構(gòu)的封裝方法，其工藝簡單、制造成本低、生產(chǎn)周期短和環(huán)保、以及可解決漏電現(xiàn)象。
[0009]為實(shí)現(xiàn)前述目的，本發(fā)明采用如下技術(shù)方案:一種芯片扇出封裝結(jié)構(gòu)的封裝方法，包括如下步驟:
S1:提供芯片組件，所述芯片組件包括芯片和包封在芯片上的塑封殼體，所述芯片具有相對設(shè)置的第一表面和第二表面、以及自所述第二表面向外暴露的電極焊盤，所述塑封殼體至少包封住所述第一表面，所述電極焊盤未被所述塑封殼體包封；
S3:形成基層油墨走線，所述基層油墨走線形成有與電極焊盤相連接的電性連接端； 及
S4:形成第一薄膜介質(zhì)層，覆蓋在所述基層油墨走線上，所述第一薄膜介質(zhì)層具有使所述基層油墨走線部分裸露的第一開口部。
[0010]作為本發(fā)明的進(jìn)一步改進(jìn)，在所述S4步驟之后，還包括如下步驟:
55:通過將導(dǎo)電油墨貼附至所述第一薄膜介質(zhì)層上形成位于基層油墨走線上層的油墨走線，該上層的油墨走線通過所述第一開口部和與其相鄰的下層的油墨走線相連接；及
56:在所述位于上層的油墨走線覆蓋上形成另一第一薄膜介質(zhì)層，該另一第一薄膜介質(zhì)層也形成有將S5步驟中形成的油墨走線部分暴露的第一開口部。
[0011]作為本發(fā)明的進(jìn)一步改進(jìn)，所述油墨走線為:金屬或合金油墨、或者導(dǎo)電無機(jī)物或?qū)щ娪袡C(jī)油墨。
[0012]作為本發(fā)明的進(jìn)一步改進(jìn)，在所述SI步驟和S3步驟之間，還包括S2:形成第二薄膜介質(zhì)層，所述第二薄膜介質(zhì)層覆蓋在芯片的第二表面或者覆蓋在芯片第二表面且延伸至塑封殼體，所述第二薄膜介質(zhì)層具有將電極焊盤裸露的第二開口部。
[0013]作為本發(fā)明的進(jìn)一步改進(jìn)，所述油墨走線、第一薄膜介質(zhì)層和第二薄膜介質(zhì)層均通過噴墨或者印刷成型。
[0014]作為本發(fā)明的進(jìn)一步改進(jìn)，所述第一薄膜介質(zhì)層和第二薄膜介質(zhì)層為:聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂。
[0015]作為本發(fā)明的進(jìn)一步改進(jìn)，所述油墨走線厚度在幾微米至幾百微米之間、寬度在幾微米至幾百微米之間。
[0016]作為本發(fā)明的進(jìn)一步改進(jìn)，在所述SI步驟中所提供的芯片組件的封裝方法包括如下步驟:
511:提供一載板；
512:在所述載板上形成可剝離的薄膜；
S13:提供芯片，所述芯片具有相對設(shè)置的第一表面和第二表面、以及設(shè)置在所述第二表面上的電極焊盤，將所述芯片倒裝在所述可剝離的薄膜上，所述第二表面與所述可剝離的薄膜貼靠；
S14:形成塑封殼體，在所述芯片外圍注塑成型塑封殼體以形成所述芯片組件，所述電極焊盤未被所述塑封殼體包封；及
S15:將可剝離的薄膜和載板通過可剝離的薄膜從芯片組件上剝離。
[0017]本發(fā)明通過采用油墨引線實(shí)現(xiàn)芯片封裝，與現(xiàn)有技術(shù)相比，具有工藝簡單、制造成本低、生產(chǎn)周期短和環(huán)保的優(yōu)點(diǎn)，同時(shí)還可解決漏電流問題。
【專利附圖】

【附圖說明】
[0018]圖1為本發(fā)明一實(shí)施例中的芯片扇出封裝結(jié)構(gòu)的剖視圖。
[0019]圖2為圖1中芯片扇出封裝結(jié)構(gòu)中芯片的結(jié)構(gòu)示意圖。
[0020]圖3為圖1中芯片扇出封裝結(jié)構(gòu)的俯視圖。
[0021]圖4為圖1中芯片扇出封裝結(jié)構(gòu)中芯片組件的封裝方法流程圖。
[0022]圖5為圖1中芯片扇出封裝結(jié)構(gòu)的封裝方法的流程圖。
[0023]圖6至圖13為圖3中芯片扇出封裝結(jié)構(gòu)的封裝方法流程圖對應(yīng)的實(shí)施結(jié)構(gòu)圖?！揪唧w實(shí)施方式】
[0024]請參見圖1至3，本發(fā)明一實(shí)施例中的芯片扇出封裝結(jié)構(gòu)包括芯片2、包封在芯片2上的塑封殼體1、設(shè)置在芯片2和塑封殼體I上的第二絕緣介質(zhì)層3、設(shè)置在第二絕緣介質(zhì)層3上的若干油墨走線4、以及設(shè)置在油墨走線4上的第一絕緣介質(zhì)層5。下面對上述各部分以及各部分之間的相互關(guān)系進(jìn)行詳細(xì)的描述。
[0025]芯片2具有相對設(shè)置的第一表面21和第二表面22、連接第一表面21和第二表面22的第三表面23、以及自第二表面22向外暴露的電極焊盤24。該芯片2也可以由芯片和無源器件的組合(未圖示)代替。
[0026]塑封殼體I包封在芯片2的第一表面21和第三表面23上,而未包封在芯片2的第二表面22上。從上述包封結(jié)構(gòu)可看出，由于第二表面22未被包封，所以設(shè)置在第二表面22上的電極焊盤24也未被塑封殼體I包封。當(dāng)然，該塑封殼體I可部分包封在第二表面22上(未圖示)，只要將電極焊盤24裸露出即可。裸露電極焊盤24的目的在于便于電極焊盤24與油墨走線4連接。
[0027]第二薄膜介質(zhì)層3設(shè)置在芯片2的第二表面22上并延伸至與芯片2第二表面22位于同一水平面上的塑封殼體I的頂面(未標(biāo)示)。第二薄膜介質(zhì)層3具有將電極焊盤24裸露的第二開口部31。第二薄膜介質(zhì)層3的厚度在幾微米到幾十微米。在此，第二薄膜介質(zhì)層3由聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂形成。該第二薄膜介質(zhì)層3通過噴墨或者印刷等方法形成在芯片2和塑封殼體I上。除將第二薄膜介質(zhì)層3設(shè)置在芯片2和塑封殼體I上外，第二薄膜介質(zhì)層3也可以只設(shè)置在芯片2上(未圖示)。
[0028]油墨走線4由導(dǎo)電油墨形成在上述第二薄膜介質(zhì)層3上。油墨走線4的厚度為幾微米到幾十微米，寬度為幾微米至幾百微米。油墨走線4具有與電極焊盤24相連接的電性連接端41。在此，該油墨走線4由金屬或合金油墨、或者導(dǎo)電無機(jī)物或?qū)щ娪袡C(jī)物油墨形成。油墨走線4通過噴墨或印刷等方法成型在與其相鄰的下層的第二薄膜介質(zhì)層3上。除本實(shí)施例外，也可以不設(shè)置第二薄膜介質(zhì)層3，而是將油墨走線4直接設(shè)置在芯片2和塑封殼體I上(未圖不)。
[0029]第一薄膜介質(zhì)層5覆蓋在上述油墨走線4上，且具有使油墨走線4部分裸露的第一開口部51。第一薄膜介質(zhì)層5的厚度在幾微米到幾十微米之間。與第二薄膜介質(zhì)層3相同，第一薄膜介質(zhì)層5由聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂形成。第一薄膜介質(zhì)層5通過噴墨或者印刷等方法形成在油墨走線4上。
[0030]本實(shí)施例所提供的是單層油墨走線，S卩:在芯片2上形成一層油墨走線4和與該層油墨走線4相對應(yīng)的第一薄膜介質(zhì)層5的結(jié)構(gòu)。除此結(jié)構(gòu)外，也可以采用多層設(shè)置，即形成多層油墨走線以及與每層油墨走線對應(yīng)設(shè)置的第一薄膜介質(zhì)層，每層油墨走線和覆蓋在每層油墨走線上的第一薄膜介質(zhì)層的成型方法均相同。在此，為了便于表述，將直接連接至電極焊盤24的油墨走線4作為基層油墨走線(即圖1中所不的油墨走線)。而每層上的油墨走線均具有同基層油墨走線相同的電性連接端，位于每層油墨走線上的第一薄膜介質(zhì)層也具有與同位于基層油墨走線上的第一薄膜介質(zhì)層相同的將位于其相鄰的下層油墨走線部分暴露的第一開口部。
[0031]上述多層設(shè)置的具體結(jié)構(gòu)為:基層油墨走線通過噴墨或者印刷等方式成型在第二薄膜介質(zhì)層上，其余層油墨走線通過噴墨或者印刷等方式成型在于其相鄰的下層的油墨走線上，基層油墨走線直接連接至基板的電極焊盤，其余層油墨走線的電性連接端通過與其相鄰的下層的第一薄膜介質(zhì)層的第一開口部與下層的油墨走線相連接(未圖示)。在此需要說明的是:由于基層油墨走線與電極焊盤相連接，而每層的油墨走線(包括基層油墨走線)又相連接，所以每層的油墨走線均與電極焊盤電性連接。除此之外，由于上述已提到可以不設(shè)置第一薄膜介質(zhì)層，所以在此情況下的多層設(shè)置中的基層油墨走線通過噴墨或者印刷等方式直接成型在芯片和塑封殼體上的。
[0032]以下請結(jié)合見圖4至圖13所示的工藝流程圖和具體成型步驟的結(jié)構(gòu)圖對上述實(shí)施例中的芯片扇出封裝結(jié)構(gòu)的封裝方法做詳細(xì)描述。請同時(shí)結(jié)合圖2。
[0033]請結(jié)合圖6，提供一載板101 (Sll步驟)。該載板101可為金屬、玻璃、硅晶元、環(huán)氧樹脂基板中的任意一種。
[0034]請結(jié)合圖7，在載板101上形成可剝離的薄膜102 (S12步驟)。
[0035]請結(jié)合圖8，提供芯片2，芯片2具有相對設(shè)置的第一表面21和第二表面22、連接第一表面21和第二表面22的第三表面23、以及設(shè)置在第二表面22上的電極焊盤24，將芯片2倒裝在可剝離的薄膜102上，第二表面22與可剝離的薄膜102貼靠(S13步驟)。該芯片2也可以由芯片和無源器件的組合代替。
[0036]請結(jié)合圖9，形成塑封殼體1，在芯片2外圍注塑成型塑封殼體I以形成芯片組件103，所述電極焊盤24未被塑封殼體I包封(S14步驟)。塑封殼體I為環(huán)氧樹脂。
[0037]請結(jié)合圖10，將可剝離的薄膜102和載板101通過可剝離的薄膜102從芯片組件103上剝離(S15步驟)。在芯片組件103上剝離上述可剝離的薄膜102和載板101的方式采用紫外線照射或者高溫加熱的方式。
[0038]提供芯片組件103 (SI步驟)，該芯片組件103為通過上述Sll步驟至S15步驟所制備的芯片組件103。而從上述制備芯片組件103的封裝方法中可知:該芯片組件103包括芯片2和包封在芯片2上的塑封殼體I,芯片2具有相對設(shè)置的第一表面21和第二表面22、連接第一表面21和第二表面22的第三表面23、以及設(shè)置在第二表面22上的電極焊盤24,塑封殼體I包封住該芯片2的第一表面21和第三表面23,而電極焊盤24則未被該塑封殼體I包封。
[0039]請結(jié)合圖11，形成第二薄膜介質(zhì)層3(S2步驟)，其覆蓋在芯片2的第二表面22上且延伸至與第二表面22位于同一水平面的塑封殼體I的頂面。第二薄膜介質(zhì)層3具有將電極焊盤24裸露的第二開口部31。該第二薄膜介質(zhì)層3厚度在幾微米到幾十微米之間。先通過噴墨或者印刷等方法形成，然后通過烘烤(溫度:100-400攝氏度)或者紫外光照射等技術(shù)對已形成的第一薄膜介質(zhì)層3做加速成型處理。第二薄膜介質(zhì)層3可為聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂。在此步驟中，該第二薄膜介質(zhì)層3也可以僅形成在芯片2上。
[0040]請結(jié)合圖12，形成油墨走線4(S3步驟)。通過將導(dǎo)電油墨貼附至第一薄膜介質(zhì)層3上以形成油墨走線4,該油墨走線4形成有與電極焊盤24相連接的電性連接端41。油墨走線4的厚度在幾微米至幾百微米之間、寬度在幾微米至幾百微米之間。所述油墨走線通過在第一薄膜介質(zhì)層3的相應(yīng)區(qū)域上用噴墨或者印刷等方法形成，然后再通過烘烤(溫度:50-500攝氏度)或者紫外光照射等方法對已形成的油墨走線4做加速成型處理。油墨走線4為金屬或合金油墨、或者導(dǎo)電無機(jī)物或?qū)щ娪袡C(jī)物油墨。本步驟中，由于該油墨走線4的電性連接端41與電極焊盤24連接，故該油墨走線4可作為基層油墨走線。此外，作為本發(fā)明的另一實(shí)施例，也可以省略S2步驟，如此一來，本步驟(S3步驟)即為通過導(dǎo)電油墨在芯片組件103上直接形成該油墨走線4。
[0041]請結(jié)合圖13，形成第一薄膜介質(zhì)層5 (S4步驟)。覆蓋在上述基層油墨走線上，第一薄膜介質(zhì)層5具有使上述基層油墨走線部分裸露的第一開口部51。第一薄膜介質(zhì)5層通過噴墨或印刷等方法形成，然后通過烘烤(溫度:100-400攝氏度)或者紫外光照射等方法對已形成的第一薄膜介質(zhì)層5做加速成型處理。第一薄膜介質(zhì)層5可為聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂。
[0042]通過上述Sll步驟至S4所制備的芯片扇出封裝結(jié)構(gòu)只具有一層油墨走線，但除此之外，其也可以為多層設(shè)置。如果需要形成多層，重復(fù)如下S5步驟和S6步驟即可實(shí)現(xiàn)。在此需要說明的是:每層的油墨走線和每層油墨走線上的第一絕緣介質(zhì)層所使用的成型方法和材料與基層油墨走線和形成在基層油墨走線上的第一薄膜介質(zhì)層相同，同時(shí)，每層上的油墨走線均具有同基層油墨走線相同的電性連接端，位于每層油墨走線上的第一薄膜介質(zhì)層也具有與同位于基層油墨走線上的第一薄膜介質(zhì)層相同的將位于其相鄰的下層油墨走線部分暴露的第一開口部。下面為S5步驟和S6步驟的【具體實(shí)施方式】。
[0043]S5:通過將導(dǎo)電油墨貼附至所述第一薄膜介質(zhì)層上形成位于基層油墨走線上層的油墨走線，該上層的油墨走線通過第一開口部和與其相鄰的下層的油墨走線相連接。
[0044]S6:在位于上層的油墨走線覆蓋上形成另一第一薄膜介質(zhì)層，該另一第一薄膜介質(zhì)層也形成有將S5步驟中形成油墨走線部分裸露的第一開口部。
[0045]本實(shí)施例中芯片扇出封裝結(jié)構(gòu)通過采用油墨引線4實(shí)現(xiàn)芯片封裝，避開了光刻、電鍍和腐蝕等諸多高成本工藝過程，降低了工藝難度和制造成本，減短了生產(chǎn)周期，減少了對環(huán)境的污染，同時(shí)解決了漏電流問題。
[0046]盡管為示例目的，已經(jīng)公開了本發(fā)明的優(yōu)選實(shí)施方式，但是本領(lǐng)域的普通技術(shù)人員將意識到，在不脫離由所附的權(quán)利要求書公開的本發(fā)明的范圍和精神的情況下，各種改進(jìn)、增加以及取代是可能的。
【權(quán)利要求】
1.一種芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:所述封裝方法包括如下步驟: S1:提供芯片組件，所述芯片組件包括芯片和包封在芯片上的塑封殼體，所述芯片具有相對設(shè)置的第一表面和第二表面、以及自所述第二表面向外暴露的電極焊盤，所述塑封殼體至少包封住所述第一表面，所述電極焊盤未被所述塑封殼體包封； S3:形成基層油墨走線，所述基層油墨走線形成有與電極焊盤相連接的電性連接端；及 S4:形成第一薄膜介質(zhì)層，覆蓋在所述基層油墨走線上，所述第一薄膜介質(zhì)層具有使所述基層油墨走線部分裸露的第一開口部。
2.根據(jù)權(quán)利要求1所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:在所述S4步驟之后，還包括如下步驟: 55:通過將導(dǎo)電油墨貼附至所述第一薄膜介質(zhì)層上形成位于基層油墨走線上層的油墨走線，該上層的油墨走線通過所述第一開口部和與其相鄰的下層的油墨走線相連接；及 56:在所述位于上層的油墨走線覆蓋上形成另一第一薄膜介質(zhì)層，該另一第一薄膜介質(zhì)層也形成有將S5步驟中形成的油墨走線部分暴露的第一開口部。
3.根據(jù)權(quán)利要求1或2所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:所述油墨走線為:金屬或合金油墨、或者導(dǎo)電無機(jī)物或?qū)щ娪袡C(jī)油墨。
4.根據(jù)權(quán)利要求1或2所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:在所述SI步驟和S3步驟之間，還包括S2:形成第二薄膜介質(zhì)層，所述第二薄膜介質(zhì)層覆蓋在芯片的第二表面或者覆蓋在芯片第二表面且延伸至塑封殼體，所述第二薄膜介質(zhì)層具有將電極焊盤裸露的第二開口部。
5.根據(jù)權(quán)利要求4所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:所述油墨走線、第一薄膜介質(zhì)層和第二薄膜介質(zhì)層均通過噴墨或者印刷成型。
6.根據(jù)權(quán)利要求4所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:所述第一薄膜介質(zhì)層和第二薄膜介質(zhì)層為:聚酰亞胺或苯丙環(huán)丁烯或環(huán)氧樹脂。
7.根據(jù)權(quán)利要求1或2所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:所述油墨走線厚度在幾微米至幾百微米之間、寬度在幾微米至幾百微米之間。
8.根據(jù)權(quán)利要求1所述的芯片扇出封裝結(jié)構(gòu)的封裝方法，其特征在于:在所述SI步驟中所提供的芯片組件的封裝方法包括如下步驟: 511:提供一載板； 512:在所述載板上形成可剝離的薄膜； 513:提供芯片，所述芯片具有相對設(shè)置的第一表面和第二表面、以及設(shè)置在所述第二表面上的電極焊盤，將所述芯片倒裝在所述可剝離的薄膜上，所述第二表面與所述可剝離的薄膜貼靠； S14:形成塑封殼體，在所述芯片外圍注塑成型塑封殼體以形成所述芯片組件，所述電極焊盤未被所述塑封殼體包封；及 S15:將可剝離的薄膜和載板通過可剝離的薄膜從芯片組件上剝離。
【文檔編號】H01L21/48GK103489790SQ201210195439
【公開日】2014年1月1日 申請日期:2012年6月14日 優(yōu)先權(quán)日:2012年6月14日
【發(fā)明者】曹凱, 王利明 申請人:智瑞達(dá)科技（蘇州）有限公司