保護元件以及具有此保護元件的靜電放電保護裝置制造方法
【專利摘要】本發(fā)明是有關(guān)于一種保護元件以及具有此保護元件的靜電放電保護裝置。該靜電放電保護裝置，包括保護元件與元件控制器，且保護元件包括配置于N型深井區(qū)內(nèi)的第一與第二P型井區(qū)、形成于N型深井區(qū)與第一P型井區(qū)內(nèi)的第一N型晶體管，以及形成于N型深井區(qū)與第二P型井區(qū)內(nèi)的第二N型晶體管。當(dāng)靜電脈沖出現(xiàn)在第一焊墊或第二焊墊時，元件控制器導(dǎo)通第一與第二N型晶體管其中之一，以釋放靜電脈沖。當(dāng)?shù)谝慌c第二操作信號被供應(yīng)至第一與第二焊墊時，元件控制器依據(jù)第一與第二操作信號關(guān)閉第一與第二N型晶體管，以致使保護元件無法形成電流路徑。
【專利說明】保護元件以及具有此保護元件的靜電放電保護裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種保護元件以及具有此保護元件的靜電放電保護裝置，特別是涉及一種設(shè)有N型晶體管的靜電放電保護元件以及具有此保護元件的靜電放電保護裝置。
【背景技術(shù)】
[0002]為了避免靜電放電(electrostatic discharge, ESD)所造成的損害，現(xiàn)有的集成電路往往都會加入靜電放電保護裝置的設(shè)計。此外，娃控整流器(silicon controlledrectifier, SCR)是一種常見的保護元件，并廣泛地應(yīng)用在各類型的靜電放電保護裝置中。
[0003]雙向硅控整流器(dual direction SCR)是一種可雙向觸發(fā)的硅控整流器。因此，對于某些特定集成電路而言，由于其必須針對正輸入信號與負(fù)輸入信號進行處理，因此利用雙向硅控整流器來作為靜電放電裝置在設(shè)計上的基礎(chǔ)元件，將可有助于符合系統(tǒng)的需求。
[0004]然而，如同大多數(shù)的硅控整流器一樣，雙向硅控整流器在操作上，其導(dǎo)通速度往往不夠快，進而影響了靜電放電保護裝置的防護能力。因此，各家廠商無不致力于改善上述問題，以藉此提高靜電放電保護裝置的防護能力。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于，提供一種新型結(jié)構(gòu)的保護元件，所要解決的技術(shù)問題是使其可依據(jù)控制端的電壓準(zhǔn)位來控制其內(nèi)部N型晶體管的導(dǎo)通狀態(tài)，進而有助于導(dǎo)通速度的提升，非常適于實用。
[0006]本發(fā)明的另一目的在于，提供一種新型結(jié)構(gòu)的靜電放電保護裝置，所要解決的技術(shù)問題是使其可通過元件控制器來控制保護元件中N型晶體管的導(dǎo)通狀態(tài)，進而有助于提升靜電放電保護裝置的防護能力，從而更加適于實用。
[0007]本發(fā)明的目的及解決其技術(shù)問題是采用以下的技術(shù)方案來實現(xiàn)的。依據(jù)本發(fā)明提出的一種保護元件，包括P型基底、第一 N型晶體管與第二 N型晶體管。其中，P型基底包括N型深井區(qū)、第一 P型井區(qū)與第二 P型井區(qū)，且第一與第二 P型井區(qū)配置于N型深井區(qū)內(nèi)。第一N型晶體管形成于N型深井區(qū)與第一P型井區(qū)內(nèi)。第二N型晶體管形成于N型深井區(qū)與第二 P型井區(qū)內(nèi)。
[0008]本發(fā)明的目的以及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進一步實現(xiàn)。
[0009]前述的保護元件，具有第一連接端、第二連接端以及第一至第三控制端。其中，第一與第二 N型晶體管的第一漏/源極電性連接第一控制端，第一與第二 N型晶體管的第二漏/源極分別電性連接第一與第二連接端，且第一與第二 N型晶體管的柵極分別電性連接第二與第三控制端。
[0010]前述的保護元件，還包括:一第一P型摻雜區(qū)，配置于該第一P型井區(qū)內(nèi)，并電性連
接該第一連接端。
[0011]前述的保護元件，還包括:一第二P型摻雜區(qū)，配置于該第二P型井區(qū)內(nèi)，并電性連接該第二連接端。
[0012]前述的保護元件，其中該第一 N型晶體管包括:一第一柵極結(jié)構(gòu)，配置于該第一 P型井區(qū)上，且該第一 N型晶體管的柵極是由該第一柵極結(jié)構(gòu)所形成；一第一 N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第一 P型井區(qū)，且該第一 N型晶體管的第一漏/源極是由該第一 N型摻雜區(qū)所形成；以及一第二 N型摻雜區(qū)，配置于該第一 P型井區(qū)內(nèi)，且該第一 N型晶體管的第二漏/源極是由該第二 N型摻雜區(qū)所形成。
[0013]前述的保護元件，其中該第一 N型晶體管還包括:一第一 N型淺摻雜區(qū)，設(shè)置于該第一柵極結(jié)構(gòu)下方的該第一 P型井區(qū)內(nèi)，并環(huán)繞該第一 N型摻雜區(qū)。
[0014]前述的保護元件，其中該第二 N型晶體管包括:一第二柵極結(jié)構(gòu)，配置于該第二 P型井區(qū)上，且該第二 N型晶體管的柵極是由該第二柵極結(jié)構(gòu)所形成；一第三N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第二P型井區(qū)，且該第二N型晶體管的第一漏/源極是該第三N型摻雜區(qū)所形成；以及一第四N型摻雜區(qū)，配置于該第二 P型井區(qū)內(nèi)，且該第二 N型晶體管的第二漏/源極是由該第四N型摻雜區(qū)所形成。
[0015]前述的保護元件，其中該第二 N型晶體管還包括:一第二 N型淺摻雜區(qū)，設(shè)置于該第二柵極結(jié)構(gòu)下方的該第二 P型井區(qū)內(nèi)，并環(huán)繞該第三N型摻雜區(qū)。
[0016]本發(fā)明的目的及解決其技術(shù)問題還采用以下技術(shù)方案來實現(xiàn)。依據(jù)本發(fā)明提出的一種靜電放電保護裝置，電性連接第一焊墊與第二焊墊，并包括上述的保護元件與元件控制器。其中，保護元件通過第一與第二連接端分別電性連接第一與第二焊墊。元件控制器電性連接第一至第三控制端。此外，當(dāng)靜電脈沖出現(xiàn)在第一焊墊或第二焊墊時，元件控制器導(dǎo)通第一與第二N型晶體管其中之一，以通過保護元件中的電流路徑來釋放靜電脈沖。當(dāng)?shù)谝慌c第二操作信號被供應(yīng)至第一與第二焊墊時，元件控制器依據(jù)第一與第二操作信號關(guān)閉第一與第二 N型晶體管，以致使保護元件無法形成電流路徑。
[0017]本發(fā)明的目的以及解決其技術(shù)問題還可以采用以下的技術(shù)措施來進一步實現(xiàn)。
[0018]前述的靜電放電保護裝置，其中當(dāng)靜電脈沖出現(xiàn)在第一焊墊時，上述之元件控制器將靜電脈沖導(dǎo)引至第一控制端，且元件控制器導(dǎo)通第二 N型晶體管，并關(guān)閉第一 N型晶體管。
[0019]前述的靜電放電保護裝置，其中該元件控制器還將靜電脈沖導(dǎo)引至第三控制端，并將第二控制端的電壓準(zhǔn)位下拉至接地電壓。
[0020]前述的靜電放電保護裝置，其中該元件控制器包括第一選擇電路以及第一控制電路。其中，第一選擇電路電性連接第一焊墊、第二焊墊與第一控制端。此外，第一選擇電路會從來自第一與第二焊墊的信號中選出一高準(zhǔn)位信號，并輸出高準(zhǔn)位信號至第一控制端。第一控制電路電性連接第一焊墊、第二焊墊、第二控制端與第三控制端。此外，第一控制電路依據(jù)來自第一與第二焊墊之信號的頻率，來調(diào)整第二控制端與第三控制端的電壓準(zhǔn)位。
[0021]前述的靜電放電保護裝置，其中該元件控制器還將靜電脈沖導(dǎo)引至第二控制端與第三控制端。
[0022]前述的靜電放電保護裝置，其中該第一選擇電路包括:一第一 P型晶體管，其柵極電性連接該第一焊墊；一第二 P型晶體管，其柵極電性連接該第一焊墊，且該第一 P型晶體管與該第二P型晶體管串接在該第二焊墊與該第一控制端之間；一第三P型晶體管，其柵極電性連接該第二焊墊；以及一第四P型晶體管，其柵極電性連接該第二焊墊，且該第三P型晶體管與該第四P型晶體管串接在該第一焊墊與該第一控制端之間。
[0023]前述的靜電放電保護裝置，其中該第一控制電路包括:一第一電容，其第一端電性連接該第一焊墊，該第一電容的第二端電性連接該第三控制端；一第一電阻，其第一端電性連接該第一電容的第二端，該第一電阻的第二端電性連接該第二焊墊；一第二電容，其第一端電性連接該第二焊墊，該第二電容的第二端電性連接該第二控制端；以及一第二電阻，其第一端電性連接該第二電容的第二端，該第二電阻的第二端電性連接該第一焊墊。
[0024]前述的靜電放電保護裝置，其中該第一控制電路包括:一第三電容，其第一端電性連接該第一焊墊，該第三電容的第二端電性連接該第三控制端；一第三N型晶體管，其第一漏/源極電性連接該第三電容的第二端，該第三N型晶體管的柵極電性連接該第一選擇電路，該第三N型晶體管的第二漏/源極電性連接該第二焊墊；一第四電容，其第一端電性連接該第二焊墊，該第四電容的第二端電性連接該第二控制端；以及一第四N型晶體管，其第一漏/源極電性連接該第四電容的第二端，該第四N型晶體管的柵極電性連接該第一選擇電路，該第四N型晶體管的第二漏/源極電性連接該第一焊墊。
[0025]前述的靜電放電保護裝置，其中該元件控制器包括:一第二選擇電路，電性連接該第一焊墊、該第二焊墊與該第一控制端，其中該第二選擇電路會從來自該第一與該第二焊墊的信號中選出一高準(zhǔn)位信號，并輸出該高準(zhǔn)位信號至該第一控制端；一第三選擇電路，電性連接該第一焊墊與該第二焊墊，其中該第三選擇電路會從來自該第一與該第二焊墊的信號中選出一低準(zhǔn)位信號，并輸出該低準(zhǔn)位信號；以及一第二控制電路，電性連接該第二選擇電路、該第三選擇電路、該第二控制端與該第三控制端，其中當(dāng)該靜電脈沖出現(xiàn)在該第一焊墊時，該第二控制電路將由該靜電脈沖所形成的該高準(zhǔn)位信號輸出至該第二與該第三控制端，當(dāng)該第一與該第二操作信號被供應(yīng)至該第一與該第二焊墊時，該第二控制電路接收一電源電壓，并將該低準(zhǔn)位信號輸出至該第二與該第三控制端。
[0026]前述的靜電放電保護裝置，其中該第二選擇電路包括:一第五P型晶體管，其柵極電性連接該第一焊墊；一第六P型晶體管，其柵極電性連接該第一焊墊，且該第五P型晶體管與該第六P型晶體管串接在該第二焊墊與該第一控制端之間；一第七P型晶體管，其柵極電性連接該第二焊墊；以及一第八P型晶體管，其柵極電性連接該第二焊墊，且該第七P型晶體管與該第八P型晶體管串接在該第一焊墊與該第一控制端之間。
[0027]前述的靜電放電保護裝置，其中該第三選擇電路包括:一第五N型晶體管，其第一漏/源極電性連接該第二焊墊，該第五N型晶體管的柵極電性連接該第一焊墊；一第六N型晶體管，其第一漏/源極電性連接該第五N型晶體管的第二漏/源極，該第六N型晶體管的柵極電性連接該第一焊墊，該第六N型晶體管的第二漏/源極電性連接該第二控制電路；一第七N型晶體管，其第一漏/源極電性連接該第一焊墊，該第七N型晶體管的柵極電性連接該第二焊墊；以及一第八N型晶體管，其第一漏/源極電性連接該第七N型晶體管的第二漏/源極，該第八N型晶體管的柵極電性連接該第二焊墊，該第八N型晶體管的第二漏/源極電性連接該第二控制電路。
[0028]前述的靜電放電保護裝置，其中該第二控制電路包括:一第九P型晶體管，其第一漏/源極電性連接該第二與該第三控制端，該第九P型晶體管的第二漏/源極電性連接該第二選擇電路；一第九N型晶體管，其第一漏/源極電性連接該第九P型晶體管的第一漏/源極，該第九N型晶體管的柵極電性連接該第二選擇電路；一第十N型晶體管，其第一漏/源極電性連接該第九N型晶體管的第二漏/源極，該第十N型晶體管的柵極接收該電源電壓，該第十N型晶體管的第二漏/源極電性連接該第三選擇電路；一第十P型晶體管，其第一漏/源極電性連接該第九P型晶體管的柵極，該第十P型晶體管的柵極電性連接該第九P型晶體管的第一漏/源極，該第十P型晶體管的第二漏/源極電性連接該第二選擇電路；一第十一 N型晶體管，其第一漏/源極電性連接該第十P型晶體管的第一漏/源極，該第十一 N型晶體管的柵極電性連接該第二選擇電路；以及一第十二 N型晶體管，其第一漏/源極電性連接該第十一 N型晶體管的第二漏/源極，該第十二 N型晶體管的柵極電性連接該第十P型晶體管的柵極，該第十二 N型晶體管的第二漏/源極電性連接該第三選擇電路。
[0029]本發(fā)明與現(xiàn)有技術(shù)相比具有明顯的優(yōu)點和有益效果。借由上述技術(shù)方案，本發(fā)明保護元件以及具有此保護元件的靜電放電保護裝置至少具有下列優(yōu)點及有益效果:本發(fā)明的保護元件可依據(jù)控制端的電壓準(zhǔn)位來控制其內(nèi)部N型晶體管的導(dǎo)通狀態(tài)，進而有助于提升其本身的導(dǎo)通速度。此外，本發(fā)明的靜電放電保護裝置可通過元件控制器來控制保護元件中N型晶體管的導(dǎo)通狀態(tài)，進而加快保護元件的導(dǎo)通速度或是抑制保護元件的電流路徑的形成。如此一來，將有助于提升靜電放電保護裝置的防護能力。
[0030]綜上所述，本發(fā)明是有關(guān)于一種保護元件以及具有此保護元件的靜電放電保護裝置。該靜電放電保護裝置，包括保護元件與元件控制器，且保護元件包括配置于N型深井區(qū)內(nèi)的第一與第二 P型井區(qū)、形成于N型深井區(qū)與第一 P型井區(qū)內(nèi)的第一 N型晶體管，以及形成于N型深井區(qū)與第二P型井區(qū)內(nèi)的第二N型晶體管。當(dāng)靜電脈沖出現(xiàn)在第一焊墊或第二焊墊時，元件控制器導(dǎo)通第一與第二N型晶體管其中之一，以釋放靜電脈沖。當(dāng)?shù)谝慌c第二操作信號被供應(yīng)至第一與第二焊墊時，元件控制器依據(jù)第一與第二操作信號關(guān)閉第一與第二N型晶體管，以致使保護元件無法形成電流路徑。本發(fā)明在技術(shù)上有顯著的進步，并具有明顯的積極效果，誠為一新穎、進步、實用的新設(shè)計。
[0031]上述說明僅是本發(fā)明技術(shù)方案的概述，為了能夠更清楚了解本發(fā)明的技術(shù)手段，而可依照說明書的內(nèi)容予以實施，并且為了讓本發(fā)明的上述和其他目的、特征和優(yōu)點能夠更明顯易懂，以下特舉較佳實施例，并配合附圖，詳細(xì)說明如下。`【專利附圖】

【附圖說明】
[0032]圖1是依據(jù)本發(fā)明的一實施例的靜電放電保護裝置的示意圖。
[0033]圖2是用以說明圖1的保護元件在靜電放電事件下的一狀態(tài)的示意圖。
[0034]圖3是用以說明圖1的保護元件在集成電路正常運作時的一狀態(tài)的示意圖。
[0035]圖4是用以說明圖1的保護元件在集成電路正常運作時的另一狀態(tài)的示意圖。
[0036]圖5是依據(jù)本發(fā)明的另一實施例的靜電放電保護裝置的示意圖。
[0037]圖6是依據(jù)本發(fā)明的再一實施例的靜電放電保護裝置的示意圖。
[0038]圖7是用以說明圖6的保護元件在靜電放電事件下的一狀態(tài)的示意圖。
[0039]圖8是用以說明圖6的保護元件在集成電路正常運作時的一狀態(tài)的示意圖。
[0040]圖9是用以說明圖6的保護元件在集成電路正常運作時的另一狀態(tài)的示意圖。
[0041]101:第一焊墊102:第二焊墊
[0042]110:保護元件120、120’:元件控制器
[0043]130:P型基底140:N型深井區(qū)[0044]151、152:P型井區(qū)MNl~MN12:N型晶體管
[0045]161、162:柵極結(jié)構(gòu)171~174:N型摻雜區(qū)
[0046]181、182:N型淺摻雜區(qū)191、192:P型摻雜區(qū)
[0047]121、610、620:選擇電路122、122’、630:控制電路
[0048]MPl~MPlO:P型晶體管Cl~C4:電容
[0049]R1、R2:電阻VESD:靜電脈沖
[0050]GND:接地電壓VH:正輸入信號
[0051]VL:負(fù)輸入信號
【具體實施方式】
[0052]為更進一步闡述本發(fā)明為達成預(yù)定發(fā)明目的所采取的技術(shù)手段及功效，以下結(jié)合附圖及較佳實施例，對依據(jù)本發(fā)明提出的保護元件以及具有此保護元件的靜電放電保護裝置其【具體實施方式】、結(jié)構(gòu)、特征及其功效，詳細(xì)說明如后。
[0053]有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點及功效，在以下配合參考圖式的較佳實施例的詳細(xì)說明中將可清楚的呈現(xiàn)。為了方便說明，在以下的實施例中，相同的元件以相同的編號表不。
[0054]圖1是依據(jù)本發(fā)明的一實施例的靜電放電保護裝置的示意圖。請參閱圖1所示，靜電放電保護裝置適于電性連接至第一焊墊101與第二焊墊102，且靜電放電保護裝包括保護元件110與元件控制器120。
[0055]就保護元件110來看，保護元件110包括P型基底130、N型深井區(qū)140、P型井區(qū)151與152、以及N型晶體管麗I與麗2。其中，N型深井區(qū)140配置于P型基底130內(nèi)，且P型井區(qū)151與152配置于N型深井區(qū)140內(nèi)。此外，N型晶體管麗I形成于N型深井區(qū)140與P型井區(qū)151內(nèi)，且N型晶體管麗2形成于N型深井區(qū)140與P型井區(qū)152內(nèi)。
[0056]更進一步來看，N型晶體管麗I包括柵極結(jié)構(gòu)161以及N型摻雜區(qū)171與172。其中，柵極結(jié)構(gòu)161配置于P型井區(qū)151上，并用以形成N型晶體管MNl的柵極。在一較佳實施例中，柵極結(jié)構(gòu)161可例如是由一柵極介電層與一柵極導(dǎo)電層所構(gòu)成。此外，柵極結(jié)構(gòu).161是鄰近于P型井區(qū)151的一側(cè)壁，且N型摻雜區(qū)171與172分別位于柵極結(jié)構(gòu)161的兩偵U。因此，在配置上，N型摻雜區(qū)171配置于N型深井區(qū)140內(nèi)，并鄰接P型井區(qū)151。N型摻雜區(qū)172則配置于P型井區(qū)151內(nèi)。藉此，N型晶體管MNl的第一漏/源極與第二漏/源極將分別由N型摻雜區(qū)171與172所形成。
[0057]相似地，N型晶體管麗2包括柵極結(jié)構(gòu)162以及N型摻雜區(qū)173與174。其中，柵極結(jié)構(gòu)162配置于P型井區(qū)152上，并用以形成N型晶體管麗2的柵極。在一較佳實施例中，柵極結(jié)構(gòu)162可例如是由一柵極介電層與一柵極導(dǎo)電層所構(gòu)成。此外，柵極結(jié)構(gòu)162是鄰近于P型井區(qū)152的一側(cè)壁，且N型摻雜區(qū)173與174分別位在柵極結(jié)構(gòu)162的兩側(cè)。因此，在配置上，N型摻雜區(qū)173配置于N型深井區(qū)140內(nèi)，并鄰接P型井區(qū)152。N型摻雜區(qū)174則配置于P型井區(qū)152內(nèi)。藉此，N型晶體管MN2的第一漏/源極與第二漏/源極將分別由N型摻雜區(qū)173與174所形成。
[0058]此外，在一較佳實施例中，N型晶體管麗I還包括N型淺摻雜區(qū)181，且N型晶體管MN2還包括N型淺摻雜區(qū)182。其中，N型淺摻雜區(qū)181設(shè)置于柵極結(jié)構(gòu)161下方的P型井區(qū)151內(nèi)，并環(huán)繞N型摻雜區(qū)171的周圍。再者，N型淺摻雜區(qū)182設(shè)置于柵極結(jié)構(gòu)162下方的P型井區(qū)152內(nèi)，并環(huán)繞N型摻雜區(qū)173的周圍。藉此，保護元件110將可利用N型淺摻雜區(qū)181與182來提升其耐電壓的能力，以應(yīng)用在高壓集成電路中。另一方面，保護元件110還包括P型摻雜區(qū)191與192，且P型摻雜區(qū)191與192分別配置在P型井區(qū)151與152 內(nèi)。
[0059]請繼續(xù)參閱圖1所示，保護元件110具有一對稱結(jié)構(gòu)。此外，因應(yīng)此對稱結(jié)構(gòu)，保護元件110具有第一連接端TM1、第二連接端TM2、以及第一至第三控制端CTl?CT3。其中，第一控制端CTl電性連接N型晶體管麗I與麗2的第一漏/源極。第一連接端TMl電性連接N型晶體管麗I的第二漏/源極以及P型摻雜區(qū)191。第二連接端TM2電性連接N型晶體管MN2的第二漏/源極以及P型摻雜區(qū)192。第二控制端CT2電性連接N型晶體管麗I的柵極。第三控制端CT3電性連接N型晶體管麗2的柵極。
[0060]更進一來看，保護元件110中的P型井區(qū)151、N型深井區(qū)140、P型井區(qū)152以及N型摻雜區(qū)174將構(gòu)成一 PNPN結(jié)構(gòu)，且保護元件110中的P型井區(qū)152、N型深井區(qū)140、P型井區(qū)151以及N型摻雜區(qū)172將構(gòu)成另一 PNPN結(jié)構(gòu)。換言之，保護元件110相當(dāng)于一雙向硅控整流器，且第一連接端TMl與第二連接端TM2相當(dāng)于雙向硅控整流器的兩輸入端。此外，在保護元件110的操作上，可通過第一至第三控制端CTl?CT3，來控制保護元件110中N型晶體管MNl與MN2的導(dǎo)通狀態(tài)，進而加速保護元件110的導(dǎo)通速度或是抑制保護元件110的電流路徑的形成。
[0061]因此，在實際應(yīng)用上，保護元件110可例如是應(yīng)用在如圖1所示的靜電放電保護裝置中，但其并非用以限定本發(fā)明。為了致使本領(lǐng)域具有通常知識的技術(shù)人員能更了解圖1的實施例，以下將針對保護元件110與元件控制器120的操作機制做進一步地說明。請繼續(xù)參閱圖1所示，元件控制器120包括選擇電路121與控制電路122。此外，選擇電路121包括P型晶體管MPl?MP4，且控制電路122包括電容Cl與C2以及電阻Rl與R2。
[0062]就選擇電路121的電路架構(gòu)來看，P型晶體管MPl與MP2相互串接在第二焊墊102與第一控制端CTl之間。亦即，P型晶體管MPl的第二漏/源極電性連接第二焊墊102，P型晶體管MP2的第二漏/源極電性連接P型晶體管MPl的第一漏/源極，且P型晶體管MP2的第一漏/源極電性連接第一控制端CT1。此外，P型晶體管MPl與MP2的柵極電性連接第一焊墊101。另一方面，P型晶體管MP3與MP4相互串接在第一焊墊101與第一控制端CTl之間。亦即，P型晶體管MP3的第二漏/源極電性連接第一焊墊101，P型晶體管MP4的第二漏/源極電性連接P型晶體管MP3的第一漏/源極，且P型晶體管MP4的第一漏/源極電性連接第一控制端CTl。此外，P型晶體管MP3與MP4的柵極電性連接第二焊墊102。
[0063]在操作上，由于P型晶體管的柵極接收到低準(zhǔn)位信號時，此P型晶體管將可導(dǎo)通。因此，當(dāng)來自第一焊墊101的信號的準(zhǔn)位較低時，亦即兩焊墊101與102是分別接收到低準(zhǔn)位信號與高準(zhǔn)位信號時，串接的兩P型晶體管MPl與MP2將導(dǎo)通，進而致使選擇電路121輸出來自第二焊墊102的高準(zhǔn)位信號。相對地，當(dāng)來自第一焊墊101的信號的準(zhǔn)位較高時，亦即兩焊墊101與102是分別接收到高準(zhǔn)位信號與低準(zhǔn)位信號時，串接的兩P型晶體管MP3與MP4將導(dǎo)通，進而致使選擇電路121輸出來自第一焊墊101的高準(zhǔn)位信號。換言之，選擇電路121是會從來自兩焊墊101與102的信號中，選出具有高準(zhǔn)位的信號(亦即高準(zhǔn)位信號)，并據(jù)以輸出所選出的高準(zhǔn)位信號。[0064]就控制電路122的電路架構(gòu)來看，電容Cl與電阻Rl串接在第一焊墊101與第二焊墊102之間，且電容Cl與電阻Rl之間的連接點電性連接至第三控制端CT3。亦即，電容Cl的第一端電性連接至第一焊墊101，且電容Cl的第二端電性連接至第三控制端CT3。電阻Rl的第一端電性連接至電容Cl的第二端，且電阻Rl的第二端電性連接至第二焊墊102。另一方面，電容C2與電阻R2串接在第二焊墊102與第一焊墊101之間，且電容C2與電阻R2之間的連接點電性連接至第二控制端CT2。亦即，電容C2的第一端電性連接第二焊墊102，且電容C2的第二端電性連接第二控制端CT2。電阻R2的第一端電性連接電容C2的第二端，且電阻R2的第二端電性連接第一焊墊101。
[0065]在操作上，串接的電容與電阻可用以作為低通濾波器或是高通濾波器。因此，倘若第二焊墊102的電壓準(zhǔn)位趨近于系統(tǒng)的基準(zhǔn)電位(例如:接地電壓)，則當(dāng)來自第一焊墊101的信號為高頻信號(例如:靜電脈沖)，則此高頻信號將可通過由電容Cl與電阻Rl所形成的電流回路傳送至第三控制端CT3，進而提升第三控制端CT3的電壓準(zhǔn)位。此外，此時第二控制端CT2的電壓準(zhǔn)位將可通過由電阻R2與電容C2所形成的電流回路下拉至接地電壓。相對地，當(dāng)來自第一焊墊101的信號為低頻信號(例如:正/負(fù)輸入信號)，則此低頻信號將可通過由電阻R2與電容C2所形成的電流回路傳送至第二控制端CT2，進而調(diào)整第二控制端CT2的電壓準(zhǔn)位。此外，此時第三控制端CT3的電壓準(zhǔn)位也將通過由電容Cl與電阻Rl所形成的電流回路調(diào)整至接地電壓。換言之，控制電路122會依據(jù)來自兩焊墊101與102之信號的頻率，來調(diào)整第二控制端CT2與第三控制端CT3的電壓準(zhǔn)位。
[0066]在實際應(yīng)用上，靜電放電保護裝置主要是用以導(dǎo)引來自焊墊的靜電脈沖，以避免靜電脈沖對集成電路(未繪示出)造成損害。此外，當(dāng)集成電路正常運作時，集成電路將可通過焊墊接收正輸入信號或是負(fù)輸入信號，且此時的靜電放電保護裝置將關(guān)閉其內(nèi)部電流路徑，以避免形成漏電流。換言之，對圖1實施例的靜電放電保護裝置而言，在不同的情況下，其可能會接收到來自焊墊的靜電脈沖、正輸入信號或是負(fù)輸入信號。因此，以下將針對上述3種情況，對圖1的靜電放電保護裝置做更進一步地說明。
[0067]圖2是用以說明圖1的保護元件在靜電放電事件下的一狀態(tài)的示意圖。請同時參閱圖1與圖2所示，當(dāng)靜電脈沖VESD出現(xiàn)在第一焊墊101時，則此時的第一焊墊101相當(dāng)于接收到高準(zhǔn)位信號(例如:靜電脈沖VESD)，且第二焊墊102的電壓準(zhǔn)位將趨近于接地電壓GND。因此，當(dāng)靜電脈沖VESD出現(xiàn)在第一焊墊101時，選擇電路121會將由靜電脈沖VESD所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CT1。
[0068]此外，靜電脈沖VESD為一高頻信號，因此控制電路122會將靜電脈沖VESD輸出至第三控制端CT3，并將第二控制端CT2的電壓準(zhǔn)位下拉至接地電壓GND。此外，保護元件110的第一連接端TMl與第二連接端TM2將會分別接收到靜電脈沖VESD與接地電壓GND。據(jù)此，如圖2所示，保護元件110中的N型晶體管麗I將關(guān)閉，且N型晶體管麗2將導(dǎo)通。在此，隨著N型晶體管麗2的導(dǎo)通，將促使P型井區(qū)152與N型摻雜區(qū)174偏壓在順向偏壓下。如此一來，由P型井區(qū)151、N型深井區(qū)140、P型井區(qū)152與N型摻雜區(qū)174所構(gòu)成的PNPN結(jié)構(gòu)將可快速地導(dǎo)通，進而形成一電流路徑。換言之，當(dāng)靜電放電事件發(fā)生時，元件控制器120將導(dǎo)通保護元件110中的一 N型晶體管，以致使保護元件110可以快速地導(dǎo)通，并據(jù)以形成電流路徑來釋放靜電脈沖。
[0069]圖3是用以說明圖1的保護元件在集成電路正常運作時的一狀態(tài)的示意圖。請同時參閱圖1與圖3所示，當(dāng)集成電路正常運作時，傳送至焊墊101與102的兩操作信號可例如是正輸入信號VH(例如:10伏特)以及系統(tǒng)的基準(zhǔn)電位(例如:接地電壓GND)。此時，第一焊墊101相當(dāng)于接收到高準(zhǔn)位信號(例如:正輸入信號VH)，而第二焊墊102則相當(dāng)于接收到低準(zhǔn)位信號(例如:接地電壓GND)。因此，選擇電路121會將由正輸入信號VH所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CT1。
[0070]另一方面，由于正輸入信號VH為低頻信號，因此控制電路122會將正輸入信號VH傳送至第二控制端CT2，并將第三控制端CT3的電壓準(zhǔn)位調(diào)整至接地電壓GND。此外，保護元件110的第一連接端TMl與第二連接端TM2將會分別接收到正輸入信號VH與接地電壓GND。據(jù)此，如圖3所示，保護元件110中的兩N型晶體管麗I與麗2都將處在不導(dǎo)通的狀態(tài)下，進而致使保護元件110無法形成電流路徑。
[0071]換言之，當(dāng)集成電路正常運作時，亦即當(dāng)兩操作信號分別供應(yīng)至兩焊墊101與102時，元件控制器120將可依據(jù)所述兩操作信號關(guān)閉保護元件110中的兩N型晶體管MNl與麗2，以致使保護元件110無法形成電流路徑。此外，此時的N型深井區(qū)140將偏壓在高準(zhǔn)位，進而致使保護元件110中由N型深井區(qū)140與P型基底130所形成的寄生二極管偏壓在反向偏壓下。如此一來，將可進一步地確保保護元件110是處在不導(dǎo)通的狀態(tài)下。
[0072]圖4是用以說明圖1的保護元件在集成電路正常運作時的另一狀態(tài)的示意圖。請同時參閱圖1與圖4所示，當(dāng)集成電路正常運作時，傳送至兩焊墊101與102的兩操作信號可例如是負(fù)輸入信號VL (例如:-10伏特)以及系統(tǒng)的基準(zhǔn)電位(例如:接地電壓GND)。此時，第一焊墊101相當(dāng)于接收到低準(zhǔn)位信號(例如:負(fù)輸入信號VL)，而第二焊墊102則相當(dāng)于接收到高準(zhǔn)位信號(例如:接地電壓GND)。因此，選擇電路121會將由接地電壓GND所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CT1。
[0073]另一方面，由于負(fù)輸入信號VL為低頻信號，因此控制電路122會將負(fù)輸入信號VL傳送至第二控制端CT2，并將第三控制端CT3的電壓準(zhǔn)位調(diào)整至接地電壓GND。此外，保護元件110的第一連接端TMl與第二連接端TM2將會分別接收到負(fù)輸入信號VL與接地電壓GND。據(jù)此，如圖4所示，保護元件110中的兩N型晶體管麗I與麗2都將處在不導(dǎo)通的狀態(tài)下，進而致使保護元件110無法形成電流路徑。換言之，當(dāng)集成電路正常運作時，即使集成電路是通過焊墊接收負(fù)輸入信號，元件控制器120依舊會關(guān)閉保護元件110中的兩N型晶體管麗I與麗2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區(qū)140與P型基底130所形成的寄生二極管也將偏壓在反向偏壓下，進而確保保護元件110是處在不導(dǎo)通的狀態(tài)下。
[0074]圖5是依據(jù)本發(fā)明的另一實施例的靜電放電保護裝置的示意圖。請同時參閱圖1與圖5所示，兩實施例的主要不同之處在于，圖1實施例中的控制電路122是由兩電容Cl與C2以及兩電阻Rl與R2所構(gòu)成，而圖5實施例中的控制電路122’則是由兩電容C3與C4以及兩N型晶體管麗3與麗4所構(gòu)成。
[0075]就圖5實施例中的控制電路122’來看，電容C3的第一端電性連接第一焊墊101，且電容C3的第二端電性連接第三控制端CT3。N型晶體管MN3的第一漏/源極電性連接電容C3的第二端，N型晶體管麗3的柵極電性連接選擇電路121，且N型晶體管麗3的第二漏/源極電性連接第二焊墊102。電容C4的第一端電性連接第二焊墊102，且電容C4的第二端電性連接第二控制端CT2。N型晶體管MN4的第一漏/源極電性連接電容C4的第二端，N型晶體管MN4的柵極電性連接選擇電路121，且N型晶體管麗4的第二漏/源極電性連接第一焊墊101。
[0076]在操作上，選擇電路121會將高準(zhǔn)位信號傳送至N型晶體管麗3與MN4的柵極，以藉此將N型晶體管麗3與MN4偏壓在線性區(qū)。如此一來，N型晶體管麗3與MN4將處在導(dǎo)通的狀態(tài)下，并具有線性電阻的特性。換言之，在選擇電路121的控制下，N型晶體管MN3與MN4將可等效成圖1的控制電路122中的兩電阻Rl與R2。據(jù)此，圖5中的控制電路122’將具有與圖1的控制電路122相同或是相似的操作機制。
[0077]舉例來說，當(dāng)靜電脈沖出現(xiàn)在第一焊墊101時，選擇電路121將利用由靜電脈沖所構(gòu)成的高準(zhǔn)位信號導(dǎo)通N型晶體管麗3與MN4，以致使N型晶體管麗3與MN4偏壓在線性區(qū)。藉此，來自第一焊墊101的靜電脈沖將可通過由電容C3與N型晶體管麗3所形成的電流回路，傳送至第三控制端CT3。此外，第二控制端CT2的電壓準(zhǔn)位將可通過由N型晶體管MM與電容C4所形成的電流回路下拉至接地電壓。至于圖5實施例中其余構(gòu)件的連接方式以及操作機制...等，已包含在上述各實施例中，故在此不予贅述。
[0078]圖6是依據(jù)本發(fā)明的再一實施例的靜電放電保護裝置的示意圖。請同時參閱圖1與圖6所示，兩實施例的主要不同之處在于，圖6中的元件控制器120’與圖1中的元件控制器120，兩者的電路架構(gòu)不相同，但兩者的操作機制相同或是相似。
[0079]就圖6中的元件控制器120’來看，元件控制器120’包括選擇電路610、選擇電路620以及控制電路630。其中，選擇電路610包括P型晶體管MP5?MP8，且選擇電路610與圖1中的選擇電路121具有相同的電路結(jié)構(gòu)。換言之，選擇電路610會從來自兩焊墊101與102的信號中，選出具有高準(zhǔn)位的信號(亦即高準(zhǔn)位信號)，并據(jù)以輸出所選出的高準(zhǔn)位信號。至于選擇電路610的細(xì)部說明已包含在上述實施例中，故在此不予贅述。
[0080]選擇電路620包括N型晶體管麗5?MN8。其中，N型晶體管麗5的第一漏/源極電性連接第二焊墊102，N型晶體管麗5的柵極電性連接第一焊墊101。N型晶體管MN6的第一漏/源極電性連接N型晶體管麗5的第二漏/源極，N型晶體管MN6的柵極電性連接第一焊墊101，且N型晶體管MN6的第二漏/源極電性連接控制電路630。N型晶體管麗7的第一漏/源極電性連接第一焊墊101，N型晶體管MN7的柵極電性連接第二焊墊102。N型晶體管MN8的第一漏/源極電性連接N型晶體管麗7的第二漏/源極，N型晶體管MN8的柵極電性連接第二焊墊102，且N型晶體管MN8的第二漏/源極電性連接控制電路630。
[0081]在操作上，由于N型晶體管的柵極接收到高準(zhǔn)位信號時，此N型晶體管將可導(dǎo)通。因此，當(dāng)來自第一焊墊101的信號的準(zhǔn)位較低時，亦即兩焊墊101與102是分別接收到低準(zhǔn)位信號與高準(zhǔn)位信號時，串接的兩N型晶體管MN7與MN8將導(dǎo)通，進而致使選擇電路620輸出來自第一焊墊101的低準(zhǔn)位信號。相對地，當(dāng)來自第一焊墊101的信號的準(zhǔn)位較高時，亦即兩焊墊101與102是分別接收到高準(zhǔn)位信號與低準(zhǔn)位信號時，串接的兩N型晶體管MN5與MN6將導(dǎo)通，進而致使選擇電路620輸出來自第二焊墊102的低準(zhǔn)位信號。換言之，選擇電路620是會從來自兩焊墊101與102的信號中，選出具有低準(zhǔn)位的信號(亦即低準(zhǔn)位信號)，并據(jù)以輸出所選出的低準(zhǔn)位信號。
[0082]控制電路630包括P型晶體管MP9與MPlO以及N型晶體管MN9?麗12。其中，P型晶體管MP9的第二漏/源極電性連接選擇電路610，且P型晶體管MP9的第一漏/源極電性連接第二控制端CT2與第三控制端CT3。N型晶體管MN9的第一漏/源極電性連接P型晶體管MP9的第一漏/源極，且N型晶體管MN9的柵極電性連接選擇電路610。N型晶體管麗10的第一漏/源極電性連接N型晶體管MN9的第二漏/源極，N型晶體管麗10的柵極接收電源電壓VDD，且N型晶體管麗10的第二漏/源極電性連接選擇電路620。P型晶體管MPlO的第二漏/源極電性連接選擇電路610，P型晶體管MPlO的柵極電性連接P型晶體管MP9的第一漏/源極，且P型晶體管MPlO的第一漏/源極電性連接P型晶體管MP9的柵極。N型晶體管麗11的第一漏/源極電性連接P型晶體管MPlO的第一漏/源極，且N型晶體管麗11的柵極電性連接選擇電路610。N型晶體管麗12的第一漏/源極電性連接N型晶體管麗11的第二漏/源極，N型晶體管麗12的柵極電性連接P型晶體管MPlO的柵極，且N型晶體管麗12的第二漏/源極電性連接選擇電路620。
[0083]相似地，對圖6實施例的靜電放電保護裝置而言，在不同的情況下，其可能會接收到來自焊墊的靜電脈沖、正輸入信號或是負(fù)輸入信號。因此，以下將針對上述3種情況，對圖6的靜電放電保護裝置做更進一步地說明。
[0084]圖7是用以說明圖6的保護元件在靜電放電事件下的一狀態(tài)的示意圖。請同時參閱圖6與圖7所示，當(dāng)靜電脈沖VESD出現(xiàn)在第一焊墊101時，則此時的第一焊墊101相當(dāng)于接收到高準(zhǔn)位信號(例如:靜電脈沖VESD)，且第二焊墊102的電壓準(zhǔn)位將趨近于接地電壓GND。因此，此時的選擇電路610會將由靜電脈沖VESD所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CTl與控制電路630。此外，選擇電路620則會將趨近于接地電壓GND的低準(zhǔn)位信號輸出至控制電路630。
[0085]對控制電路630來說，此時的控制電路630將無法接收到電源電壓VDD，進而致使N型晶體管麗10處在不導(dǎo)通的狀態(tài)。此外，來自選擇電路610的靜電脈沖VESD將導(dǎo)通N型晶體管麗9與麗11。再者，靜電脈沖VESD會通過P型晶體管MPlO的寄生電容耦合至P型晶體管MPlO的柵極，進而關(guān)閉P型晶體管MP10，并導(dǎo)通N型晶體管麗12。藉此，隨著N型晶體管麗11與麗12的導(dǎo)通，P型晶體管MP9的柵極將可接收到低準(zhǔn)位信號，進而導(dǎo)通P型晶體管MP9。如此一來，控制電路630將可通過導(dǎo)通的P型晶體管MP9，輸出靜電脈沖VESD至第二控制端CT2與第三控制端CT3。換言之，當(dāng)靜電脈沖VESD出現(xiàn)在第一焊墊101時，控制電路630會將由靜電脈沖VESD所形成的高準(zhǔn)位信號，輸出至第二控制端CT2與第三控制端CT3。
[0086]據(jù)此，如圖7所示，保護元件110中的N型晶體管麗I將關(guān)閉，且N型晶體管麗2將導(dǎo)通。在此，隨著N型晶體管麗2的導(dǎo)通，將促使P型井區(qū)152與N型摻雜區(qū)174偏壓在順向偏壓下。如此一來，由P型井區(qū)151、N型深井區(qū)140、P型井區(qū)152與N型摻雜區(qū)174所構(gòu)成的PNPN結(jié)構(gòu)將可快速地導(dǎo)通，進而形成一電流路徑。換言之，當(dāng)靜電放電事件發(fā)生時，元件控制器630將導(dǎo)通保護元件110中的一 N型晶體管，以致使保護元件110可以快速地導(dǎo)通，并據(jù)以形成電流路徑來釋放靜電脈沖。
[0087]圖8是用以說明圖6的保護元件在集成電路正常運作時的一狀態(tài)的示意圖。請同時參閱圖6與圖8所示，當(dāng)集成電路正常運作時，傳送至焊墊101與102的兩操作信號可例如是正輸入信號VH(例如:10伏特)以及系統(tǒng)的基準(zhǔn)電位(例如:接地電壓GND)，且此時的控制電路630將可接收到電源電壓VDD。此時，第一焊墊101相當(dāng)于接收到高準(zhǔn)位信號(例如:正輸入信號VH)，而第二焊墊102則相當(dāng)于接收到低準(zhǔn)位信號(例如:接地電壓GND)。因此，選擇電路610會將由正輸入信號VH所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CTl與控制電路630。此外，選擇電路620會將由接地電壓GND所構(gòu)成的低準(zhǔn)位信號輸出至控制電路630。
[0088]另ー方面，控制電路630將利用電源電壓VDD導(dǎo)通N型晶體管麗10。此外，來自選擇電路610的正輸入信號VH將導(dǎo)通N型晶體管MN9與麗11。藉此，隨著N型晶體管MN9與MNlO的導(dǎo)通，控制電路630將可輸出由接地電壓GND所構(gòu)成的低準(zhǔn)位信號至第二控制端CT2與第三控制端CT3。此外，隨著N型晶體管MN9與匪10的導(dǎo)通，P型晶體管MPlO的柵極將接收到由接地電壓GND所構(gòu)成的低準(zhǔn)位信號，進而處在導(dǎo)通的狀態(tài)，并據(jù)以關(guān)閉P型晶體管MP9。
[0089]如此ー來，如圖8所示，保護元件110中的兩N型晶體管麗I與麗2都將處在不導(dǎo)通的狀態(tài)下，進而致使保護元件110無法形成電流路徑。換言之，當(dāng)集成電路正常運作吋，亦即當(dāng)兩操作信號分別供應(yīng)至兩焊墊101與102時，元件控制器630將可依據(jù)所述兩操作信號關(guān)閉保護元件110中的兩N型晶體管麗I與匪2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區(qū)140與P型基底130所形成的寄生ニ極管將偏壓在反向偏壓下。
[0090]圖9是用以說明圖6的保護元件在集成電路正常運作時的另ー狀態(tài)的示意圖。請同時參閱圖6與圖9所示，當(dāng)集成電路正常運作時，傳送至兩焊墊101與102的兩操作信號可例如是負(fù)輸入信號VL (例如:_10伏持)以及系統(tǒng)的基準(zhǔn)電位(例如:接地電壓GND)，且此時的控制電路630將可接收到電源電壓VDD。此時，第一焊墊101相當(dāng)于接收到低準(zhǔn)位信號(例如:負(fù)輸入信號VL)，而第二焊墊102則相當(dāng)于接收到高準(zhǔn)位信號(例如:接地電壓GND)。因此，選擇電路610會將由接地電壓GND所構(gòu)成的高準(zhǔn)位信號輸出至第一控制端CTl與控制電路630。此外，選擇電路620會將由負(fù)輸入信號VL所構(gòu)成的低準(zhǔn)位信號輸出至控制電路630。
[0091]另ー方面，控制電路630將利用電源電壓VDD導(dǎo)通N型晶體管麗10。此外，來自選擇電路610的接地電壓GND將導(dǎo)通N型晶體管MN9與麗11。藉此，隨著N型晶體管MN9與MNlO的導(dǎo)通，控制電路630將可輸出由負(fù)輸入信號VL所構(gòu)成的低準(zhǔn)位信號至第二控制端CT2與第三控制端CT3。此外，隨著N型晶體管MN9與麗10的導(dǎo)通，P型晶體管MPlO的柵極將接收到由負(fù)輸入信號VL所構(gòu)成的低準(zhǔn)位信號，進而處在導(dǎo)通的狀態(tài)，并據(jù)以關(guān)閉P型晶體管MP9。
[0092]如此ー來，如圖9所示，保護元件110中的兩N型晶體管麗I與麗2都將處在不導(dǎo)通的狀態(tài)下，進而致使保護元件110無法形成電流路徑。換言之，當(dāng)集成電路正常運作吋，即使集成電路是通過焊墊接收負(fù)輸入信號，元件控制器630依舊會關(guān)閉保護元件110中的兩N型晶體管匪I與匪2，以致使保護元件110無法形成電流路徑。此外，此時由N型深井區(qū)140與P型基底130所形成的寄生ニ極管也將偏壓在反向偏壓下。
[0093]綜上所述，本發(fā)明的保護元件除了具有可雙向觸發(fā)的PNPN結(jié)構(gòu)以外，還具有2個N型晶體管。藉此，可通過調(diào)整保護元件的控制端的電壓準(zhǔn)位，來控制保護元件中N型晶體管的導(dǎo)通狀態(tài)，進而加快保護元件的導(dǎo)通速度或是抑制保護元件的電流路徑的形成。此外，由于保護元件具有較佳的導(dǎo)通速度，因此將有助于提升靜電放電保護裝置的防護能力。
[0094]以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，任何熟悉本專業(yè)的技術(shù)人員在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述掲示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【權(quán)利要求】
1.一種靜電放電保護裝置，電性連接一第一焊墊與一第二焊墊，其特征在于其包括: 一保護元件，具有一第一連接端、一第二連接端以及一第一至一第三控制端，其中該保護元件通過該第一與該第二連接端分別電性連接該第一與該第二焊墊，并包括: 一 P型基底，其包括一 N型深井區(qū)、一第一 P型井區(qū)與一第二 P型井區(qū)，其中該第一與該第二P型井區(qū)配置于該N型深井區(qū)內(nèi)； 一第一 N型晶體管，形成于該N型深井區(qū)與該第一 P型井區(qū)內(nèi)；及一第二N型晶體管，形成于該N型深井區(qū)與該第二P型井區(qū)內(nèi)，且該第一與該第二N型晶體管的第一漏/源極電性連接該第一控制端，該第一與該第二 N型晶體管的第二漏/源極分別電性連接該第一與該第二連接端，該第一與該第二N型晶體管的柵極分別電性連接該第二與該第三控制端；以及 一元件控制器，電性連接該第一至該第三控制端，當(dāng)一靜電脈沖出現(xiàn)在該第一焊墊或該第二焊墊時，該元件控制器導(dǎo)通該第一與該第二 N型晶體管其中之一，以通過該保護元件中的一電流路徑來釋放該靜電脈沖，當(dāng)一第一與一第二操作信號被供應(yīng)至該第一與該第二焊墊時，該元件控制器依據(jù)該第一與該第二操作信號關(guān)閉該第一與該第二 N型晶體管，以致使該保護元件無法形成該電流路徑。
2.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中當(dāng)該靜電脈沖出現(xiàn)在該第一焊墊時，該元件控制器將該靜電脈沖導(dǎo)引至該第一控制端，且該元件控制器導(dǎo)通該第二 N型晶體管，并關(guān)閉該第一 N型晶體管。
3.根據(jù)權(quán)利要求2所述的靜電放電保護裝置，其特征在于其中該元件控制器還將該靜電脈沖導(dǎo)引至該第三控制端，并將該第二控制端的電壓準(zhǔn)位下拉至一接地電壓。`
4.根據(jù)權(quán)利要求2所述的靜電放電保護裝置，其特征在于其中該元件控制器還將該靜電脈沖導(dǎo)引至該第二控制端與該第三控制端。
5.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該元件控制器包括: 一第一選擇電路，電性連接該第一焊墊、該第二焊墊與該第一控制端，其中該第一選擇電路會從來自該第一與該第二焊墊的信號中選出一高準(zhǔn)位信號，并輸出該高準(zhǔn)位信號至該第一控制端；以及 一第一控制電路，電性連接該第一焊墊、該第二焊墊、該第二控制端與該第三控制端，其中該第一控制電路依據(jù)來自該第一與該第二焊墊的信號的頻率，來調(diào)整該第二控制端與該第三控制端的電壓準(zhǔn)位。
6.根據(jù)權(quán)利要求5所述的靜電放電保護裝置，其特征在于其中該第一選擇電路包括: 一第一 P型晶體管，其柵極電性連接該第一焊墊； 一第二 P型晶體管，其柵極電性連接該第一焊墊，且該第一 P型晶體管與該第二 P型晶體管串接在該第二焊墊與該第一控制端之間； 一第三P型晶體管，其柵極電性連接該第二焊墊；以及 一第四P型晶體管，其柵極電性連接該第二焊墊，且該第三P型晶體管與該第四P型晶體管串接在該第一焊墊與該第一控制端之間。
7.根據(jù)權(quán)利要求5所述的靜電放電保護裝置，其特征在于其中該第一控制電路包括: 一第一電容，其第一端電性連接該第一焊墊，該第一電容的第二端電性連接該第三控制端；一第一電阻，其第一端電性連接該第一電容的第二端，該第一電阻的第二端電性連接該第二焊墊； 一第二電容，其第一端電性連接該第二焊墊，該第二電容的第二端電性連接該第二控制端；以及 一第二電阻，其第一端電性連接該第二電容的第二端，該第二電阻的第二端電性連接該第一焊墊。
8.根據(jù)權(quán)利要求5所述的靜電放電保護裝置，其特征在于其中該第一控制電路包括: 一第三電容，其第一端電性連接該第一焊墊，該第三電容的第二端電性連接該第三控制端； 一第三N型晶體管，其第一漏/源極電性連接該第三電容的第二端，該第三N型晶體管的柵極電性連接該第一選擇電路，該第三N型晶體管的第二漏/源極電性連接該第二焊墊； 一第四電容，其第一端電性連接該第二焊墊，該第四電容的第二端電性連接該第二控制端；以及 一第四N型晶體管，其第一漏/源極電性連接該第四電容的第二端，該第四N型晶體管的柵極電性連接該第一選擇電路，該第四N型晶體管的第二漏/源極電注連接該第一焊墊。
9.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該元件控制器包括: 一第二選擇電路，電性連接該第一焊墊、該第二焊墊與該第一控制端，其中該第二選擇電路會從來自該第一與該第二焊墊的信號中選出一高準(zhǔn)位信號，并輸出該高準(zhǔn)位信號至該第一控制端； 一第三選擇電路，電性連接該第一焊墊與該第二焊墊，其中該第三選擇電路會從來自該第一與該第二焊墊的信號中選出一低準(zhǔn)位信號，并輸出該低準(zhǔn)位信號；以及 一第二控制電路，電性連接該第二選擇電路、該第三選擇電路、該第二控制端與該第三控制端，其中當(dāng)該靜電脈沖出現(xiàn)在該第一焊墊時，該第二控制電路將由該靜電脈沖所形成的該高準(zhǔn)位信號輸出至該第二與該第三控制端，當(dāng)該第一與該第二操作信號被供應(yīng)至該第一與該第二焊墊時，該第二控制電路接收一電源電壓，并將該低準(zhǔn)位信號輸出至該第二與該第三控制端。
10.根據(jù)權(quán)利要求9所述的靜電放電保護裝置，其特征在于其中該第二選擇電路包括: 一第五P型晶體管，其柵極電性連接該第一焊墊； 一第六P型晶體管，其柵極電性連接該第一焊墊，且該第五P型晶體管與該第六P型晶體管串接在該第二焊墊與該第一控制端之間； 一第七P型晶體管，其柵極電性連接該第二焊墊；以及 一第八P型晶體管，其柵極電性連接該第二焊墊，且該第七P型晶體管與該第八P型晶體管串接在該第一焊墊與該第一控制端之間。
11.根據(jù)權(quán)利要求9所述的靜電放電保護裝置，其特征在于其中該第三選擇電路包括: 一第五N型晶體管，其第一漏/源極電性連接該第二焊墊，該第五N型晶體管的柵極電性連接該第一焊墊； 一第六N型晶體管，其第一漏/源極電性連接該第五N型晶體管的第二漏/源極，該第六N型晶體管的柵極電性連接該第一焊墊，該第六N型晶體管的第二漏/源極電性連接該第二控制電路； 一第七N型晶體管，其第一漏/源極電性連接該第一焊墊，該第七N型晶體管的柵極電性連接該第二焊墊；以及 一第八N型晶體管，其第一漏/源極電性連接該第七N型晶體管的第二漏/源極，該第八N型晶體管的柵極電性連接該第二焊墊，該第八N型晶體管的第二漏/源極電性連接該第二控制電路。
12.根據(jù)權(quán)利要求9所述的靜電放電保護裝置，其特征在于其中該第二控制電路包括: 一第九P型晶體管，其第一漏/源極電性連接該第二與該第三控制端，該第九P型晶體管的第二漏/源極電性連接該第二選擇電路； 一第九N型晶體管，其第一漏/源極電性連接該第九P型晶體管的第一漏/源極，該第九N型晶體管的柵極電性連接該第二 選擇電路； 一第十N型晶體管，其第一漏/源極電性連接該第九N型晶體管的第二漏/源極，該第十N型晶體管的柵極接收該電源電壓，該第十N型晶體管的第二漏/源極電性連接該第三選擇電路； 一第十P型晶體管，其第一漏/源極電性連接該第九P型晶體管的柵極，該第十P型晶體管的柵極電性連接該第九P型晶體管的第一漏/源極，該第十P型晶體管的第二漏/源極電性連接該第二選擇電路； 一第十一 N型晶體管，其第一漏/源極電性連接該第十P型晶體管的第一漏/源極，該第十一N型晶體管的柵極電性連接該第二選擇電路；以及 一第十二 N型晶體管，其第一漏/源極電性連接該第十一 N型晶體管的第二漏/源極，該第十二 N型晶體管的柵極電性連接該第十P型晶體管的柵極，該第十二 N型晶體管的第二漏/源極電性連接該第三選擇電路。
13.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該第一N型晶體管包括: 一第一柵極結(jié)構(gòu)，配置于該第一 P型井區(qū)上，且該第一 N型晶體管的柵極是由該第一柵極結(jié)構(gòu)所形成； 一第一N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第一P型井區(qū)，且該第一N型晶體管的第一漏/源極是由該第一N型摻雜區(qū)所形成；以及 一第二 N型摻雜區(qū)，配置于該第一 P型井區(qū)內(nèi)，且該第一 N型晶體管的第二漏/源極是由該第二N型摻雜區(qū)所形成。
14.根據(jù)權(quán)利要求13所述的靜電放電保護裝置，其特征在于其中該第一N型晶體管還包括: 一第一 N型淺摻雜區(qū)，設(shè)置于該第一柵極結(jié)構(gòu)下方的該第一 P型井區(qū)內(nèi)，并環(huán)繞該第一 N型摻雜區(qū)的周圍。
15.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該第二N型晶體管包括: 一第二柵極結(jié)構(gòu)，配置于該第二 P型井區(qū)上，且該第二 N型晶體管的柵極是由該第二柵極結(jié)構(gòu)所形成； 一第三N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第二P型井區(qū)，且該第二N型晶體管的第一漏/源極是該第三N型摻雜區(qū)所形成；以及 一第四N型摻雜區(qū)，配置于該第二 P型井區(qū)內(nèi)，且該第二 N型晶體管的第二漏/源極是由該第四N型摻雜區(qū)所形成。
16.根據(jù)權(quán)利要求15所述的靜電放電保護裝置，其特征在于其中該第二N型晶體管還包括: 一第二 N型淺摻雜區(qū)，設(shè)置于該第二柵極結(jié)構(gòu)下方的該第二 P型井區(qū)內(nèi)，并環(huán)繞該第三N型摻雜區(qū)的周圍。
17.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該保護元件還包括: 一第一 P型摻雜區(qū)，配置于該第一 P型井區(qū)內(nèi)，并電性連接該第一連接端。
18.根據(jù)權(quán)利要求1所述的靜電放電保護裝置，其特征在于其中該保護元件還包括: 一第二 P型摻雜區(qū)，配置于該第二 P型井區(qū)內(nèi)，并電性連接該第二連接端。
19.一種保護元件，其特征在于其包括: 一 P型基底，其包括一 N型深井區(qū)、一第一 P型井區(qū)與一第二 P型井區(qū)，其中該第一與該第二P型井區(qū)配置于該N型深井區(qū)內(nèi)；` 一第一 N型晶體管，形成于該N型深井區(qū)與該第一 P型井區(qū)內(nèi)；以及 一第二 N型晶體管，形成于該N型深井區(qū)與該第二 P型井區(qū)內(nèi)。
20.根據(jù)權(quán)利要求19所述的保護元件，其特征在于其中該保護元件具有一第一連接端、一第二連接端以及一第一至一第三控制端，且該第一與該第二 N型晶體管的第一漏/源極電性連接該第一控制端，該第一與該第二 N型晶體管的第二漏/源極分別電性連接該第一與該第二連接端，該第一與該第二 N型晶體管的柵極分別電性連接該第二與該第三控制端。
21.根據(jù)權(quán)利要求20所述的保護元件，其特征在于其還包括: 一第一 P型摻雜區(qū)，配置于該第一 P型井區(qū)內(nèi)，并電性連接該第一連接端。
22.根據(jù)權(quán)利要求20所述的保護元件，其特征在于其還包括: 一第二 P型摻雜區(qū)，配置于該第二 P型井區(qū)內(nèi)，并電性連接該第二連接端。
23.根據(jù)權(quán)利要求19所述的保護元件，其特征在于其中該第一N型晶體管包括: 一第一柵極結(jié)構(gòu)，配置于該第一 P型井區(qū)上，且該第一 N型晶體管的柵極是由該第一柵極結(jié)構(gòu)所形成； 一第一N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第一P型井區(qū)，且該第一N型晶體管的第一漏/源極是由該第一N型摻雜區(qū)所形成；以及 一第二 N型摻雜區(qū)，配置于該第一 P型井區(qū)內(nèi)，且該第一 N型晶體管的第二漏/源極是由該第二N型摻雜區(qū)所形成。
24.根據(jù)權(quán)利要求23所述的保護元件，其特征在于其中該第一N型晶體管還包括: 一第一 N型淺摻雜區(qū)，設(shè)置于該第一柵極結(jié)構(gòu)下方的該第一 P型井區(qū)內(nèi)，并環(huán)繞該第一 N型摻雜區(qū)。
25.根據(jù)權(quán)利要求19所述的保護元件，其特征在于其中該第二N型晶體管包括: 一第二柵極結(jié)構(gòu)，配置于該第二 P型井區(qū)上，且該第二 N型晶體管的柵極是由該第二柵極結(jié)構(gòu)所形成； 一第三N型摻雜區(qū)，配置于該N型深井區(qū)內(nèi)，并鄰接該第二P型井區(qū)，且該第二N型晶體管的第一漏/源極是該第三N型摻雜區(qū)所形成；以及 一第四N型摻雜區(qū)，配置于該第二 P型井區(qū)內(nèi)，且該第二 N型晶體管的第二漏/源極是由該第四N型摻雜區(qū)所形成。
26.根據(jù)權(quán)利要求25所述的保護元件，其特征在于其中該第二N型晶體管還包括: 一第二 N型淺摻雜區(qū)，設(shè)置于該第二柵極結(jié)構(gòu)下方的該第二 P型井區(qū)內(nèi)，并環(huán)繞該第三N型摻雜區(qū)。
【文檔編號】H01L27/02GK103515374SQ201210199039
【公開日】2014年1月15日 申請日期:2012年6月15日 優(yōu)先權(quán)日:2012年6月15日
【發(fā)明者】何永涵 申請人:旺宏電子股份有限公司