FinFET制造方法
【專利摘要】本發(fā)明提供一種FinFET制造方法，通過在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前或之后，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火，消除鰭片中硅的懸掛鍵，減少鰭片界面處感生帶隙態(tài)或氧空位，改善高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題，平滑鰭片界面，從而減少高k介質(zhì)層中的缺陷數(shù)量，抑制電荷陷阱影響，改善閾值電壓漂移，提高FinFET器件的性能。
【專利說明】FinFET制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，尤其涉及一種FinFET制造方法。
【背景技術(shù)】
[0002]MOSFET (金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管)是大部分半導(dǎo)體器件的主要構(gòu)件，當(dāng)溝道長度小于IOOnm時(shí)，傳統(tǒng)的MOSFET中，由于圍繞有源區(qū)的半導(dǎo)體襯底的半導(dǎo)體材料使源極和漏極區(qū)間互動(dòng)，漏極與源極的距離也隨之縮短，產(chǎn)生短溝道效應(yīng)，這樣一來柵極對(duì)溝道的控制能力變差，柵極電壓夾斷(Pinch off)溝道的難度也越來越大，如此便使亞閥值漏電(Subthrehhold leakage)現(xiàn)象更容易發(fā)生。
[0003]鰭式場(chǎng)效晶體管(Fin Field effect transistor, FinFET)是一種新的金屬氧化半導(dǎo)體場(chǎng)效應(yīng)晶體管，其結(jié)構(gòu)通常在絕緣體上硅(SOI)基片上形成，包括狹窄而孤立的硅條(即垂直型的溝道結(jié)構(gòu)，也稱鰭片)，鰭片兩側(cè)帶有柵極結(jié)構(gòu)。FinFET結(jié)構(gòu)使得器件更小，性倉泛。
[0004]如圖1所示，現(xiàn)有技術(shù)中一種FinFET器件的結(jié)構(gòu)，包括:襯底10、直立于所述襯底10上的鰭片以及圍繞在鰭片兩側(cè)及上方的導(dǎo)電柵極結(jié)構(gòu)14，所述鰭片包括源極11、漏極
12、鰭型溝道區(qū)13 ;所述導(dǎo)電柵極結(jié)構(gòu)14通常圍繞在鰭型溝道區(qū)13兩側(cè)及上方的柵介質(zhì)層和柵極層(未圖示)。其中，源極11、漏極12與鰭型溝道區(qū)13，是通過圖案化覆蓋于SOI襯底電介質(zhì)層上的應(yīng)變硅層以及離子注入工藝獲得，所述鰭型溝道區(qū)13的厚度極薄，且其凸出的三個(gè)面均為受控面，受到柵極的控制，可以構(gòu)造出全耗盡結(jié)構(gòu)，徹底切斷溝道的導(dǎo)電通路。
[0005]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，F(xiàn)inFET的特征尺寸不斷縮小，柵極結(jié)構(gòu)14的柵介質(zhì)層(一般為SiO2或SiON)厚度已小至nm數(shù)量級(jí)，受隧道效應(yīng)影響，柵極結(jié)構(gòu)14的漏電流非常顯著，嚴(yán)重影響了器件的穩(wěn)定性和可靠性。高k介質(zhì)材料取代SiO2或SiON制造柵介質(zhì)層，能夠在保持和增大柵極電容的同時(shí)，使得柵介質(zhì)層仍能保持足夠的物理厚度來限制隧道效應(yīng),減小漏電流。
[0006]但是現(xiàn)有技術(shù)中這種使用高k介質(zhì)材料(例如Hf)形成的柵介質(zhì)層與鰭型溝道區(qū)13的硅的鍵合性能較差，柵介質(zhì)層與鰭型溝道區(qū)13的硅的界面處感生帶隙態(tài)或氧空位，產(chǎn)生高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題，使得鰭型溝道區(qū)13的硅界面不平整，從而增加高k介質(zhì)層與柵極層堆疊的柵極結(jié)構(gòu)14中的缺陷數(shù)量，使其遭受嚴(yán)重的電荷陷阱影響，產(chǎn)生閾值電壓漂移，降低FinFET器件的性能。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的在于提供一種FinFET制造方法，可以有效改善鰭型溝道區(qū)界面，降低高k介質(zhì)層中的缺陷數(shù)量，提高器件性能。
[0008]為解決上述問題，本發(fā)明提出一種FinFET制造方法，包括以下步驟:
[0009]提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成外延層；[0010]在所述半導(dǎo)體襯底上形成用于制造FinFET鰭片的圖案化的掩膜層；
[0011]以所述圖案化的掩膜層為掩膜，刻蝕所述外延層至所述半導(dǎo)體襯底頂部，形成直立于所述半導(dǎo)體襯底上的鰭片；
[0012]去除所述圖案化的掩膜層；
[0013]形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層；
[0014]形成圍繞在所述高k柵介質(zhì)層外表面的柵極層；
[0015]其中，在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前或之后，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火。
[0016]進(jìn)一步的，所述外延層的材質(zhì)為硅、鍺摻雜硅或碳摻雜硅。
[0017]進(jìn)一步的,所述外延層的厚度為lnnTlOnm。
[0018]進(jìn)一步的，所述外延層通過外延生長方式形成，外延生長的溫度為700°C ~800°C。
[0019]進(jìn)一步的，所述惰性氣體包括氦、氖、氬、氪、氙和氡中的至少一種。
[0020]進(jìn)一步的，對(duì)所述鰭片進(jìn)行退火的氣體流量為0.1slm^lOslm,溫度為700 V ~800。。。
[0021]進(jìn)一步的，在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前，還形成圍繞所述鰭片兩側(cè)和上方的氧化硅層或氮氧化層。
[0022]進(jìn)一步的，所述圖案化的掩`膜層為氮化硅。
[0023]進(jìn)一步的，所述鰭片包括源區(qū)、漏區(qū)以及位于源區(qū)和漏區(qū)之間的鰭型溝道區(qū)，所述高k柵介質(zhì)層圍繞在所述鰭型溝道區(qū)的兩側(cè)和上方。
[0024]與現(xiàn)有技術(shù)相比，本發(fā)明提供的FinFET制造方法，通過在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前或之后，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火，消除鰭片中硅的懸掛鍵，減少鰭片界面處感生帶隙態(tài)或氧空位，改善高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題，平滑鰭片界面，從而減少高k介質(zhì)層中的缺陷數(shù)量，抑制電荷陷阱影響，改善閾值電壓漂移，提高FinFET器件的性能。
【專利附圖】

【附圖說明】
[0025]圖1是現(xiàn)有技術(shù)的一種FinFET立體結(jié)構(gòu)示意圖；
[0026]圖2是本發(fā)明具體實(shí)施例的FinFET制造方法流程圖；
[0027]圖3A至3D是本發(fā)明具體實(shí)施例的FinFET制造方法中的器件結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0028]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提出的FinFET制造方法作進(jìn)一步詳細(xì)說明。
[0029]如圖2所示，本發(fā)明提供一種FinFET制造方法，包括以下步驟:
[0030]S21，提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成外延層；
[0031]S22，在所述半導(dǎo)體襯底上形成用于制造FinFET鰭片的圖案化的掩膜層；
[0032]S23，以所述圖案化的掩膜層為掩膜，刻蝕所述外延層至所述半導(dǎo)體襯底頂部，形成直立于所述半導(dǎo)體襯底上的鰭片。
[0033]S24，去除所述圖案化的掩膜層；[0034]S25，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火
[0035]S26，形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層；
[0036]S27，形成圍繞在所述高k柵介質(zhì)層外表面的柵極層。
[0037]請(qǐng)參考圖3A，在步驟S21中，提供的半導(dǎo)體襯底300可以為硅襯底，在所述半導(dǎo)體襯底300上形成外延層301，該外延層301的材質(zhì)可以為硅、鍺摻雜硅或碳摻雜硅，可以采用外延生長的方式形成，生長溫度為700°C ?800°C，厚度為lnnTlOnm。本步驟中的半導(dǎo)體襯底300也可以是絕緣體上娃襯底,包括基底層和替代外延層的絕緣體上娃，向絕緣體上娃中進(jìn)行鍺或碳的離子注入，可以獲得鍺摻雜硅或碳摻雜硅的外延層301。
[0038]請(qǐng)繼續(xù)參考3A，在步驟S22中，在所述外延層301上沉積掩膜層，并刻蝕所述掩膜層，形成用于后續(xù)刻蝕FinFET鰭片的圖案化的掩模層302。所述圖案化的掩膜層302可以為氮化硅。
[0039]請(qǐng)參考圖3B，在步驟S23中，以圖案化的掩模層302為掩膜，刻蝕所述外延層301至所述半導(dǎo)體襯底300頂部，形成直立于所述半導(dǎo)體襯底300上的鰭片301a。所述鰭片301a包括源區(qū)、漏區(qū)以及位于源區(qū)和漏區(qū)之間的鰭型溝道區(qū)(未圖示，可參考圖1)。
[0040]請(qǐng)繼續(xù)參考圖3B，在步驟S24中，去除所述圖案化的掩膜層302。
[0041]請(qǐng)繼續(xù)參考圖3B，在步驟S25中，在重氫(D2)和惰性氣體的混合氣氛圍中對(duì)所述鰭片301a進(jìn)行退火，優(yōu)選的，所述惰性氣體包括氦、氖、氬、氪、氙和氡中的至少一種；對(duì)所述鰭片進(jìn)行退火的氣體流量為0.lslnTlOslm，溫度為700°C ?800°C。該退火工藝可以使得重氫與鰭片301a中的硅反應(yīng)，形成S1-H或S1-D鍵，進(jìn)而消除Si懸掛鍵，使鰭片界面平滑，同時(shí)可以抑制后續(xù)高K介質(zhì)層與鰭片界面處感生帶隙態(tài)或氧空位，改善后續(xù)形成的高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題，從而減少高k介質(zhì)層中的缺陷數(shù)量，抑制電荷陷阱影響，改善閾值電壓漂移，提高FinFET器件的性能。
[0042]請(qǐng)參考圖3C，在步驟S26中，可以通過CVD等方法形成圍繞所述鰭片301a兩側(cè)和上方的高k柵介質(zhì)層303。優(yōu)選的，在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層303之前，先形成圍繞所述鰭片301a兩側(cè)和上方的氧化硅層或氮氧化層(未圖示)。高k柵介質(zhì)層303和氧化硅(或氮氧化硅)形成堆疊的柵介質(zhì)層，同時(shí)氧化硅層或氮氧化層作為過渡層，一方面與鰭片的硅具有較好的界面結(jié)合性能，另一方面可以增加?xùn)沤橘|(zhì)層的有效厚度，提高柵介質(zhì)層與鰭片的界面質(zhì)量，減小漏電流。
[0043]請(qǐng)參考3D，在步驟S27中，繼續(xù)在所述高k柵介質(zhì)層303外表面沉積多晶硅或金屬材料，形成圍繞在高k柵介質(zhì)層303外表面的柵極層304。本實(shí)施例中，柵極層304和高k柵介質(zhì)層303共同形成了圍繞在鰭片301a的鰭型溝道區(qū)的兩側(cè)和上方的導(dǎo)電柵極結(jié)構(gòu)。其他實(shí)施例中，柵極層304、高k柵介質(zhì)層303和氧化硅(或氮氧化硅)共同形成了圍繞在鰭片301a的鰭型溝道區(qū)的兩側(cè)和上方的導(dǎo)電柵極結(jié)構(gòu)。
[0044]在本發(fā)明的其他實(shí)施例中，步驟S25和S26可以對(duì)調(diào)，即先形成圍繞在所述鰭片兩側(cè)和上方的高K介質(zhì)層，再對(duì)鰭片進(jìn)行重氫和惰性氣體氛圍中的退火工藝，同樣也可以消除鰭片中硅的懸掛鍵，使鰭片界面平滑，同時(shí)可以抑制后續(xù)高K介質(zhì)層與鰭片界面處感生帶隙態(tài)或氧空位，改善后續(xù)形成的高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題,從而減少高k介質(zhì)層中的缺陷數(shù)量，抑制電荷陷阱影響，改善閾值電壓漂移，提高FinFET器件的性能。
[0045]綜上所述，本發(fā)明提供的FinFET制造方法，通過在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前或之后，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火，消除鰭片中硅的懸掛鍵，減少鰭片界面處感生帶隙態(tài)或氧空位，改善高k介質(zhì)層中費(fèi)米能級(jí)釘扎問題，平滑鰭片界面，從而減少高k介質(zhì)層中的缺陷數(shù)量，抑制電荷陷阱影響，改善閾值電壓漂移，提高FinFET器件的性能。
[0046]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種FinFET制造方法，包括: 提供一半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成外延層； 在所述半導(dǎo)體襯底上形成用于制造FinFET鰭片的圖案化的掩膜層； 以所述圖案化的掩膜層為掩膜，刻蝕所述外延層至所述半導(dǎo)體襯底頂部，形成直立于所述半導(dǎo)體襯底上的鰭片； 去除所述圖案化的掩膜層； 形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層； 形成圍繞在所述高k柵介質(zhì)層外表面的柵極層； 其特征在于，在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前或之后，在重氫和惰性氣體的混合氣氛圍中對(duì)所述鰭片進(jìn)行退火。
2.如權(quán)利要求1所述的FinFET制造方法，其特征在于，所述外延層的材質(zhì)為硅、鍺摻雜硅或碳摻雜硅。
3.如權(quán)利要求1或2所述的FinFET制造方法，其特征在于，所述外延層的厚度為InnTlOnm0
4.如權(quán)利要求1或2所述的FinFET制造方法，其特征在于，所述外延層通過外延生長方式形成，外延生長的溫度為700°C ?800°C。
5.如權(quán)利要求1所述的FinFET制造方法，其特征在于，所述惰性氣體包括氦、氖、氬、氪、氣和氡中的至少一種。
6.如權(quán)利要求1所述的FinFET制造方法，其特征在于，對(duì)所述鰭片進(jìn)行退火的氣體流量為 0.lslnTlOslm，溫度為 700°C ?800。。。
7.如權(quán)利要求1所述的FinFET制造方法，其特征在于，在形成圍繞所述鰭片兩側(cè)和上方的高k柵介質(zhì)層的步驟之前，還形成圍繞所述鰭片兩側(cè)和上方的氧化硅層或氮氧化層。
8.如權(quán)利要求1所述的FinFET制造方法，其特征在于，所述圖案化的掩膜層為氮化硅。
9.如權(quán)利要求1所述的FinFET制造方法，其特征在于，所述鰭片包括源區(qū)、漏區(qū)以及位于源區(qū)和漏區(qū)之間的鰭型溝道區(qū)，所述高k柵介質(zhì)層圍繞在所述鰭型溝道區(qū)的兩側(cè)和上方。
【文檔編號(hào)】H01L21/336GK103515223SQ201210206471
【公開日】2014年1月15日 申請(qǐng)日期:2012年6月20日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】趙猛 申請(qǐng)人:中芯國際集成電路制造(上海)有限公司