半導(dǎo)體結(jié)構(gòu)及其形成方法
【專(zhuān)利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體結(jié)構(gòu)及其形成方法，采用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層并以此為基準(zhǔn)形成通孔，從而可有效的控制納米硅量子點(diǎn)的生長(zhǎng)，得到尺寸均一，密度可控的納米硅量子點(diǎn)，解決了現(xiàn)有工藝對(duì)納米硅量子點(diǎn)的生長(zhǎng)無(wú)法控制的問(wèn)題，大大的提高了存儲(chǔ)性能。
【專(zhuān)利說(shuō)明】半導(dǎo)體結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及集成電路制造領(lǐng)域，特別涉及一種半導(dǎo)體結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]Flash存儲(chǔ)器又稱(chēng)閃存，它結(jié)合了 ROM和RAM的長(zhǎng)處，不僅具備電子可擦除可編程(EEPROM)的性能，還可以快速讀取數(shù)據(jù)，使數(shù)據(jù)不會(huì)因?yàn)閿嚯姸鴣G失。在過(guò)去的20年里，嵌入式系統(tǒng)一直使用ROM(EPROM)作為其存儲(chǔ)設(shè)備，然而近年來(lái)Flash全面代替了 ROM(EPROM)在嵌入式系統(tǒng)中的地位，用作存儲(chǔ)Bootloader以及操作系統(tǒng)或者程序代碼，或者直接當(dāng)硬盤(pán)使用(U盤(pán))。
[0003]現(xiàn)今較成熟的Flash存儲(chǔ)器多為多晶硅浮柵結(jié)構(gòu)的晶體管，如圖1a所示，襯底IOa內(nèi)形成有一源極15a和一漏極16a，二者之間為溝道，位于所述襯底IOa上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括浮置柵極(floating gate) 12a及控制柵極或選擇柵極(control or selectgate)14a，所述溝道和浮置柵極12a以一柵氧化層Ila隔離，所述浮置柵極12a和控制柵極或選擇柵極14a以一絕緣層13a隔離。然而，這種存儲(chǔ)器的柵極結(jié)構(gòu)體積較大，在尺寸不斷縮小的今天，已經(jīng)成為了限制工藝進(jìn)步的瓶頸，不利于高集成度和低功耗的需求。
[0004]鑒于此,人們選擇了納米娃量子點(diǎn)(nano-dot Si),然而,納米娃量子點(diǎn)尤其是對(duì)于20nm以下尺寸的生長(zhǎng)是不可控的，如圖1b所示，襯底IOb內(nèi)形成有一源極15b和一漏極16b，二者之間為溝道，位于所述襯底IOb上的柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括一柵氧化層Ilb，形成于所述柵氧化層IIb上的納米硅量子點(diǎn)12b，沉積于納米硅量子點(diǎn)12b上的絕緣層13b和位于所述絕緣層13b上的控制柵極或選擇柵極14b?，F(xiàn)有通常是采用爐管工藝形成納米硅量子點(diǎn)12b，然而，由圖中可見(jiàn)，納米硅量子點(diǎn)12b的尺寸不一，其排列也是隨意的，不具有均勻性和可控性，這也就不具備良好的存儲(chǔ)性能，不利于大規(guī)模的生產(chǎn)制造。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種半導(dǎo)體結(jié)構(gòu)及其形成方法，以解決現(xiàn)有工藝不能夠達(dá)到納米硅量子點(diǎn)尺寸均一，密度可控的生產(chǎn)效果。
[0006]為解決上述技術(shù)問(wèn)題，本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括:
[0007]提供襯底；
[0008]在所述襯底上形成一阻擋層；
[0009]在所述阻擋層上形成一嵌段共聚物層；
[0010]對(duì)所述嵌段共聚物層進(jìn)行退火處理，形成間隔排列的第一材料層和第二材料層；
[0011]去除所述第一材料層，暴露出部分阻擋層；
[0012]去除所述暴露出的部分阻擋層形成通孔；
[0013]在所述通孔內(nèi)形成納米娃量子點(diǎn)。
[0014]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在形成阻擋層之前，還包括如下工藝步驟:
[0015]形成一柵氧化層，所述柵氧化層位于所述襯底上。
[0016]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述嵌段共聚物層的厚度為100?1000 埃。
[0017]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述嵌段共聚物層的材料為PS-b-PMMAο
[0018]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述第一材料層為PMMA層，所述第二材料層為PS層。
[0019]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用濕法刻蝕工藝去除所述PMMA層。
[0020]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，所述濕法刻蝕工藝為采用乙酸并經(jīng)紫外光照射的工藝。
[0021]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在去除所述暴露出的部分阻擋層形成通孔之后，在通孔內(nèi)形成納米硅量子點(diǎn)之前，還包括如下工藝步驟:
[0022]去除所述PS層，暴露出余下部分阻擋層。
[0023]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用氧等離子體去除所述PS層。
[0024]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在所述通孔內(nèi)形成納米硅量子點(diǎn)的工藝包括如下步驟:
[0025]在所述通孔內(nèi)形成納米硅量子點(diǎn)材料層；
[0026]平坦化所述納米硅量子點(diǎn)材料層形成納米硅量子點(diǎn)。
[0027]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，在所述通孔內(nèi)形成納米硅量子點(diǎn)之后，還包括如下工藝步驟:
[0028]去除所述暴露出的余下部分阻擋層。
[0029]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用均一腐蝕法和化學(xué)機(jī)械研磨工藝平坦化所述納米硅量子點(diǎn)。
[0030]進(jìn)一步的，對(duì)于所述的半導(dǎo)體結(jié)構(gòu)的形成方法，采用干法刻蝕工藝去除所述暴露出的部分阻擋層。
[0031]本發(fā)明提供一種利用上述半導(dǎo)體結(jié)構(gòu)的形成方法制得的半導(dǎo)體結(jié)構(gòu)，其特征在于，包括:
[0032]襯底，形成于所述襯底上的納米硅量子點(diǎn)。
[0033]本發(fā)明提供的一種半導(dǎo)體結(jié)構(gòu)及其形成方法中，采用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層并以此為基準(zhǔn)形成通孔，從而可有效的控制納米硅量子點(diǎn)的生長(zhǎng)，得到尺寸均一，密度可控的納米硅量子點(diǎn)，解決了現(xiàn)有工藝對(duì)納米硅量子點(diǎn)的生長(zhǎng)無(wú)法控制的問(wèn)題，大大的提高了存儲(chǔ)性能。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0034]圖1a為傳統(tǒng)的Flash存儲(chǔ)器的結(jié)構(gòu)示意圖；
[0035]圖1b為現(xiàn)有工藝采用納米硅量子點(diǎn)形成的晶體管的結(jié)構(gòu)示意圖；
[0036]圖2?10為本發(fā)明實(shí)施例的半導(dǎo)體結(jié)構(gòu)的形成過(guò)程示意圖；圖11為本發(fā)明實(shí)施例的半導(dǎo)體裝置的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0037]以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明提供的半導(dǎo)體結(jié)構(gòu)及其形成方法作進(jìn)一步詳細(xì)說(shuō)明。根據(jù)下面說(shuō)明和權(quán)利要求書(shū)，本發(fā)明的優(yōu)點(diǎn)和特征將更清楚。需說(shuō)明的是，附圖均采用非常簡(jiǎn)化的形式，僅用以方便、明晰地輔助說(shuō)明本發(fā)明實(shí)施例的目的。
[0038]請(qǐng)參考圖2，提供襯底20，所述襯底為硅襯底，或者絕緣體上硅(SOI)等各類(lèi)襯底，所述襯底中可以具有一源極、一漏極及二者之間的溝道(未示出)，也可以在形成柵極之后形成源極和漏極。接著，如圖3所示，在所述襯底20上形成一柵氧化層30，在所述柵氧化層30上形成一阻擋層31。具體的，所述柵氧化層30可以為氧化硅(SiO2),氮氧化硅(SiON)等；所述阻擋層優(yōu)選為氮化硅(SiN)。所述柵氧化層30和阻擋層31可以經(jīng)化學(xué)氣相沉積工藝形成。
[0039]請(qǐng)參考圖4，在所述阻擋層31上形成一嵌套共聚物層40，所述嵌套共聚物層40為具有可以自分離形成間隔排列的性質(zhì)，本實(shí)施例中采用PS-b-PMMA(苯乙烯一甲基丙烯酸甲酯嵌段共聚物)。具體的，采用旋轉(zhuǎn)涂層(spin-coating)的方法形成所述嵌套共聚物層40,所述嵌套共聚物層40的厚度為100-1000埃。接著，請(qǐng)參考圖5，采用退火工藝對(duì)嵌套共聚物層進(jìn)行處理，使其自分離形成間隔排列的第一材料層和第二材料層兩部分，所述第一材料層為PMMA (甲基丙烯酸甲酯)層50，所述第二材料層為PS (苯乙烯)層51。
[0040]由于退火后嵌套共聚物層分離成兩部分，可去除PMMA層50和PS層51的一種，以便形成后續(xù)的通孔。本實(shí)施例去除PMMA層50，其尺寸小于20nm，在此基礎(chǔ)上形成的通孔的尺寸符合形成納米硅量子點(diǎn)的需要。請(qǐng)參考圖6，采用用濕法刻蝕工藝去除所述PMMA層，暴露出部分阻擋層31。具體的 ，可采用乙酸，在具有紫外光照射下，和所述PMMA層進(jìn)行反應(yīng)以去除。接著，如圖7所示，以所述PS層51為掩膜層，采用干法刻蝕工藝去除所述暴露出的部分阻擋層，形成通孔70，暴露出部分柵氧化層30。
[0041]之后，請(qǐng)參考圖8，將所述PS層去除，暴露出所述余下部分阻擋層31a。具體的，可以采用氧等離子體將所述PS層除掉。
[0042]接著，請(qǐng)參考圖9，在所述通孔內(nèi)形成納米硅量子點(diǎn)材料層，并進(jìn)行平坦化(planarization)工藝,使得所述納米娃量子點(diǎn)材料層和所述暴露出的余下部分阻擋層31a齊平，從而形成大小均一、排列均勻可控的納米硅量子點(diǎn)90。此處的平坦化工藝可以為均一腐蝕法(etch back)和化學(xué)機(jī)械研磨工藝(CMP)，以達(dá)到較好的效果。之后，如圖10所示，去除所述暴露出的余下部分阻擋層。
[0043]接著，可以在柵氧化層上沉積一氮化層，所述氮化層覆蓋所述納米硅量子點(diǎn)，并繼續(xù)在氮化層上形成選擇柵極，以及形成柵極側(cè)墻等。
[0044]請(qǐng)參考圖11，經(jīng)由上述工藝，可以得到一種半導(dǎo)體結(jié)構(gòu)，具體的，包括:
[0045]襯底20，所述襯底中形成有一源極113、一漏極114及一溝道115 ；
[0046]所述溝道115上形成有柵極結(jié)構(gòu)，所述柵極結(jié)構(gòu)包括:形成于溝道上的柵氧化層30，形成于柵氧化層30上的多個(gè)納米硅量子點(diǎn)90，一氮化層110，所述氮化層110覆蓋所述納米硅量子點(diǎn)，形成于所述氮化層上的控制柵極111，及位于兩側(cè)的柵極側(cè)墻112。
[0047]上述實(shí)施例提供的提供的半導(dǎo)體結(jié)構(gòu)及其形成方法中，采用退火工藝使得嵌段共聚物層自分離形成第一材料層和第二材料層，去除第一材料層并以此為基準(zhǔn)形成通孔，從而可有效的控制納米硅量子點(diǎn)的生長(zhǎng)，得到尺寸均一，密度可控的納米硅量子點(diǎn)，解決了現(xiàn)有工藝對(duì)納米硅量子點(diǎn)的生長(zhǎng)無(wú)法控制的問(wèn)題，大大的提高了存儲(chǔ)性能。
[0048]顯然，本領(lǐng)域的技術(shù)人員可以對(duì)發(fā)明進(jìn)行各種改動(dòng)和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權(quán)利要求及其等同技術(shù)的范圍之內(nèi)，則本發(fā)明也意圖包括這些改動(dòng)和變型在內(nèi)。
【權(quán)利要求】
1.一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括: 提供襯底； 在所述襯底上形成一阻擋層； 在所述阻擋層上形成一嵌段共聚物層； 對(duì)所述嵌段共聚物層進(jìn)行退火處理，形成間隔排列的第一材料層和第二材料層； 去除所述第一材料層，暴露出部分阻擋層； 去除所述暴露出的部分阻擋層形成通孔； 在所述通孔內(nèi)形成納米硅量子點(diǎn)。
2.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在形成阻擋層之前，還包括如下工藝步驟: 形成一柵氧化層，所述柵氧化層位于所述襯底上。
3.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述嵌段共聚物層的厚度為100?1000埃。
4.如權(quán)利要求3所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述嵌段共聚物層的材料為 PS-b-PMMA。
5.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述第一材料層為PMMA層，所述第二材料層為PS層。
6.如權(quán)利要求5所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，采用濕法刻蝕工藝去除所述PMMA層。
7.如權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，所述濕法刻蝕工藝為采用乙酸并經(jīng)紫外光照射的工藝。
8.如權(quán)利要求4所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在去除所述暴露出的部分阻擋層形成通孔之后，在通孔內(nèi)形成納米硅量子點(diǎn)之前，還包括如下工藝步驟: 去除所述PS層，暴露出余下部分阻擋層。
9.如權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，采用氧等離子體去除所述PS層。
10.如權(quán)利要求8所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在所述通孔內(nèi)形成納米硅量子點(diǎn)的工藝包括如下步驟: 在所述通孔內(nèi)形成納米硅量子點(diǎn)材料層； 平坦化所述納米硅量子點(diǎn)材料層形成納米硅量子點(diǎn)。
11.如權(quán)利要求10所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，在所述通孔內(nèi)形成納米硅量子點(diǎn)之后，還包括如下工藝步驟: 去除所述暴露出的余下部分阻擋層。
12.如權(quán)利要求11所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，采用均一腐蝕法和化學(xué)機(jī)械研磨工藝平坦化所述納米硅量子點(diǎn)。
13.如權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，采用干法刻蝕工藝去除所述暴露出的部分阻擋層。
14.一種利用如權(quán)利要求f 13中的任一項(xiàng)所述的半導(dǎo)體結(jié)構(gòu)的形成方法制得的半導(dǎo)體結(jié)構(gòu)，其特征在于，包括:襯底，形成于所述襯底上的納米硅量子點(diǎn)。
【文檔編號(hào)】H01L21/8247GK103515191SQ201210206563
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2012年6月20日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】張翼英, 何其旸 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司